JPS646538B2 - - Google Patents

Info

Publication number
JPS646538B2
JPS646538B2 JP58055984A JP5598483A JPS646538B2 JP S646538 B2 JPS646538 B2 JP S646538B2 JP 58055984 A JP58055984 A JP 58055984A JP 5598483 A JP5598483 A JP 5598483A JP S646538 B2 JPS646538 B2 JP S646538B2
Authority
JP
Japan
Prior art keywords
temperature
silicone gel
gel layer
product
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58055984A
Other languages
English (en)
Other versions
JPS59181627A (ja
Inventor
Keizo Tani
Masahiro Ogasawara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP58055984A priority Critical patent/JPS59181627A/ja
Priority to US06/592,596 priority patent/US4558510A/en
Publication of JPS59181627A publication Critical patent/JPS59181627A/ja
Publication of JPS646538B2 publication Critical patent/JPS646538B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/005—Constructional details common to different types of electric apparatus arrangements of circuit components without supporting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
〔発明の技術分野〕 本発明は、半導体チツプとこの半導体チツプの
電極取り出しボンデイングワイヤとを保護するた
めシリコーンゲル層で覆い、更にこのシリコーン
ゲル層を樹脂で封止してなる半導体装置の製造方
法に係り、特に電力変換部の主回路を交換可能な
１個の電気部品として集積化して半導体装置化し
た電力用半導体モジユールの組立製造方法におい
て有効な方法に関する。 〔発明の技術的背景〕 従来のこの種製造方法を、最も構造の簡単な絶
縁放射板付の樹脂封止トランジスタの組立製造方
法を例にとり、以下説明する。第１図はそのトラ
ンジスタの断面図を示すものである。同図におい
て、 (1) 先ず、表面にトランジスタのエミツタ、ベー
ス、コレクタ電極とすべき３個の分極された銅
板１ａ，１ｂ，１ｃ、裏面に他部品と半田付け
するための銅板１ｄが、例えば直接接合された
セラミツク基板１１を作成する。 (2) 次に、表面のコレクタ電極とすべき銅板１ａ
上に半田１２を介してトランジスタチツプ１３
をマウントする。また、残る２ケ所の銅板１
ｂ，１ｃと、トランジスタチツプ１３のエミツ
タ、ベース電極とを例えばAl（アルミニウム）
ワイヤ１４で結線する。これにより、銅板１ｂ
はエミツタ電極、銅板板１ｃはベース電極とな
る。 (3) 次に、あらかじめ所定の場所に半田１２より
低融点の半田ペーストを塗布した銅ベース１
５、電極取り出し端子１６，１７，１８、及び
上記トランジスタチツプ１３付きのセラミツク
基板１１とをアライメントする。 (4) 次に、チツプマウントした半田１２が溶けな
い程度の低い温度に設定したリフロー炉内に上
記(3)でアライメントされた各部品を入れて、電
極取り出し端子１６，１７，１８とセラミツク
基板１１の表面の銅板１ａ，１ｂ，１ｃ、及び
セラミツク基板１１の裏面の銅板１ｄと銅ベー
ス１５とをそれぞれ半田１９付けする。 (5) 次に、半田ペースト含有のフラツクスを除去
した後、接着剤２０を塗布した筒状の樹脂ケー
ス２１を上記リフロー剤の銅ベース１５に取り
付け、接着させる。この時、樹脂ケース２１は
セラミツク基板１１を一定の距離を置いて取り
囲んでいる。 (6) 次に、樹脂ケース２１の開口部から十分に脱
泡したシリコーンゲルを電極取り出し端子１
６，１７，１８に触れないように注入し、シリ
コーンゲル層２２を形成する。注入量は、前記
Alワイヤ１４を少なくとも完全に埋込む量と
する。注入後、150℃前後のオーブンに１時間
以上この製品を入れ、シリコーンゲル層２２を
硬化させる。なお、シリコーンゲル層２２は一
液性、あるいは二液性であることは問わない。 (7) 次に、上記硬化したシリコーンゲル層２２の
上から粘度を低めるために約70〜80℃に予熱し
た封止用のエポキシ樹脂を注入し、エポキシ樹
脂層２３を形成する。注入量は、樹脂ケース２
１の上面から溢れ出ない程度とする。ここで、
エポキシ樹脂層２３を予熱して注入する理由を
説明するために、通常の二液性の熱硬化型エポ
キシ樹脂の温度と粘度との関係図を第２図に示
す。 同図において、硬化剤と主剤とを混合した
後、硬化反応は時間と共に進行していくが、粘
度はその雰囲気温度により著しく変化する。そ
して、硬化促進反応が起こるｂ（約100℃）の温
度付近で粘度の最小値になり、それ以上の温度
では急激に完全硬化が進み、粘性無限大への固
体に近づく。一方、ｂ以下の温度では硬化促進
反応が進まないため、樹脂粘度はその雰囲気温
度の粘度以下には、これ以上下がらずに時間と
共に除々に硬化が進み、次第に粘度は上昇して
いく。従つて、通常、エポキシ樹脂の注入作業
は、粘度を低くでき、かつ長時間硬化すること
なく粘度の安定したｂ以下の温度（例えば、第
２図中のａ（70℃〜80℃）の温度）に樹脂温度
を保ちながら、常温に放置された製品に注入し
ていく。 (8) 次に、エポキシ樹脂層２３を完全に硬化させ
るため、樹脂注入を終えた製品を150℃前後の
オーブンに入れ、８時間以上キユアする。これ
により、組立は完了する。 〔背景技術の問題点〕 従来の製造方法により製造した樹脂封止トラン
ジスタを信頼性確認のため、実装条件に見合つた
−40℃〜125℃の温度サイクル試験を行つてみた
ところ、第１図中の電極取り出し端子１６，１
７，１８とセラミツク基板１１上の銅板１ａ，１
ｂ，１ｃとを接着する半田１９にクラツクが生
じ、電極取り出し端子１６，１７，１８がオープ
ンしたり、更に著しい場合には、樹脂ケース２１
と銅ベース１５との間の接着剤２０が剥離される
ことがわかつた。また、エポキシ樹脂層２３の厚
さｈが小さい場合は、電極取り出し端子１６，１
７，１８とエポキシ樹脂層２３、樹脂ケース２１
とエポキシ樹脂層２３との間からシリコーンゲル
がはみ出してくることもあつた。 原因を究明したところ、エポキシ樹脂層２３を
完全硬化させるために、常温状態にある製品を、
150℃のオーブン中に入れるのであるが、そのと
きエポキシ樹脂層２３とシリコーンゲル層２２と
の間に短時間ではあるが、大きな温度履歴差があ
ることがわかつた。例えば、前述のようにエポキ
シ樹脂層２３は硬化促進反応が始まる約100℃を
通過すると、３〜４分後には粘度はほぼ固体化完
了時の80％程度にまで硬くなつており、樹脂ケー
ス２１と電極取り出し端子１６，１７，１８とし
つかり固着している。しかし、その時、内部のシ
リコーンゲル層２２はまだ約70℃前後であり、以
降の温度上昇では他部品の熱膨張係数が、、シリ
コーンゲル層２２の約２分の１以下であるため、
（温度上昇×熱膨張係数）分の体積増加は見込め
ない。 従つて、前述のように、製品保証温度巾の−40
℃〜−125℃の温度サイクル試験をすると、シリ
コーンゲル層２２は約70℃以下では内圧を有しな
く他に影響を与えないが、それ以上の温度では圧
力×体積＝一定の法則にならい、内圧は非常に増
加する。このため、構造上弱い電極取り出し端子
１６，１７，１８の半田１９部に引張り応力をか
けることになる。この引張り応力の繰り返しによ
り、半田クラツク、半田オープン、樹脂ケース２
１の接着オープンが発生していた。 このような半導体装置では、実装上、トランジ
スタのオン―オフ動作によるトランジスタチツプ
１３の発熱温度サイクル（25℃〜150℃）でも、
容易に半田クラツクが発生し、使用に耐えないこ
とがわかる。 また、このような半田クラツク発生において、
直接関係する部品及び材料の電極取り出し端子１
６，１７，１８の長さ方向における熱膨張伸び量
を25℃〜125℃の温度差で計算してみると次のよ
うになる。
〔発明の目的〕
この発明は上記実情に鑑みてなされたもので、
その目的は、内部シリコーンゲルの熱膨張による
応力発生を防止し、他の構成部品に悪影響を与え
ることがなく、信頼性を向上させることのできる
半導体装置の製造方法を提供することにある。 〔発明の概要〕 この発明は、半導体チツプとこの半導体チツプ
の電極取り出しボンデイングワイヤとを覆い、こ
れらを保護するシリコーンゲル層と、前記シリコ
ーンゲル層よりも熱膨張係数が小さく、かつ少な
くとも一部が前記シリコーンゲル層と接する樹脂
層とを具備する半導体装置の製造方法において、
前記樹脂層が硬化促進反応を起こす以前に、製品
環境保証最高温度近傍（例えば125℃）までシリ
コーンゲル層を熱膨張させておき、そのときのシ
リコーンゲル層の体積を維持したまま樹脂層を完
全硬化させ、他部品と固着させる。従つて、製品
保証最高温度に製品を放置しても、シリコーンゲ
ル層の内部応力はほぼ零に近く、何ら他の構成部
品に悪影響を与えることがない。 〔発明の実施例〕 以下、図面を参照してこの発明の一実施例を説
明する。製品における温度差による熱膨張時の応
力関係は、総合的にはさらに複雑となるが、前述
の(C)′−(A)′、すなわち、第１図のシリコーンゲル
層２２の熱膨張伸び量と（半田１９＋電極取り出
し端子１６，１７，１８）の熱膨張伸び量との差
を零に近づければ、電極取り出し端子１６，１
７，１８の半田１９にかかる引張応力を高温度で
も最小にできることがわかる。(C)′−(A)′＝０にす
るには、シリコーンゲル層２２を製品保証最高温
度の状態に保ち、シリコーンゲル層２２をその温
度状態で有する体積まで熱膨張させておいて、封
止用エポキシ樹脂２３で固めてしまう方法があ
る。常温まで冷却しても、製品内部では例えば
125℃でのシリコーンゲル熱膨張時のスペースが
保たれていることになり、再び125℃に製品を昇
温しても、シリコーンゲル層２２は前記スペース
以上に膨張することはなく、このため半田１９に
引張応力を加えることはない。 このような考察に基づき、次に本発明の具体的
製造方法を述べる。この方法は、従来例に示した
方法の(7)，(8)の工程を次のように改善したもので
あり、(1)〜(6)の工程については同様であるのでそ
の説明は省略する。 (7)′シリコーンゲル層２２を硬化させた後、半
製品を（120℃〜130℃）の温度に設定したヒー
タ上に乗せ、十分放置して半製品が（120℃〜
130℃）の温度になつたことを確認して（例えば、
シリコーンゲル層２２の表面温度が120℃〜130℃
であることを測定する。）、約70〜80℃に予熱した
封止用のエポキシ樹脂を注入する。すべての半製
品に樹脂を注入し終えたら、半製品を（120℃
〜130℃）の温度から低下させることなく、130±
５℃に設定したオーブンに入れる。 (8)′最後に、の温度のオーブンにて８時間以
上キユアして組立を完了する。 上記工程において、従来工程のときエポキシ樹
脂層２３のキユア温度が150℃であつたのを130℃
に変更したのは、シリコーンゲル層２２の熱膨張
が△Ｔ＝20℃の温度差により、エポキシ樹脂層２
３の硬化キユア中に半田１９に引張応力が加わる
のを除外することを加味したものである。 また、の温度を120℃〜130℃にしたのは、半
製品をヒータ上に乗せ、下面の銅ベース１５から
の熱伝導によりシリコーンゲル層２２の昇温を計
る方法を取つたため、ヒータ温度を半田１９の融
点180℃以下にする制限からによる。製品をオー
ブン加熱方式により加熱する場合には、の温度
はそれ以上昇温可能（例えば、150℃）であるが、
オーブンから出してのエポキシ樹脂層２３注入時
間経過前の製品温度保持が困難であり、作業性が
悪くなる。 本発明の効果を実証するために、前記温度、
温度を各種変更したサンプルを製造し、温度限
界サイクル試験をしてみた。サンプル内容は下記
の通りである。
〔発明の効果〕
以上のように本発明によれば、内部シリコーン
ゲルの熱膨張による応力発生を防止し、他の構成
部品に悪影響を与えることがなく、半導体装置の
信頼性が著しく向上する。
【図面の簡単な説明】
第１図は直接接合基板を使用した樹脂封止トラ
ンジスタの構成を示す断面図、第２図はエポキシ
樹脂の温度と粘度との関係を示す特性図、第３図
は温度サイクル試験時の半田クラツクの発生状況
を従来製品と本発明製品とを比較して示す特性
図、第４図は通電オン―オフサイクル試験時の半
田クラツク発生状況を従来製品と本発明製品とを
比較して示す特性図、第５図は直接接合基板を使
用しない樹脂封止トランジスタの構成を示す断面
図である。 １ａ，１ｂ，１ｃ，１ｄ……銅板、１１……セ
ラミツク基板、１２……半田、１３……トランジ
スタチツプ、１４……Alワイヤ、１５……銅ベ
ース、１６，１７，１８……電極取り出し端子、
１９……半田、２０……接着剤、２１……樹脂ケ
ース、２２……シリコーンゲル層、２３……エポ
キシ樹脂層。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体チツプとこの半導体チツプの電極取り
    出しボンデイングワイヤとを覆い、これらを保護
    するシリコーンゲル層と、前記シリコーンゲル層
    よりも熱膨脹係数が小さく、かつ少なくとも一部
    が前記シリコーンゲル層と接する樹脂層とを具備
    する半導体装置の製造方法において、前記シリコ
    ーンゲル層を熱硬化させた後の半製品を製品環境
    保証最高温度近傍の温度に保つた状態で、前記樹
    脂を注入した後、当該温度よりも前記半製品の温
    度を低下させることなく、更に高温で熱処理を行
    ない前記樹脂層を硬化させることを特徴とする半
    導体装置の製造方法。
JP58055984A 1983-03-31 1983-03-31 半導体装置の製造方法 Granted JPS59181627A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP58055984A JPS59181627A (ja) 1983-03-31 1983-03-31 半導体装置の製造方法
US06/592,596 US4558510A (en) 1983-03-31 1984-03-23 Method of producing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58055984A JPS59181627A (ja) 1983-03-31 1983-03-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS59181627A JPS59181627A (ja) 1984-10-16
JPS646538B2 true JPS646538B2 (ja) 1989-02-03

Family

ID=13014343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58055984A Granted JPS59181627A (ja) 1983-03-31 1983-03-31 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US4558510A (ja)
JP (1) JPS59181627A (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4769744A (en) * 1983-08-04 1988-09-06 General Electric Company Semiconductor chip packages having solder layers of enhanced durability
JPS60239051A (ja) * 1984-05-11 1985-11-27 Mitsubishi Electric Corp 半導体装置
JPS61260657A (ja) * 1985-05-15 1986-11-18 Mitsubishi Electric Corp 半導体装置
DE3521572A1 (de) * 1985-06-15 1986-12-18 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungshalbleitermodul mit keramiksubstrat
JPH07120733B2 (ja) * 1985-09-27 1995-12-20 日本電装株式会社 車両用半導体素子パッケージ構造とその製造方法
AU8034087A (en) * 1987-02-20 1988-09-14 Lsi Logic Corporation Integrated circuit package assembly
IT1202657B (it) * 1987-03-09 1989-02-09 Sgs Microelettronica Spa Procedimento di fabbricazione di un dispositivo modulare di potenza a semiconduttore e dispositivo con esso ottenento
FR2614494B1 (fr) * 1987-04-22 1989-07-07 Power Compact Procede d'assemblage de circuits de puissance et de circuits de commande sur plusieurs niveaux sur un meme module et module ainsi obtenu
DE3717489A1 (de) * 1987-05-23 1988-12-01 Asea Brown Boveri Leistungshalbleitermodul und verfahren zur herstellung des moduls
US5026667A (en) * 1987-12-29 1991-06-25 Analog Devices, Incorporated Producing integrated circuit chips with reduced stress effects
US4903118A (en) * 1988-03-30 1990-02-20 Director General, Agency Of Industrial Science And Technology Semiconductor device including a resilient bonding resin
JPH0267731A (ja) * 1988-09-02 1990-03-07 Toshiba Corp はんだバンプ形半導体装置とその製造方法
JP2527061B2 (ja) * 1990-01-31 1996-08-21 日本電装株式会社 混成集積回路装置
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
US5243217A (en) * 1990-11-03 1993-09-07 Fuji Electric Co., Ltd. Sealed semiconductor device with protruding portion
FR2678773B1 (fr) * 1991-07-05 1997-03-14 Thomson Csf Procede de cablage entre des sorties de boitier et des elements d'hybride.
IT1259370B (it) * 1992-03-27 1996-03-12 Marelli Autronica Unita' elettronica, particolarmente per il controllo di funzioni di un motore a combustione interna
EP0661748A1 (en) * 1993-12-28 1995-07-05 Hitachi, Ltd. Semiconductor device
FR2719157B1 (fr) * 1994-04-20 1996-08-09 Rv Electronique Dispositif de puissance à semiconducteur à double isolation.
DE4446527A1 (de) * 1994-12-24 1996-06-27 Ixys Semiconductor Gmbh Leistungshalbleitermodul
US5972738A (en) * 1997-05-07 1999-10-26 Lsi Logic Corporation PBGA stiffener package
US5837558A (en) * 1997-11-04 1998-11-17 Texas Instruments Incorporated Integrated circuit chip packaging method
JP3257500B2 (ja) * 1998-02-27 2002-02-18 ティーディーケイ株式会社 磁気ヘッド装置
US6404065B1 (en) * 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
JP4442833B2 (ja) * 1998-08-04 2010-03-31 キヤノン株式会社 光電変換装置
US6087200A (en) * 1998-08-13 2000-07-11 Clear Logic, Inc. Using microspheres as a stress buffer for integrated circuit prototypes
KR20010058771A (ko) * 1999-12-30 2001-07-06 구자홍 전기/전자 제품용 원 시스템 모듈
US6727585B2 (en) 2001-05-04 2004-04-27 Ixys Corporation Power device with a plastic molded package and direct bonded substrate
JP2008141122A (ja) * 2006-12-05 2008-06-19 Denso Corp 樹脂モールド電子部品及びその製造方法
US7851267B2 (en) * 2007-10-18 2010-12-14 Infineon Technologies Ag Power semiconductor module method
US7944033B2 (en) * 2007-10-18 2011-05-17 Infineon Technologies Ag Power semiconductor module
DE112008003425B4 (de) 2007-12-20 2023-08-31 Aisin Aw Co., Ltd. Verfahren zum Herstellen eines Halbleiterbauelements

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3824328A (en) * 1972-10-24 1974-07-16 Texas Instruments Inc Encapsulated ptc heater packages
US3839660A (en) * 1973-02-05 1974-10-01 Gen Motors Corp Power semiconductor device package
JPS5435666B2 (ja) * 1975-02-11 1979-11-05
US4163072A (en) * 1977-06-07 1979-07-31 Bell Telephone Laboratories, Incorporated Encapsulation of circuits
JPS5591150A (en) * 1978-12-28 1980-07-10 Hitachi Ltd Manufacture of resin-sealed semiconductor device
JPS58128755A (ja) * 1982-01-27 1983-08-01 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
JPS59181627A (ja) 1984-10-16
US4558510A (en) 1985-12-17

Similar Documents

Publication Publication Date Title
JPS646538B2 (ja)
JP2004111435A (ja) コネクタと電子部品の一体モールド構造を有する電気・電子モジュールとその成形方法
JPH10125826A (ja) 半導体装置及びその製法
JPH10242333A (ja) 半導体装置及び半導体装置の製造方法
JP2001015682A (ja) 樹脂封止型電子装置
JP2939404B2 (ja) 半導体装置及びその製造方法
JP3520208B2 (ja) 回路基板への半導体素子の装着方法、及び半導体装置
JPH0864759A (ja) 樹脂封止型パワーモジュール装置及びその製法
JP3005162B2 (ja) 半導体装置
JPH09237869A (ja) 樹脂封止型パワーモジュール装置及びその製造方法
JP2000349231A (ja) パワー半導体モジュール
JP2972112B2 (ja) 電力半導体装置
JPH09191064A (ja) 樹脂封止型パワーモジュール装置およびその製法
KR100845921B1 (ko) 가열되는 동안 열경화성 수지를 포팅할 수 있는 반도체 패키지의 제조를 위한 장치 및 방법
JPS62202544A (ja) 半導体装置
JPH06232208A (ja) 半導体装置の封止方法と封止構造
JPH01225142A (ja) 混成集積回路装置
JPH06232207A (ja) 半導体装置の封止方法と封止構造
JPS62205635A (ja) ハイブリツド集積回路の製造方法
JPH11224883A (ja) 樹脂封止半導体装置の製造方法および樹脂封止半導体装置
JPS6160598B2 (ja)
JPS59144146A (ja) 混成集積回路装置の製造方法
JPS61276332A (ja) 電子部品のコ−テイング方法
JPS60137043A (ja) 樹脂封止形半導体装置の製造方法
JPH06151700A (ja) インテリジェントトランジスタモジュール