JPS61276332A - 電子部品のコ−テイング方法 - Google Patents

電子部品のコ−テイング方法

Info

Publication number
JPS61276332A
JPS61276332A JP60118300A JP11830085A JPS61276332A JP S61276332 A JPS61276332 A JP S61276332A JP 60118300 A JP60118300 A JP 60118300A JP 11830085 A JP11830085 A JP 11830085A JP S61276332 A JPS61276332 A JP S61276332A
Authority
JP
Japan
Prior art keywords
resin
slow
coating
curing
coated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60118300A
Other languages
English (en)
Inventor
Masaaki Sugiki
杉木　正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niles Parts Co Ltd
Original Assignee
Niles Parts Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Niles Parts Co Ltd filed Critical Niles Parts Co Ltd
Priority to JP60118300A priority Critical patent/JPS61276332A/ja
Publication of JPS61276332A publication Critical patent/JPS61276332A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulating Bodies (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子部品等を基板に覆着するときや塗装工程
の除行なうコーティング方法の改良に関する。
従来の技術 従来、この種の電子部品コーティング方法としては、例
えば、特開昭４９−１５６６６号公報に示されるごとく
ドーナツ状リングの中に素子を配置し、この素子をコー
ティング剤で封止する一方、該コーティング剤の硬化時
における流動を前記リングによって防止するものがあっ
た。
本発明が解決しようとする問題点 前記従来の技術によれば、コーティング剤流動防止のた
めのリングを必要とし、且つ、リングを配置するための
スペースを要するため、余計な部品が必要であり、又高
密度実装する場合の障害と成っていた。
問題点を解決するための手段 本発明は、上記問題を解決するもので、被コーティング
物に硬化時間の遅い遅硬性樹脂を被着し、次に前記遅硬
性樹脂面を硬化時間の速い速硬性樹脂で封着硬化し、し
かる後遅硬性樹脂を硬化することを特徴とする電子部品
のコーティング方法を提供するものである。
作　　　用 上記した方法によって、遅硬性樹脂を封着する速硬性樹
脂は短時間に硬化して遅硬性樹脂の被コーティング物へ
の被着形状を安定させ、遅硬性樹脂の硬化時における流
動を防止する。
第１実施例 第１図ないし第５図は本発明の好□適な第１実施例によ
る電子部品のコーティング方法を示した工程図である。
ｔｉＦ、１図は、基板１に被コーティング物である素子
２を固着し、ボンディングワイヤ３によって基板１の導
体パターンに素子２を電気的接続する算１工程を示す図
である。基板１は、セラミック板や樹脂板にパターンニ
ングしたものであり、素子２はＩＣ等の半導体チップで
ある。
８２図は、前記第１工程後電子素子２に遅硬性樹脂４を
被着する第２工程を示す図である。
該遅硬性樹脂４は、例えばエポキシ系樹脂等の加熱によ
り硬化する熱硬化樹脂であり、一般に加熱硬化時一時的
に軟化して流動しやすくなる性質を有している。
第３図は、前記第２工穆後前記遅硬性樹脂４を速硬性樹
脂５で封止するｔＪｃ３工程を示す図である。該速硬性
樹脂５は、例えば紫外線の開封により短時間に硬化する
紫外線硬化型樹脂である。
第４図は、前記第３工程後紫外線ランプ６等によって速
硬性樹脂５を短時間に硬化する算４工程を示す図である
。
＃＊４工埋によって、速硬性樹脂５は遅硬性樹脂４の電
子素子２への被着形状を安定させる。
第５図は、前記第４工程後ヒータ７によって遅硬性樹脂
４を熱硬化する第５工程を示す図である。
以上、第１工穐ないし算５工程により遅硬性樹脂４は硬
化時に流動するこ゛となく安定して硬化する。
第２実施例 第６図は、本発明の好適な第２実施例を示した図であり
、前記第１実施例における第４工程後更に第２の、遅硬
性樹脂８を被着し、再度速硬性樹脂５により封止し、し
力）る後第１の遅硬性樹＠４及び声２の遅硬性樹脂８を
同時に熱硬化する工程により、２種類の遅硬性樹脂を１
度に硬化したものの図である。
この２層コーティングの用途としては、例えば電子素子
２に直接被着する！１の遅硬性樹脂４は素子２を湿気や
熱ストレス等から保護することを重点に選定された材料
とし、第２の遅硬性樹脂８は素子２を衝撃等の機械的ス
トレス等から保護することを重点に選定された材料とし
電子素子２を２重に保護することによって、環境条件の
厳しい場所での使用に耐え、且つ高信頼性を要求される
用途、例えば車両用のエンジン制御装置に用いられるＩ
Ｃチップ素子の保護等に好適である。
第３実施例 第７図は、本発明の好適な第３実施例を示した図であり
、サーミスタ等の素子９に半田１０によってリード線１
１を半田付けし、遅硬性樹脂１２を被着し、速硬性樹脂
１３によって封着硬化する工程により電子素子９のコー
ティングを行ったものの図である。
前記サーミスタ等の素子９は湿気等によって特性が変化
しやすく、コーティング層の厚さを厚くする必要がある
が、前記のごとく遅硬性樹脂１２は加熱硬化時流動しや
すくなっても速硬性樹脂１３によりコーティング層の厚
さは保たれる。第３実施例によりコーティングされた素
子９は、例えば、車両用のエンジン制御装置におや、エ
アコン用温度センサ等に好適である。
尚、本発明は遅硬性樹脂の硬化前に該遅硬性樹脂面を速
硬性樹脂で封着硬化した後、遅硬性シ はない。・ したがって、プリント基板の絶縁コーティング、端子の
接触保護コーティング、ケースの防水処理、若しくは各
種サンプルの長期保存の為のシール等の多くの用途に利
用できるものである。
本発明の効果 本発明は上記した方法により、次に列挙する効果を奏す
る。
（ａ）硬化時における遅硬性樹脂の流動を速硬性樹脂で
防止できる。
〜）　コーティング剤流動防止のためのリング等の余計
な部品を必要としない。
（ｃ）余計な部品を配置するためのスペースが必要ない
。
（＋１１　　多層コーティングの硬化が１度にできる。
（ｅ）厚いコーティング層を１回の硬化工程によって得
ることができる。
【図面の簡単な説明】
第１図は、本発明の好適な第１実施例を示す第１工程図
である。 第２図は、上記第１工程に続＜ｇ２２エ程である。 第３図は、上記第２工程に続く第６エ程図である。 Ｗ、４図は、上記第３工程に続く第４工程図である。 第５図は、上記第４工程に続く第５工程図である。 第６図は、本発明の好適な第２実施例の説明図である。 ＃Ｅ７図は本発明の好適な第３実施例の説明図である。 １・・・・・・基板、２．９・・・・・・素子、３・・
・・・・ボンディングワイヤ、４，８，１２・・・・・
・遅硬性樹脂面速硬性樹脂、６・・・・・・紫外線ラン
プ、７・・・・・・ヒータ。 １０・・・・・・半田、１１・・・・・・リード線。 以上

Claims (1)

    【特許請求の範囲】
  1. 　樹脂コーティング方法であつて、被コーティング物に
    硬化時間の遅い遅硬性樹脂を被着し、次に前記遅硬性樹
    脂面を硬化時間の速い速硬性樹脂で封着硬化し、しかる
    後遅硬性樹脂を硬化することを特徴とする電子部品のコ
    ーティング方法。
JP60118300A 1985-05-31 1985-05-31 電子部品のコ−テイング方法 Pending JPS61276332A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60118300A JPS61276332A (ja) 1985-05-31 1985-05-31 電子部品のコ−テイング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60118300A JPS61276332A (ja) 1985-05-31 1985-05-31 電子部品のコ−テイング方法

Publications (1)

Publication Number Publication Date
JPS61276332A true JPS61276332A (ja) 1986-12-06

Family

ID=14733260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60118300A Pending JPS61276332A (ja) 1985-05-31 1985-05-31 電子部品のコ−テイング方法

Country Status (1)

Country Link
JP (1) JPS61276332A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267507A (ja) * 1992-03-24 1993-10-15 Hitachi Ltd 半導体装置の保護層の形成方法
WO2003005436A1 (fr) * 2001-07-03 2003-01-16 Fujitsu Limited Materiau d'enrobage de puce semi-conductrice permettant de reguler un lecteur de disque et procede d'enrobage d'une puce semi-conductrice permettant de reguler un lecteur de disque

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267507A (ja) * 1992-03-24 1993-10-15 Hitachi Ltd 半導体装置の保護層の形成方法
WO2003005436A1 (fr) * 2001-07-03 2003-01-16 Fujitsu Limited Materiau d'enrobage de puce semi-conductrice permettant de reguler un lecteur de disque et procede d'enrobage d'une puce semi-conductrice permettant de reguler un lecteur de disque

Similar Documents

Publication Publication Date Title
JP3692935B2 (ja) 半導体装置の製造方法
KR0171438B1 (ko) 반도체 장치를 회로 기판상에 장착하는 방법 및 반도체 장치가 장착된 회로 기판
KR20010024320A (ko) 회로기판에 반도체소자를 실장하는 방법과, 반도체장치
JPS646538B2 (ja)
EP0645812B1 (en) Resin-sealed semiconductor device
US6084311A (en) Method and apparatus for reducing resin bleed during the formation of a semiconductor device
JPS61276332A (ja) 電子部品のコ−テイング方法
JP3520208B2 (ja) 回路基板への半導体素子の装着方法、及び半導体装置
JP4288517B2 (ja) 半導体装置の製造方法
JP4830861B2 (ja) 接合構造体の製造方法
JPH04150061A (ja) 半導体装置
JPS59193033A (ja) 半導体素子の封止方法
JPS6269538A (ja) 樹脂封止半導体装置
JPH0220032A (ja) 半導体素子の樹脂封止方法
JPH03254134A (ja) 電子部品の樹脂封止方法
JP2605157B2 (ja) モールドパッケージ型厚膜ハイブリッドｉｃ
JP2005252310A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPS59144146A (ja) 混成集積回路装置の製造方法
JP2002368182A (ja) 樹脂封止型電子装置およびその製造方法
JPH0631150U (ja) 半導体回路装置
JPH01253494A (ja) 半導体装置およびその製造方法
JPH079916B2 (ja) 電子素子用チップキャリアの製造方法
JPS5979555A (ja) 樹脂封止型半導体装置の製造方法
JPH06188549A (ja) 電子部品のガラス基板への固定方法
JPH0231864B2 (ja)