JPH079916B2 - 電子素子用チップキャリアの製造方法 - Google Patents

電子素子用チップキャリアの製造方法

Info

Publication number
JPH079916B2
JPH079916B2 JP12851085A JP12851085A JPH079916B2 JP H079916 B2 JPH079916 B2 JP H079916B2 JP 12851085 A JP12851085 A JP 12851085A JP 12851085 A JP12851085 A JP 12851085A JP H079916 B2 JPH079916 B2 JP H079916B2
Authority
JP
Japan
Prior art keywords
resin
wiring board
printed wiring
electronic component
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12851085A
Other languages
English (en)
Other versions
JPS61287127A (ja
Inventor
徹 樋口
敏行 山口
武司 加納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP12851085A priority Critical patent/JPH079916B2/ja
Publication of JPS61287127A publication Critical patent/JPS61287127A/ja
Publication of JPH079916B2 publication Critical patent/JPH079916B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、ICパッケージなどのような電子素子の基板と
して用いられる電子素子用チップキャリアの製造方法に
関するものである。
［背景技術］ ICパッケージなどのような電子素子は、半導体チップな
どの電子部品チップをリードフレームに取り付けた状態
で樹脂封止や気密封止してパッケージングすることによ
っておこなわれる。そしてこのような電子素子にあっ
て、端子数の増加に伴って電子部品チップを支持するキ
ャリアとしてのリードフレームの替わりにプリント配線
板を用いる試みがなされている。
このようなプリント配線板をチップキャリアとして用い
てプリント配線板の表面に電子部品チップを実装する場
合、外部環境の影響から電子部品チップを保護するため
に封止用樹脂でプリント配線板の表面において電子部品
チップを封止することがなされることがある。この場
合、封止用樹脂が硬化するまでの間に流れていびつな形
状になることを防止するために、電子部品チップを囲む
ように枠材をプリント配線板の表面に接着して固定し、
この枠材内において封止用樹脂を投入して硬化させるよ
うにし、枠材のせき止め作用で封止用樹脂が流れること
を防止することがなされる。しかしこのように枠材をプ
リント配線板の表面に接着するには枠材を接着させるた
めの接着剤をプリント配線板に塗布してさらに硬化させ
るという工程が必要となり、工数が増加することになる
という問題があった。
［発明の目的］ 本発明は、上記の点に鑑みて為されたものであり、封止
用樹脂の流れ止めのための枠材をプリント配線板に接着
させるにあたって、枠材接着のための特別な工程を不要
にすることができる電子素子用チップキャリアの製造方
法を提供することを目的とするものである。
［発明の開示］ しかして本発明に係る電子素子用チップキャリアの製造
方法は、基板１の表面に回路導体２を施してプリント配
線板３を形成すると共にプリント配線板３の表面に電子
部品チップ４を実装して電子素子用チップキャリアを製
造するにあたって、ソルダーレジスト用樹脂5aをプリン
ト配線板３の表面に塗布してソルダーレジスト部を形成
するとき、またはマーク形成用樹脂5bをプリント配線板
３の表面に塗布してマークを形成するときに、プリント
配線板３の表面の電子部品チップ４を搭載する部分の周
囲にソルダーレジスト用樹脂5aまたはマーク形成用樹脂
5bを塗布し、電子部品チップ４を囲むための枠材６を上
記ソルダーレジスト用樹脂5aまたはマーク形成用樹脂5b
によってプリント配線板３の表面に接着させ、しかるの
ちに枠材６内に封止用樹脂７を投入して硬化させること
によって、枠材６内においてプリント配線板３の表面に
実装された電子部品チップ４を封止用樹脂７で封止する
ことを特徴とするものであり、プリント配線板３への枠
材５の接着をソルダーレジスト用樹脂5aまたはマーク形
成用樹脂5bを利用しておこなうことができるようにし、
もって上記目的を達成するようにしたものであって、以
下本発明を実施例により詳述する。
基板１は例えば樹脂積層板によって絶縁基板として作成
されるもので、ガラス布や紙などを基材とし、この基材
にエポキシ樹脂やポリイミド樹脂、フェノール樹脂など
の熱硬化性樹脂、その他種々の熱可塑性樹脂の樹脂ワニ
スを含浸させ、これを加熱などして乾燥させることによ
ってプリプレグを調製し、そしてこのプリプレグを複数
枚積載して加熱加圧成形をおこなうことによって、その
作成をおこなうことができる。そしてこのプリプレグの
加熱加圧成形の際に最外層のプリプレグの表面に銅箔な
どの金属箔を重ねてこの成形をおこなうことによって、
回路導体２を形成させるための金属箔を基板１を貼り付
けることができる。このように形成した金属箔張り基板
１の金属箔にエッチングなどを施すことによって、回路
導体２を基板１の表面に設けるようにし、プリント配線
板３を形成するものである。
このようにして得たプリント配線板３の表面に、ミーリ
ング加工など機械加工による座ぐりの切削加工によって
電子部品チップ４を実装するためのキャビティとなる凹
部８を設ける。この凹部８はプリント配線板３にスルー
ホール10を加工する際に同時におこなうようにしてもよ
い。また、プリント配線板３の表面にプリント配線板３
の仕上げの工程で用いられる樹脂５を塗布する。この樹
脂５としては半田作業などの際の回路導体２の保護をお
こなうために用いるソルダーレジスト用樹脂5aを用いる
ことができる。ソルダーレジスト用樹脂5aとしてはUV硬
化型や常温硬化型などの液状の熱硬化性樹脂、例えばエ
ポキシ樹脂やエポキシ‐アクリレート樹脂などを用いる
ことができるものである。このようにソルダーレジスト
用樹脂5aをプリント配線板３の表面のほぼ全面に塗布し
たのちに、凹部８の外周位置においてプリント配線板３
の表面のソルダーレジスト用樹脂5a上に合成樹脂やセラ
ミックなど絶縁材料で丸枠状や角枠状に形成した枠材６
を載置し、そしてソルダーレジスト用樹脂5aを硬化させ
る際にこのソルダーレジスト用樹脂5aによって枠材６を
プリント配線板３の表面に接着固定させるものである。
このようにして第２図に示すように、プリント配線板３
への枠材６の接着固定は、プリント配線板３の表面に施
されるソルダーレジスト用樹脂5aの塗布と硬化を利用し
ておこなうことができることになる。
こののち第１図に示すようにプリント配線板３の凹部８
内に半導体チップなどの電子部品チップ４を搭載し、そ
してダイボンドやワイヤーボンド12などによって電子部
品チップ４と回路導体２とを接続することによって、プ
リント配線板３への電子部品チップ４の実装をおこな
う。そして枠材６内にＢステージ状態の固形エポキシ樹
脂や液状エポキシ樹脂など封止用樹脂７を投入し、この
封止用樹脂７を硬化させて封止用樹脂７によって電子部
品チップ４を封止するものである。
また、プリント配線板３に施すべき樹脂５としては、プ
リント配線板３に部品図などの記号を表示するシンボル
マークを形成するためのマーク形成用樹脂5bを用いるこ
とができる。このマーク形成用樹脂5bは例えばUV硬化型
や常温硬化型などの液状の熱硬化性樹脂、例えばエポキ
シ樹脂やエポキシ‐アクリレート樹脂などを用いること
ができ、これにチタンなどの顔料を配合して白色に着色
したものを使用することができる。このマーク形成用樹
脂5bはソルダーレジスト用樹脂5aを塗布して硬化させた
のちに、この上にスクリーン印刷などで塗布することに
よって施されるが、このスクリーン印刷などをおこなう
ときに枠材６を固定する部分においても同時にマーク形
成用樹脂5bを枠材６と同じ大きさに塗布するようにす
る。そしてこのマーク形成用樹脂5bを塗布した部分にお
いてプリント配線板３の表面に枠材６を載置し、そして
マーク形成用樹脂5bを硬化させる際にこのマーク形成用
樹脂5bによって枠材６をプリント配線板３の表面に接着
固定させるものである。このようにして第２図に示すよ
うに、プリント配線板３への枠材６の接着固定は、プリ
ント配線板３の表面に施されるマーク形成用樹脂5bの塗
布と硬化を利用しておこなうことができることになる。
このものにあっても以下上記したと同様にして第１図の
ように電子部品チップ４の実装と封止用樹脂７による封
止をおこなうことができる。
このようにして配線板３をチップキャリアとして電子部
品チップ４を保持させ、そしてこれをパッケージングす
ることによって電子素子として仕上げるものである。
尚、PGA（ピン グリット アレー）型の電子素子とし
て仕上げたり、あるいはLCC（リードレス チップ キ
ャリア）型の電子素子として仕上げたりすることができ
るが、PGA型の電子素子として仕上げる場合には配線板
３に設けた各スルーホール10,10…に端子ピンを下方乃
至上方に突出させるようにして取り付けるようにする。
［発明の効果］ 上述のように本発明にあっては、ソルダーレジスト用樹
脂をプリント配線板の表面に塗布してソルダーレジスト
部を形成するとき、またはマーク形成用樹脂をプリント
配線板の表面に塗布してマークを形成するときに、プリ
ント配線板の表面の電子部品チップを搭載する部分の周
囲にソルダーレジスト用樹脂またはマーク形成用樹脂を
塗布し、電子部品チップを囲むための枠材を上記ソルダ
ーレジスト用樹脂またはマーク形成用樹脂によってプリ
ント配線板の表面に接着させ、しかるのちに枠材内に封
止用樹脂を投入して硬化させることによって、枠材内に
おいて電子部品チップを封止用樹脂で封止するようにし
たので、封止用樹脂が枠材のせき止め作用で流れるよう
なことを防止することができるものであり、しかもプリ
ント配線板への枠材の固定はプリント配線板の表面に施
されるソルダーレジスト用樹脂またはマーク形成用樹脂
の塗布と硬化を利用しておこなうことができ、枠材の固
定のための特別な工程を不要にして工数を低減すること
ができるものである。
【図面の簡単な説明】
第１図は本発明の一実施例の一部の断面図、第２図は同
上の断面図、第３図は他の実施例の断面図である。 １は基板、２は回路導体、３はプリント配線板、４は電
子部品チップ、５は樹脂、5aはソルダーレジスト用樹
脂、5bはマーク形成用樹脂、６は枠材、７は封止用樹脂
である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加納 武司 大阪府門真市大字門真1048番地 松下電工 株式会社内 (56)参考文献 実開 昭60−68652（ＪＰ，Ｕ) 実公 昭58−4189（ＪＰ，Ｙ２)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】基板の表面に回路導体を施してプリント配
    線板を形成すると共にプリント配線板の表面に電子部品
    チップを実装して電子素子用チップキャリアを製造する
    にあたって、ソルダーレジスト用樹脂をプリント配線板
    の表面に塗布してソルダーレジスト部を形成するとき、
    またはマーク形成用樹脂をプリント配線板の表面に塗布
    してマークを形成するときに、プリント配線板の表面の
    電子部品チップを搭載する部品の周囲にソルダーレジス
    ト用樹脂またはマーク形成用樹脂を塗布し、電子部品チ
    ップを囲むための枠材を上記ソルダーレジスト用樹脂ま
    たはマーク形成用樹脂によってプリント配線板の表面に
    接着させ、しかるのちに枠材内に封止用樹脂を投入して
    硬化させることによって、枠材内においてプリント配線
    板の表面に実装された電子部品チップを封止用樹脂で封
    止することを特徴とする電子素子用チップキャリアの製
    造方法。
JP12851085A 1985-06-13 1985-06-13 電子素子用チップキャリアの製造方法 Expired - Lifetime JPH079916B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12851085A JPH079916B2 (ja) 1985-06-13 1985-06-13 電子素子用チップキャリアの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12851085A JPH079916B2 (ja) 1985-06-13 1985-06-13 電子素子用チップキャリアの製造方法

Publications (2)

Publication Number Publication Date
JPS61287127A JPS61287127A (ja) 1986-12-17
JPH079916B2 true JPH079916B2 (ja) 1995-02-01

Family

ID=14986528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12851085A Expired - Lifetime JPH079916B2 (ja) 1985-06-13 1985-06-13 電子素子用チップキャリアの製造方法

Country Status (1)

Country Link
JP (1) JPH079916B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584189Y2 (ja) * 1978-07-18 1983-01-24 シチズン時計株式会社 Ｉｃ封止構造
JPS6068652U (ja) * 1983-10-17 1985-05-15 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
JPS61287127A (ja) 1986-12-17

Similar Documents

Publication Publication Date Title
US7154046B2 (en) Flexible dielectric electronic substrate and method for making same
US5519936A (en) Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JP3391282B2 (ja) 電子部品の製造方法
JP3251323B2 (ja) 電子回路デバイス
US7288847B2 (en) Assembly including a circuit and an encapsulation frame, and method of making the same
JPH0745641A (ja) 半導体装置の実装方法
JPH079916B2 (ja) 電子素子用チップキャリアの製造方法
JPH0290658A (ja) 高密度実装回路装置
JPS6215840A (ja) 電子素子用チツプキヤリア
KR100480834B1 (ko) 레이저 마킹용 영구 테이프구조
JP2541494B2 (ja) 半導体装置
KR100190622B1 (ko) 집적회로 패키지의 제조방법
JPH09205164A (ja) 半導体チップパッケージ及びその製造方法
JPH08167676A (ja) 半導体装置
JP3344006B2 (ja) チップ付きプリント基板及びその製造方法
JPH03160751A (ja) 半導体装置
JPH0530363Y2 (ja)
JPH01124273A (ja) 磁電変換素子の実装構造
JP2599290Y2 (ja) ハイブリッドｉｃ
JPH05109929A (ja) 半導体の封止方法
JP2002368030A (ja) 樹脂封止型半導体装置及びその製造方法
JPS61287132A (ja) 電子素子用チツプキヤリアの製造方法
JPH11266081A (ja) プリント配線板およびその製造方法