JPS61287127A - 電子素子用チツプキヤリアの製造方法 - Google Patents

電子素子用チツプキヤリアの製造方法

Info

Publication number
JPS61287127A
JPS61287127A JP60128510A JP12851085A JPS61287127A JP S61287127 A JPS61287127 A JP S61287127A JP 60128510 A JP60128510 A JP 60128510A JP 12851085 A JP12851085 A JP 12851085A JP S61287127 A JPS61287127 A JP S61287127A
Authority
JP
Japan
Prior art keywords
resin
wiring board
printed wiring
frame material
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60128510A
Other languages
English (en)
Other versions
JPH079916B2 (ja
Inventor
Toru Higuchi
徹 樋口
Toshiyuki Yamaguchi
敏行 山口
Takeshi Kano
武司 加納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP12851085A priority Critical patent/JPH079916B2/ja
Publication of JPS61287127A publication Critical patent/JPS61287127A/ja
Publication of JPH079916B2 publication Critical patent/JPH079916B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野１ 本発明は、ＩＣパッケージなどのような電子素子の基板
として用いられる電子素子用チップキャリアの製造方法
に関するものである。
【背景技術ｌ ＩＣパッケージなどのような電子素子は、半導体チップ
などの電子部品チップをリードフレームに取り付けた状
態で樹脂封止や気密封止してパフケーシングすることに
よっておこなわれる。そしてこのような電子素子にあっ
て、端子数の増加に伴って電子部品チップを支持するキ
ャリアとしてのり一ド７レームの替わりにプリント配線
板を用いる試みがなされている。
このようなプリント配線板をチップキャリアとしで用い
てプリント配線板の表面に電子部品チップを実装する場
合、外部環境の影響から電子部品チップを保護するため
に封止用樹脂でプリント配線板の表面において電子部品
チップを封止することがなされることがある。この場合
、封止用樹脂が硬化するまでの間に流れていびつな形状
になることを防止するために、電子部品チップを囲むよ
うに枠材をプリント配線板の表面に接着して固定し、こ
の枠材内において封止用樹脂を投入して硬化させるよう
にし、枠材のせき止め作用で封止用樹脂が流れることを
防止することがなされる。しかしこのように枠材をプリ
ント配線板の表面に接着するには枠材を後着させるため
の接着剤をプリント配線板に塗布してさらに硬化させる
という工程が必要となり、工数が増加することになると
いう問題があった。
【発明の目的］ 本発明は、上記の点に鑑みて為されたものであり、封止
用樹脂の流れ止めのための枠材をプリント配線板に接着
させるにあたって、枠材接着のための特別な工程を不要
にすることができる電子素子用チップキャリアの製造方
法を提供することを目的とするものである。
［発明の開示Ｊ しかして本発明に係る電子素子用チップキャリアの製造
方法は、基板１の表面に回路導体２を施してプリント配
線板３を形成すると共にプリント配線板３の表面に電子
部品チップ４を実装して電子素子用チップキャリアを製
造するにあたって、ツルグーレジスト用樹脂５ａやマー
ク形成用樹脂５ｂのようなプリント配線板３の表面に施
す樹脂５をプリント配線板３の表面に塗布して電子部品
チップ４を囲むための枠材６をこの樹脂５によってプリ
ント配線板３の表面に接着させ、しかるのちに枠材６内
に封止用樹ｌＷ７を投入して硬化させることによって、
枠材６内においてプリント配線板３の表面に実装された
電子部品チップ４を封止用樹ｊ１７で封止することを特
徴とするものであり、プリント配線板３への枠材５の接
着をソルダーレジスト用樹脂５ａやマーク形成用樹脂５
ｂのようなプリント配線板３の表面に施す樹脂５を利用
しておこなうことがで終るようにし、もって上記目的を
達成するようにしたものであって、以下本発明を実施例
により詳述する。
基板１は例えば樹脂積層板によって絶縁基板として作成
されるもので、ガラス布や紙などを基材とし、この基材
にエポキシ樹脂やポリイミドｍＮ。
７エ）−ル樹脂などの熱硬化性樹脂、その他種々の熱可
塑性樹脂の樹脂フェスを含浸させ、これを加熱などして
乾燥させることによってプリプレグを調製し、そしてこ
のプリプレグを複数枚積載して加熱加圧成形をおこなう
ことによって、その作成をおこなうことがで訃る。そし
てこのプリプレグの加熱加圧成形の際に最外層のプリプ
レグの表面に銅箔などの金属箔を重ねてこの成形をおこ
なうことによって、回路導体２を形成させるための金属
箔を基板１に貼り付けることができる。このように形成
した金属箔張り基板１の金属箔にエツチングなどを施す
ことによって、回路導体２を基板１の表面に設けるよう
にし、プリント配線板３を形成するものである。
このようにして得たプリント配線板３の表面に、ミーリ
ング加工など機械加工による座ぐりの切削加工によって
電子部品チップ４を爽ａするためのキャビティとなる凹
部８を設ける。この凹部８はプリント配線板３にスルー
ホール１０を加工する際に同時におこなうようにしても
よい、＊た、プリント配線板３の表面にプリント配線板
３の仕上げの工程で用いられる樹脂５を塗布する。この
樹脂５としては半田作業などの際の回路導体２の保護を
おこなうために用いるツルグーレノスト用樹脂５ａを用
いることができる。ソルダーレジスト用樹脂５ａとして
はＵ■硬化型や常温硬化型などの液状の熱硬化性樹脂、
例えばエポキシ樹脂やエポキシ−７クリレート樹脂など
を用いることがでおるものである。このようにソルダー
レジスト用樹脂５ａをプリント配線板３の表面のほぼ全
面に塗布したのちに、Ｉ！１Ｂの外周位置においてプリ
ント配線板３の表面のツルグーレノスト用樹脂５ａ上に
合成樹脂やセラミックなど絶縁材料で光枠状や一角枠状
に形成した枠材６を載置しζそしてソルダーレジスト用
樹脂５ａを硬化させる際にこのツルグーレノスト用樹脂
５ａによって枠材６をプリント配線板３の表面に接着固
定させるものである。このようにして１２図に示すよう
に、プリント配線板３への枠材６の接着固定は、プリン
ト配線板３の表面に施されるツルグーレノスト用樹謂５
ａの塗布と硬化を利用しておこなうことができることに
なる。
こののち第１図に示すようにプリント配線板３の口部８
内に半導体チップなどの電子部品チップ４を搭載し、そ
してグイボンドやワイヤーボンド１２などによって電子
部品チップ４と回路導体２とを接続することによって、
プリント配線板３への電子部品チップ４の＊装をおこな
う、そして枠材６内にＢステーク状態の固形エポキシｔ
ｍｍや液状エポキシ樹脂など封止用樹脂７を投入し、こ
の封止用樹脂７を硬化させて封止用樹脂７によって電子
部品チップ４を封止するものである。
また、プリント配線板３に施すべき１１！ｌａ５として
は、プリント配線板３に部品図などの記号を表示するシ
ンボルマークを形成するためのマーク形成用樹脂５ｂを
用いることができる。このマーク形成用樹脂５ｂは例え
ばＵｖ硬化型や常温硬化型などの液状の熱硬化性樹脂、
例えばエポキシ樹脂やエポキシ−７クリレート樹脂など
を用いることができ、これにチタンなどの顔料を配合し
て白色に着色したものを使用することができる。このマ
ーク形成用樹脂５ｂはツルグーレノスト用樹脂Ｓ癒を塗
布して硬化させたのちに、この上にスクリーン印刷など
で塗布することによって施されるが、このスクリーン印
刷などをおこなうときに枠材６を固定する部分において
も同時にマーク形成用樹脂５ｂを枠材６と同じ大軽さに
塗布するようにする。そしてこのマーク形成用＠＠ｓｂ
を塗布した部分においてプリント配線板３の表面に枠材
６を載置し、そしてマーク形成用樹脂５ｂを硬化させる
際にこのマーク形成用樹脂５ｂによって枠材６をプリン
ト配線板３の表面に接着固定させるものである。このよ
うにして第２図に示すように、プリント配線板３への枠
材６の接着固定は、プリン）配線板３の表面に施される
マーク形成用樹脂５ｂの塗布と硬化を利用しておこなう
ことができることになる。このものにあっても以下上記
したと同様にして第１図のように電子部品チップ４の実
装と封止用樹脂７による封止をおこなうことができる。
このようにして配線板３をチップキャリアとして電子部
品チップ４を保持させ、そしてこれをパフケーシングす
ることによって電子素子として仕上げるものである。尚
、ＰＧＡ（ピン　グリッド　アレー）型の電子素子とし
て仕上げたり、あるいはＬＣＣ（リードレスチップキャ
リア）型の電子素子として仕上げたりすることができる
が、ＰＧＡ型の電子素子として仕上げる場合には配線板
３に設けた各スルーホール１０，１０・・・に端子ピン
を下方乃至上方に突出させるようにして取り付けるよう
にする。
［発明の効果］ 上述のように本発明にあっては、ソルダーレノスジ用樹
脂やマーク形成用樹脂のようなプリント配線板の表面に
施す樹脂をプリント配線板の表面に塗布して電子部品チ
ップを囲むための枠材をこの樹脂によりてプリント配線
板の表面に接着させ、しかるのちに枠材内に封止用樹脂
を投入して硬化させることによって、枠材内において電
子部品チップを封止用樹脂で封止するようにしたので、
封止用樹脂が枠材のせき止め作用で流れるようなことを
防止することができるものであり、しかもプリント配線
板への枠材の固定はプリント配線板の表面に施される樹
脂の塗布と硬化を利用しておこなうことができ、枠材の
固定のための特別な工程を不要にして工数を低減するこ
とができるものである。
【図面の簡単な説明】
第１図は本発明の一実施例の一部の断面図、第２図は同
上の断面図、第３図は他の実施例の断面図である。 １は基板、２は回路導体、３はプリント配線板、４は電
子部品チップ、５は樹脂、５ａはソルダーレノスジ用樹
脂、５ｂはマーク形成用樹脂、６は枠材、７は封止用樹
脂である。

Claims (1)

    【特許請求の範囲】
  1. （１）基板の表面に回路導体を施してプリント配線板を
    形成すると共にプリント配線板の表面に電子部品チップ
    を実装して電子素子用チップキャリアを製造するにあた
    って、ソルダーレジスト用樹脂やマーク形成用樹脂のよ
    うなプリント配線板の表面に施す樹脂をプリント配線板
    の表面に塗布して電子部品チップを囲むための枠材をこ
    の樹脂によってプリント配線板の表面に接着させ、しか
    るのちに枠材内に封止用樹脂を投入して硬化させること
    によって、枠材内においてプリント配線板の表面に実装
    された電子部品チップを封止用樹脂で封止することを特
    徴とする電子素子用チップキャリアの製造方法。
JP12851085A 1985-06-13 1985-06-13 電子素子用チップキャリアの製造方法 Expired - Lifetime JPH079916B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12851085A JPH079916B2 (ja) 1985-06-13 1985-06-13 電子素子用チップキャリアの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12851085A JPH079916B2 (ja) 1985-06-13 1985-06-13 電子素子用チップキャリアの製造方法

Publications (2)

Publication Number Publication Date
JPS61287127A true JPS61287127A (ja) 1986-12-17
JPH079916B2 JPH079916B2 (ja) 1995-02-01

Family

ID=14986528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12851085A Expired - Lifetime JPH079916B2 (ja) 1985-06-13 1985-06-13 電子素子用チップキャリアの製造方法

Country Status (1)

Country Link
JP (1) JPH079916B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5514785U (ja) * 1978-07-18 1980-01-30
JPS6068652U (ja) * 1983-10-17 1985-05-15 日本電気株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5514785U (ja) * 1978-07-18 1980-01-30
JPS6068652U (ja) * 1983-10-17 1985-05-15 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
JPH079916B2 (ja) 1995-02-01

Similar Documents

Publication Publication Date Title
JP3391282B2 (ja) 電子部品の製造方法
US7682878B2 (en) Encapsulation circuitry on a substrate
JPS61287127A (ja) 電子素子用チツプキヤリアの製造方法
KR100221562B1 (ko) 볼 그리드 어레이 반도체 패키지의 구조 및 그 제조 방법
JPS629728Y2 (ja)
JPS6215840A (ja) 電子素子用チツプキヤリア
JP2001168493A (ja) 電子装置の製造方法及び電子装置
KR100480834B1 (ko) 레이저 마킹용 영구 테이프구조
JPH077033A (ja) 電子部品搭載装置の製造方法
JPH0530363Y2 (ja)
KR20070067382A (ko) 반도체 패키지용 기판
KR100515101B1 (ko) 반도체패키지의 제조 방법 및 그 반도체패키지
JPS61287132A (ja) 電子素子用チツプキヤリアの製造方法
JPH0582060B2 (ja)
JP3344006B2 (ja) チップ付きプリント基板及びその製造方法
JPH04188656A (ja) 混成集積回路の封止構造
JPH01124273A (ja) 磁電変換素子の実装構造
KR100190622B1 (ko) 집적회로 패키지의 제조방법
JPS6239033A (ja) 半導体チツプキヤリアの製造方法
KR20020053659A (ko) 반도체 패키지 제조 방법
JPS6215888A (ja) 電子素子用チツプキヤリアの製造方法
KR19980059239A (ko) 칩 온 보드 패키지 및 그 제조방법
JPS61287192A (ja) 電子素子用チツプキヤリア
JPS62117349A (ja) 電子部品封止用キヤツプとその製造方法
JPH02148885A (ja) モールドパッケージング部品の接着方法