KR100190622B1 - 집적회로 패키지의 제조방법 - Google Patents

집적회로 패키지의 제조방법 Download PDF

Info

Publication number
KR100190622B1
KR100190622B1 KR1019950041285A KR19950041285A KR100190622B1 KR 100190622 B1 KR100190622 B1 KR 100190622B1 KR 1019950041285 A KR1019950041285 A KR 1019950041285A KR 19950041285 A KR19950041285 A KR 19950041285A KR 100190622 B1 KR100190622 B1 KR 100190622B1
Authority
KR
South Korea
Prior art keywords
substrate
solder
forming
integrated circuit
solder resist
Prior art date
Application number
KR1019950041285A
Other languages
English (en)
Other versions
KR970030709A (ko
Inventor
강장규
Original Assignee
이형도
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이형도, 삼성전기주식회사 filed Critical 이형도
Priority to KR1019950041285A priority Critical patent/KR100190622B1/ko
Publication of KR970030709A publication Critical patent/KR970030709A/ko
Application granted granted Critical
Publication of KR100190622B1 publication Critical patent/KR100190622B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 발명은 볼 그리드 어레이(Ball Grid Array)를 갖는 집적회로 패키지(Integrated Circuit Package)의 제조방법에 관한 것으로서, 그 목적은 기판에 솔더 볼 형성을 위한 해상성이 높이면서도 기판과 몰드제 사이의 높은 접착력이 유지되도록 하므로써 신뢰성이 향상된 집적회로 패키지의 제조방법을 제공하고자 하는데 있다.
상기 목적달성을 위한 본 발명은 절연층 양면에 동박막이 적층된 기판에 관통구를 형성시키고 기판상의 상하 동박막이 도통되도록 기판을 도금하는 단계; 도금된 기판을 통상의 사진식각에 의해 인쇄회로패턴을 형성시키는 단계; 인쇄회로패턴이 형성된 기판의 양면에 솔더 마스크를 형성시키는 단계; 상기기판의 일측면상에 집적회로등을 부착시키는 단계; 상기이 위치된 기판면에 몰드제를 투입하고 가압하여 상기을 밀봉시키는 단계; 및 상기 기판의 타측면에 솔더 볼을 형성시키는 단계를 포함하는 직접회로패키지의 제조방법에 있어서, 상기 솔더 마스크 형성단계에서

Description

집적회로 패키지의 제조방법
제1도는 핀 그리드 어레이(Pin Grid Array)를 갖는 일반적인 집적회로 패키지의 단면구조도
제2도는 볼 그리드 어레이(Ball Grid Array)를 갖는 일반적인 집적회로 패키지의 단면구조도
제3도는 본 발명에 의한 볼 그리드 어레이를 갖는 집적회로 패키지의 단면구조도
* 도면의 주요부분에 대한 부호의 설명
300 : 집적회로 패키지 301 : 집적회로
302 : 기판 303 : 몰드제
304 : 솔더 볼(solder ball) 305 : 인쇄회로패턴
306 : 도선 307 : 관통구
308 : 솔더마스크층(solder mask layer)
본 발명은 볼 그리드 어레이(Ball Grid Array)를 갖는 집적회로 패키지 (Integrated Circuit Package)의 제조방법에 관한 것으로서, 보다 상세하게는 신뢰성이 향상된 집적회로 패키지의 제조방법에 관한 것이다.
집적회로가 더욱 작아지고 복잡하게 됨에 따라 집적회로 패키지에서 나오는 리드(lead)수는 패키지 크기가 같거나 작아짐에도 불구하고 증가되고 있다. 소형 패키지상에 많은 리드를 설치하는 문제를 해결하는 방법 중 하나가 핀 그리드 어레이(Pin Grid Array; 이하, 단지 'PGA'라 함)로 이루어진 패키지를 갖도록 하는 것이다. 일반적인 PGA의 구조는 제1도에 도시된 바와 같다. 제1도를 참조하여 일반적인 PGA(100)의 제조과정을 설명하면, 인쇄회로패턴(105)이 형성되어 있는 기판(102)상에 집적회로(Integrated circuit chip)(101)(이하, 단지 'I/C'이라고 함)이 위치되고 상기 I/C(101)은 도선(106)에 의해 기판(102)상에 형성된 패턴(105)과 연결되며, 상기 기판(102)의 상하면에 형성된 패턴(105)은 도전물질로 도금된 관통구(via)(107)에 의해도통된다. 이때, 상기 관통구(107)에는 핀 또는 리드(104)가 삽입되어 이 핀 또는 리드에 의해 PGA(100)은 주회로기판(mother board)(도시되어 있지 않음)과 도통되도록 연결될 수 있다. 또한, 상기 I/C(101)은 외부환경으로 부터 보호를 위해 몰드제(encapsulant)(103)에 의해 기판상에서 밀봉(encapsulation)되어 있다.
그러나, 상기 PGA는 소형 패키지상의 많은 리드를 설치 가능케 하고는 있지만 핀 또는 리드가 취약하여 쉽게 부러지거나 혹은 고밀도 집적에 한계가 있다.
한편, 상기한 PGA에 따른 결점을 보완하기 위해 최근 볼 그리드 어레이(Ball Grid Array ; 이하, 단지 'BGA' 라 함)가 개발되고 있다 (미국 특허 제 5,355,283호).
BGA는 일종의 집적회로 패키지로서, 제2도에 도시된 바와 같이, 종래 PGA의 핀 대신 솔더 볼(solder ball)(204)가 형서되는 구조를 갖고 있다. 즉, 제2도를 참조하여 BGA의 구조를 살펴보면, PGA 와 마찬가지로 인쇄회로패턴(205)이 형성된 기판(202)의 상부면에 I/C(201)이 위치되고, 상기 I/C 체(201)은 도선(206)에 의해 기판(202)상에 형성된 패턴(205)과 연결되며, 상기 기판(202)의 상하면에 형성된 패턴(205)은 도전물질로 도금된 관통구(207)에 의해 도통된다. 또한, 상기 I/C(201)은 외부환경으로부터 보호를 위해 몰드제(203)에 의해 기판상에서 밀봉되어 있다. 다만, BGA의 경우는 PGA와는 달리 핀에 의해 주회로기판과 연결되는 것이 아니라 기판(202)의 패턴(205)에 솔더 볼(204)이 형성되어 주회로기판과 도통된다. 이런 이유로 BGA는 PGA보다 소형화가 가능하며 특히 I/C 체의 하부에도 솔더 볼 부착이 가능하기 때문에 고집적화가 가능한 잇점을 갖고 있다.
그런데, 상기한 PGA나 BGA를 제조하는 경우 몰드제와 기판과의 부착공정에 따라 각 패키지의 신뢰특성, 즉 몰드제와 기판과의 접착강도, 가압증탕시험(presure cooker test)특성 등이 크게 좌우되며, 특히 BGA 의 경우 솔더 볼 접착면에서의 볼의 솔더 단락(solder bridge)유무 및 위치정도 등의 신뢰특성이 크게 좌우된다. 이를 설명하기 위해 먼저 PGA 와 BGA 의 제조공정을 간단히 살펴보면, 우선 PGA나 BGA는 모두 기판에 관통구 및 회로패턴이 형성된 후 그위에 솔더 마스크(solder mask)가 도포되는 과정이 일반 인쇄회로기판(Printed circuit board; 이하, 단지 'PCB' 라 함)과 동일하다. 그러나, PGA나 BGA 의 경우 기판의 일측면에 I/C을 장착하기 위해 I/C을 기판의 일측면에 위치시키고 Ag 함유접착제로 부착시킨 다음, 에폭시(Epoxy mould compund)등과 같은 몰드제로 가압하여 성형하므로써 I/C과 기판을 일체로 패키지화한다. 또한, PGA의 경우 제1도에서와 같이, 핀 또는 리드를 부착시키기 위해 기판(102)의 관통구(107)에 핀(104)을 삽입하고 기판의 상부면에 마련된 패턴(105)과 납땜 고정된다. 그리고, BGA의 겨우 제2도에 도시된 바와 같이, 기판(202)의 하부면상에 마련된 패턴(205)(정확히는 패드)와 솔더 볼(204)가 납땜 고정된다.
이때, 기판의 솔더 마스크 형성방법에 있어 PGA의 경우에는 통상 솔더 마스크 잉크로서 에폭시계의 적외선 경화 잉크를 기판의 상하면에 도포하여 솔더 마스크층(108)을 형성하였다. 그러나, 상기 에폭시계의 적외선 경화 잉크는 기판과 몰드제 사이의 접착력 등의 신뢰특성은 우수하지만 최근 I/C패키지의 고집적화에 따라 PGA 대신 BGA로 전환되면서 BGA의 경우 고해상성(high resolution)을 필요로 하고 있기 때문에 BGA의 경우에는 PGA의 경우와는 달리 적외선 경화 잉크 대신 아크릴계의 감광성 솔더 레지스트 잉크(acrylic UV photo-imageable solder resist ink)를 사용하여 기판 하부면에 형성되는 솔더 볼 접착 패드 등의 해상성을 높이는 방법을 적용하였다. 하지만 BGA의 경우 기판의 솔더마스크 형성시 아클릴계의 감광성 솔더 레지스트 잉크를 사용하므로써 솔더 볼 형성을 위한, 해상성은 높게 되지만 기판과 몰드제와의 접착력이 떨어져 BGA의 신뢰성이 여전히 문제가 되고 있다. 더욱이 이와 같은 단점을 해결하기 위해 BGA에 종래 사용하던 에폭시계 적외선 경화 잉크를 사용하게 되면 기판과 몰드제 사이의 접착력은 향상될 수는 있으나 수 많은 솔더 볼 형성을 위한 해상성을 높일 수 없는 문제가 발생된다.
따라서, 본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로서, 그 목적은 기판에 솔더 볼 형성을 위한 해상성이 높이면서도 기판과 몰드제 사이의 높은 접착력이 유지되도록 하므로써 의뢰성이 향상된 집적회로 패키지의 제조방법을 제공하고자 하는데 있다.
이하, 본 발명의 대하여 설명한다.
본 발명은 절연층 양면에 동박막이 적층된 기판에 관통구를 형성시키고 기판상의 상하 동박막이 도통되도록 기판을 도금하는 단계; 도금된 기판을 통상의 사진식각에 의해 인쇄회로패턴을 형성시키는 단계; 인쇄회로패턴이 형성된 기판의 양면에 솔더 마스크를 형성시키는 단계; 상기 기판의 일측면상에 집적회로등을 부착시키는 단계; 상기이 위치된 기판면에 몰드제를 투입하고 가압하여 상기을 밀봉시키는 단계; 및 상기 기판의 타측면에 솔더 볼을 형성시키는 단계를 포함하는 집적회로 패키지의 제조방법에 있어서, 상기 솔더 마스크 형성단계에서이 부착된 기판면에는 아크릴계 감광성 솔더 레지스트를 도포하는 신뢰성이 향상된 집적회로 패키지의 제조방법에 관한 것이다.
이하, 본 발명을 도면을 참조하여 상세히 설명한다.
본 발명에 따른 I/C 패키지의 제조과정은 제3도에 나타난 바와 같이, 먼저 절연층의 양측면에 동박막이 적층된 기판(302)에 구멍뚫기공정(drilling)을 통해 관통구(307)를 마련한다. 이어서, 상기 기판의 상하면을 서로 연결되도록 도금한 다음 도금된 기판(302)을 사진식각(photo-etching)에 의해 인쇄회로패턴(305)을 형성시키는데 이러한 일련의 공정은 일반 PCB 제조과정과 동일하다. 본 발명의 I/C 패키지(300)는 한장의 기판으로 한정되지 않고 다층을 갖도록 할 수 있음은 물론이다.
상기와 같이 패턴이 형성된 기판(302)은 솔더 마스크를 도포하게되는데, 본 발명에서는 종래의 솔더 마스크 형성방법과는 달리 기판의 상하면에 서로 다른 솔더 마스크층이 형성되도록 하는 것을 하나의 특징으로 한다.
특히, 본 발명에서는 I/C(301)이 부착되는 기판면(302a)에는 상기 I/C보호를 위해 몰딩(mouling)되는 몰드제(303)와 동일한 재질로 하는 한편 기판의 타측면, 즉 솔더 볼(304)이 부착되는 기판면(302b)에는 고해상성을 갖는 물질로 도포하여 솔더 마스킹하는 것이다. 통상 I/C(301) 보호를 위해 밀봉하는 몰드제(303)로는 에폭시계 수지가 사용되기 때문에 기판의 I/C부착면(302a)에는 에폭시계 감광성 솔더 레지스트(epoxy photo-imageable solder resist)로 솔더 마스크층(308a)을 형성함이 바람직하다. 실제로 상기 I/C부착면(302a)은 해상성 측면보다 상기 몰드제와의 접착력이 중요하기 때문에 접착력이 우수한 에폭시계 감광성 솔더 레지스트가 바람직하며 이러한 에폭시계 감광성 솔더 레지스트로는 PRO-52(CIBA-G 사의 상품명)를 들 수 있다. 또한, 상기 I/C부착면(302a)과 대면하는 기판면(302b)에는 수많은 솔더 볼(304)가 마련되기 때문에 고해상성을 갖는 물질로 솔더 마스크층(308b)을 형성함이 필요한데, 이를 위해 본 발명에서는 고해상성을 갖는 아크릴계 감광성 솔더 레지스트(acrylic photo-imageable solder resist)를 사용함이 바람직하다. 상기 아크릴계 감광성 솔더 레지스트로는 소량의 에폭시계가 함유되고 아크릴이 주성분인 변성에폭시계(modified epoxy) 감광성 솔더 레지스트가 바람직한데, 예를들면 PSR-4000(일본 太陽INK사의 상품명) 등을 들 수 있다.
또한, 상기 솔더 마스크층(308a)(308b)은 먼저 솔더 볼 부착면(302b)에 솔더 마스크층(308b)을 형성시킨 다음 I/C부착면(302a)에 솔더 마스크층(308b)이 형성되도록 함이 바람직하다. 상기 아크릴계 솔더 마스크층(308b)은 아크릴계 감광성 솔더 레지스트를 사용하여 통상적인 스크린 인쇄방법(screen printing technique)에 의해 솔더 볼 부착면(308b)에 도포된 후 노광 및 현상을 통해 남은 부분을 열경화시키므로써 형성된다. 이때, 상기 기판의 관통구(307)은 전부 상기 아크릴계 솔더 레지스트로 충진되도록 함이 바람직하다.
상기 에폭시계 솔더 마스크층(308a)은 통상 커튼식 도포방법(curtain type coating)에 의해 에폭시계 감광성 솔더 레지스트가 도포되어 노광 및 현상을 통해 잔류 부분을 열경화하므로써 가능하다. 상기 에폭시계 솔더 마스크층(308a)을 형성한 다음, 상기 아크릴계 솔더 마스크층(308b)에 또 다시 아크릴계 감광성 솔더 레지스트를 도포하는 경우 솔더 볼(304)의 일부분이 아크릴계 솔더 마스크층(308b)에 덮여 안장될 뿐만 아니라 솔더 볼(304)의 단락(bridge)을 방지할 수 있어 보다 바람직하다. 즉, 기판의 패드(305b)는 제3도 A 부 상세도와 같이 그 끝단부가 아크릴계 솔더 마스크층(308b)으로 약간 겹쳐 도포되도록 하고, 덮여 안정될 뿐만 아니라 솔더 볼(304)의 단락(bridge)을 방지할 수 있어 보다 바람직하다. 즉, 기판의 패드(305b)는 제3도 A 부 상세도와 같이 그 끝단부가 아크릴계 솔더 마스크층(308b)으로 약간 겹쳐 도포되도록 하고 상기 솔더 마스크층(308b)은 솔더 볼(304)의 일부를 감싸도록 하는 것이다. 본 발명의 기판상에 형성되는 솔더 마스크층(308a)(308b)는 모두 약 30㎛ 정도로 함이 바람직하다.
상기와 같이 솔더 마스크 형성이 완료되면 기판(302)의 일면(302a)에는 I/C(301)이 부착되는데 I/C의 부착은 통상 Ag 접착제로 행한다. 이후, 상기 I/C 칠(301)의 도선(306)을 기판상의 패드(305a)와 연결하고 I/C을 외부환경으로부터 보호하기 위해 몰드제(303)를 투입하고 이를 가압하여 밀봉시킨다. 상기 몰드제로는 통상 EMC(epoxy mould compound)와 같은 에폭시계 수지를 사용한다. 상기 I/C의 부착이 완료되면 상기 I/C 패키지(300)를 주회로기판(mother board) 와 연결되도록 솔더 볼(304)를 형성시킨다. 이와 같은 제조방법에 의하면 기판에 솔더 볼 형성을 위한 해상성이 높이면서도 기판과 몰드제 사이의 높은 접착력이 유지되는 I/C 패키지를 얻을 수 있다.
상술한 바와 같이, 본 발명에 의해 제조되는 I/C 패키지는 BGA 를 갖는 I/C 패키지로서 특히 기판과 몰드제 사이의 접착력이 증가되어 가압증탕시험 특성이 우수하고 기판에 균열발생이 없을 뿐만 아니라 솔더 볼 부착면의 하한단절(undercut) 및 해상성이 양호하게 되어 Ni-Au 등과 같은 도금후의 잉크 부착능 향상 및 솔더볼의 정위치 안착이 가능하여 신뢰성이 측면에서 매우 향상되는 효과가 있다.

Claims (6)

  1. 절연층 양면에 동박막이 적층된 기판에 관통구를 형성시키고 기판상의 상하 동박막이 도통되도록 기판을 도금하는 단계; 도금된 기판을 통상의 사진식각에 의해 인쇄회로패턴을 형성시키는 단계; 인쇄회로패턴이 형성된 기판의 양면에 솔더 마스크를 형성시키는 단계; 상기 기판의 일측면상에 집적회로등을 부착시키는 단계; 상기이 위치된 기판면에 몰드제를 투입하고 가압하여 상기을 밀봉시키는 단계; 및 상기 기판의 타측면에 솔더 볼을 형성시키는 단계를 포함하는 직접회로 패키지의 제조방법에 있어서,
    상기 솔더 마스크 형성단계에서이 부착된 기판면에는 에폭시계 감광성 솔더 레지스트를 도포하고 솔더 볼이 형성되는 기판면에는 아크릴계 감광성 솔더 레지스트를 도포함을 특징으로 하는 신뢰성이 향상된 직접회로 패키지의 제조방법
  2. 제 1 항에 있어서, 상기 솔더 볼은 패드와 접촉되는 측의 일부가 아크릴계 솔더 마스크층으로 덮여짐을 특징으로 하는 신뢰성이 향상된 집적회로의 제조방법
  3. 제 1 항에 있어서, 상기 솔더마스크 형성단계는 먼저 솔더 볼이 형성되는 기판면에 1차로 아크릴계 감광성 솔더 레지스트를 도포한 다음,부착 기판면에 에폭시계 감광성 솔더 레지스트를 2차로 도포함을 특징으로 하는 신뢰성이 향상된 집적회로 패키지의 제조방법
  4. 제 3 항에 있어서, 에폭시계 감광성 솔더 마스크 형성후 솔더 볼이 형성되어 있는 기판면에 아클릴계 감광성 솔더 레지스트를 도포함을 특징으로 하는 신뢰성이 향상된 직접회로 패키지의 제조방법
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 기판의 관통구는 아크릴계 솔더 레지스트로 충진됨을 특징으로 하는 신뢰성이 향상된 직접회로 패키지의 제조방법
  6. 제 5 항에 있어서, 상기 솔더 레지스트는 변성에폭시 감광성 솔더 레지스트임을 특징으로 하는 신뢰성이 향상된 집적회로 패키지의 제조방법
KR1019950041285A 1995-11-14 1995-11-14 집적회로 패키지의 제조방법 KR100190622B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950041285A KR100190622B1 (ko) 1995-11-14 1995-11-14 집적회로 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950041285A KR100190622B1 (ko) 1995-11-14 1995-11-14 집적회로 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR970030709A KR970030709A (ko) 1997-06-26
KR100190622B1 true KR100190622B1 (ko) 1999-06-01

Family

ID=19434067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041285A KR100190622B1 (ko) 1995-11-14 1995-11-14 집적회로 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR100190622B1 (ko)

Also Published As

Publication number Publication date
KR970030709A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
JP3400877B2 (ja) 半導体装置及びその製造方法
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
KR100449307B1 (ko) 반도체 장치 및 그 제조 방법
EP0843357B1 (en) Method of manufacturing a grid array semiconductor package
US20050287700A1 (en) Leadframe with a chip pad for two-sided stacking and method for manufacturing the same
US20020119595A1 (en) Semiconductor package using tape circuit board with a groove for preventing encapsulant from overflowing and manufacturing method thereof
KR20010068289A (ko) 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법
US6432748B1 (en) Substrate structure for semiconductor package and manufacturing method thereof
KR20040069513A (ko) 신뢰성 높은 볼 그리드 어레이 패키지와 그 제조 방법
KR100434201B1 (ko) 반도체 패키지 및 그 제조 방법
KR100190622B1 (ko) 집적회로 패키지의 제조방법
KR100221562B1 (ko) 볼 그리드 어레이 반도체 패키지의 구조 및 그 제조 방법
US6109369A (en) Chip scale package
US6420207B1 (en) Semiconductor package and enhanced FBG manufacturing
KR20010061784A (ko) 칩 스캐일 패키지 및 그의 제조 방법
KR100199851B1 (ko) 칩 스케일 패키지 및 그의 제조 방법
JPH08139225A (ja) 半導体パッケージおよびその製造方法
JPS63244631A (ja) 混成集積回路装置の製造方法
JPH10154766A (ja) 半導体パッケージの製造方法及び半導体パッケージ
KR100209267B1 (ko) 비.지.에이 패키지의 열방출부 형성방법
JPH09205164A (ja) 半導体チップパッケージ及びその製造方法
KR19990002341A (ko) 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법
KR100547352B1 (ko) 유기 솔더 보존재(ｏｓｐ)를 이용한 ｂｇａ 패키지 방법
KR20010018381A (ko) 전도성 잉크를 이용한 회로 기판 및 이를 이용한 반도체 패키지
KR0185515B1 (ko) 칩사이즈의볼그리드어레이

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee