JPS6239033A - 半導体チツプキヤリアの製造方法 - Google Patents
半導体チツプキヤリアの製造方法Info
- Publication number
- JPS6239033A JPS6239033A JP17882785A JP17882785A JPS6239033A JP S6239033 A JPS6239033 A JP S6239033A JP 17882785 A JP17882785 A JP 17882785A JP 17882785 A JP17882785 A JP 17882785A JP S6239033 A JPS6239033 A JP S6239033A
- Authority
- JP
- Japan
- Prior art keywords
- resin sealing
- semiconductor chip
- wiring board
- resin
- prepreg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明はビングリッドアレイ（ＰＧ＾）とがリードレス
チップキャリア（ＬＣＣ）等の半導体チップキャリアの
製造方法に関する。
チップキャリア（ＬＣＣ）等の半導体チップキャリアの
製造方法に関する。
［背景技術１
従来上り、プリント配線板をチップキャリアとして半導
体チップが実装されているが、この半導体チップをプリ
ント配線板に実装する場合に、外部環境の影響から半導
体チップを保護したり、電気的接続のためのワイヤボン
ディングを保護するためにプリント配線板の表面におい
て半導体チップを樹脂封止することがなされている。こ
の場合、封止用樹脂が硬化するまでの間に流れて半導体
チップの位置部が露出してしまうことがあり、品質のば
らつきが生じるという問題があった。
体チップが実装されているが、この半導体チップをプリ
ント配線板に実装する場合に、外部環境の影響から半導
体チップを保護したり、電気的接続のためのワイヤボン
ディングを保護するためにプリント配線板の表面におい
て半導体チップを樹脂封止することがなされている。こ
の場合、封止用樹脂が硬化するまでの間に流れて半導体
チップの位置部が露出してしまうことがあり、品質のば
らつきが生じるという問題があった。
このため、従来の半導体チップキャリアＡ′としては第
４図に示すようにプリント配線板６の表面の実装位置に
枠材１７を接着剤により貼着したり、又ローフ０−プリ
プレグにより枠部を一体形成し、この枠材１７内又は枠
部に封土用樹脂１６２．セ充填させることにより、半導
体チップ１０の樹脂封止を行っているが、前者にあって
は、位置決５・、）が困難であり１ しかも接着剤のは
み出しのコン：・ロール′：按着イざ頑性を両立させる
のが困難で、２ ｆＪ、性に劣しという問題が烏デ〕、
後者にあってはＵ−７０−なので、成形時にプリプレグ
の樹脂がフＱ−Ｌ ’Ｔ’ニグリンｌ配線根のポンディ
ング部を被；ｉして１５２）ことはな１、・ものの、成
形かｔｉ等が発生しベンすく耐熱性、耐湿性１こ劣ると
いう問題があった。
４図に示すようにプリント配線板６の表面の実装位置に
枠材１７を接着剤により貼着したり、又ローフ０−プリ
プレグにより枠部を一体形成し、この枠材１７内又は枠
部に封土用樹脂１６２．セ充填させることにより、半導
体チップ１０の樹脂封止を行っているが、前者にあって
は、位置決５・、）が困難であり１ しかも接着剤のは
み出しのコン：・ロール′：按着イざ頑性を両立させる
のが困難で、２ ｆＪ、性に劣しという問題が烏デ〕、
後者にあってはＵ−７０−なので、成形時にプリプレグ
の樹脂がフＱ−Ｌ ’Ｔ’ニグリンｌ配線根のポンディ
ング部を被；ｉして１５２）ことはな１、・ものの、成
形かｔｉ等が発生しベンすく耐熱性、耐湿性１こ劣ると
いう問題があった。
Ｉ−発明の目的］
本発明は上記事情に鑑みて為されｉ′：、ものであり、
その目的どするところは、対土用樹脂が硬化するまでの
流れを止める枠部を簡単に形成″Ｃ″き、耐熱性、耐熱
性にも優れる半導体チップキャリアを製造することにあ
る。
その目的どするところは、対土用樹脂が硬化するまでの
流れを止める枠部を簡単に形成″Ｃ″き、耐熱性、耐熱
性にも優れる半導体チップキャリアを製造することにあ
る。
［発明の開示］
本発明の半導体チ・ンプキャリアの製造方法は、枠用材
１とプリプレグ２とを完全硬化させない状態で一体成形
１−１次いでこの一体化物３に樹脂封止用貫通孔Ｏ孔・
１号穿孔して樹脂封止用枠材５を形成し、二の後この樹
脂封止用枠材５を半導体チップ実装用のプリント配線板
６の表面に位置合わせして配置１−１次いでＷ席封止用
枠材５のプリプレグ２を完全硬化させて樹脂↑ζζ止枠
枠材とプリント配線板６を一体化させる。；とを特徴と
するもので、あり１、二の構成により上記目的を達成で
き１こものである、即ち、樹脂封止用枠材５を半導体チ
ップ実装用のプリント配線＠６の表面に位置合わせして
配置させるので、ｉｌ ＩＩＷ封土用土用貫通孔とプリ
ント配線板６の半導体チップ実装位置との位置合わせが
簡単であり、しかも樹脂封止用枠材５のプリプレグ２は
完全に硬化していないので、プリント配線損６と一体化
させる際に成形がすれが発生せず、耐熱性、耐湿性に優
れるものである９以下、本発明を添付の図面を参照して
詳細に説明する。本発明における枠用材１としてはガラ
スエポキシ基板、プラスポリイミド基板、金属板等を採
用できる。この枠用材１に辻物、躯、７７トなどの基材
に熱硬化性樹脂を含浸させたプリプレグ２を熱圧着させ
て一体成形する（１図（＆））。この場合、プリプレグ
２中の熱硬化性樹脂は完全硬化させない状態に止どめて
おく。次いで、この一体化物３の所定位置にプレスなど
により御脂封止用負通孔４を穿孔して樹脂封止用枠材５
を形威すも（１図（ｂ））。この場合、樹脂封止用枠材
５に端子ビン保持孔７も同時に形成しておく、尚、３貫
通孔４の穿孔に際１．てプリプレグ２側に一＆属箔、刹
ｍフィルム等の保護シートを添わせでおく、：とにより
、プリプレグ２の未硬化樹脂が金型に付着して打ち抜き
性が悪くなるのを防止できる。半導体チップ実装用のプ
リント配線板６は、両面金属箔張り積層板８の金属箔に
エツチングなどの常法の手段を施すことにより回路パタ
ーン９を設けて形成したへので７ちり１、このプリント
配ａ版６の表面に）」、ミー゛３ン２．メ加工など機械
的切削加工に↓っＸ、半導体チップ１０の実装用四部１
ｊを設けている。
１とプリプレグ２とを完全硬化させない状態で一体成形
１−１次いでこの一体化物３に樹脂封止用貫通孔Ｏ孔・
１号穿孔して樹脂封止用枠材５を形成し、二の後この樹
脂封止用枠材５を半導体チップ実装用のプリント配線板
６の表面に位置合わせして配置１−１次いでＷ席封止用
枠材５のプリプレグ２を完全硬化させて樹脂↑ζζ止枠
枠材とプリント配線板６を一体化させる。；とを特徴と
するもので、あり１、二の構成により上記目的を達成で
き１こものである、即ち、樹脂封止用枠材５を半導体チ
ップ実装用のプリント配線＠６の表面に位置合わせして
配置させるので、ｉｌ ＩＩＷ封土用土用貫通孔とプリ
ント配線板６の半導体チップ実装位置との位置合わせが
簡単であり、しかも樹脂封止用枠材５のプリプレグ２は
完全に硬化していないので、プリント配線損６と一体化
させる際に成形がすれが発生せず、耐熱性、耐湿性に優
れるものである９以下、本発明を添付の図面を参照して
詳細に説明する。本発明における枠用材１としてはガラ
スエポキシ基板、プラスポリイミド基板、金属板等を採
用できる。この枠用材１に辻物、躯、７７トなどの基材
に熱硬化性樹脂を含浸させたプリプレグ２を熱圧着させ
て一体成形する（１図（＆））。この場合、プリプレグ
２中の熱硬化性樹脂は完全硬化させない状態に止どめて
おく。次いで、この一体化物３の所定位置にプレスなど
により御脂封止用負通孔４を穿孔して樹脂封止用枠材５
を形威すも（１図（ｂ））。この場合、樹脂封止用枠材
５に端子ビン保持孔７も同時に形成しておく、尚、３貫
通孔４の穿孔に際１．てプリプレグ２側に一＆属箔、刹
ｍフィルム等の保護シートを添わせでおく、：とにより
、プリプレグ２の未硬化樹脂が金型に付着して打ち抜き
性が悪くなるのを防止できる。半導体チップ実装用のプ
リント配線板６は、両面金属箔張り積層板８の金属箔に
エツチングなどの常法の手段を施すことにより回路パタ
ーン９を設けて形成したへので７ちり１、このプリント
配ａ版６の表面に）」、ミー゛３ン２．メ加工など機械
的切削加工に↓っＸ、半導体チップ１０の実装用四部１
ｊを設けている。
、−の実装用凹部１１は樹脂封止用枠材５の１ｂｔ脂対
止用貫通孔４ど対応する位置に形成１−でおり、実装用
凹部１１の開１コ面積は貫通孔４の１１１１Ｏ面積より
も小さくしている。この半導体チップ実装用のプリント
配線＠６の表面に、樹脂封止用枠材５を貫通孔４と実装
用１！！ｇｌｌとが対応するように位置合わせして配置
しく１因（Ｃ））、樹脂封止用枠材５のブリブ７・グ２
の樹脂を溶融させ完全硬化させて刹虞封止眉枠材５とプ
リント配線板６を一体化させる。二の場合、ブリブ７ン
グ２中の樹脂が７０−してプリント配線板６の実装用凹
部１１を被覆してしまうことはない。この後、樹脂封止
用枠材５の端子ビン保持孔７にスルホールめっき１５を
施してブ？ノント配Ｍ＃６の回路パターン９と導通接続
させて半導体チップキャリアを形成する（１図（ｄ））
。このようにして形成した半導体チップキャリアＡには
、第２図に示すように実装用四ＷＳ１１にグイスボンデ
ィング１２して半導体チップ１０に搭載１、ワイヤ１０
ボンｒ＜ングにより回路パターンをと電気的に接続し、
ＬボキシＵ（脂などの対ｔＪ１１刹脂１６を樹脂封止用
貫通孔４に充填して迩脂封Ｉしシ、絶縁処理を施してバ
ックージとしての実装を完了して実用に供する。尚、第
３図に示すように端子ビン保持孔７に端子ビン１４を保
持させることによりビングリッドアレイとして、又端子
ビン保持孔７を端子ビン１４の接続孔として機能させる
ことによりリードレスチップキャリアとして使用できる
ものである。
止用貫通孔４ど対応する位置に形成１−でおり、実装用
凹部１１の開１コ面積は貫通孔４の１１１１Ｏ面積より
も小さくしている。この半導体チップ実装用のプリント
配線＠６の表面に、樹脂封止用枠材５を貫通孔４と実装
用１！！ｇｌｌとが対応するように位置合わせして配置
しく１因（Ｃ））、樹脂封止用枠材５のブリブ７・グ２
の樹脂を溶融させ完全硬化させて刹虞封止眉枠材５とプ
リント配線板６を一体化させる。二の場合、ブリブ７ン
グ２中の樹脂が７０−してプリント配線板６の実装用凹
部１１を被覆してしまうことはない。この後、樹脂封止
用枠材５の端子ビン保持孔７にスルホールめっき１５を
施してブ？ノント配Ｍ＃６の回路パターン９と導通接続
させて半導体チップキャリアを形成する（１図（ｄ））
。このようにして形成した半導体チップキャリアＡには
、第２図に示すように実装用四ＷＳ１１にグイスボンデ
ィング１２して半導体チップ１０に搭載１、ワイヤ１０
ボンｒ＜ングにより回路パターンをと電気的に接続し、
ＬボキシＵ（脂などの対ｔＪ１１刹脂１６を樹脂封止用
貫通孔４に充填して迩脂封Ｉしシ、絶縁処理を施してバ
ックージとしての実装を完了して実用に供する。尚、第
３図に示すように端子ビン保持孔７に端子ビン１４を保
持させることによりビングリッドアレイとして、又端子
ビン保持孔７を端子ビン１４の接続孔として機能させる
ことによりリードレスチップキャリアとして使用できる
ものである。
［発明の効果１
本発明にあっては、樹脂封止用枠材を半導体チップ実装
用のプリント配線板の表面に位置合わせして配置させる
ので、樹脂封止用貫通孔とプリント配線板の半導体チッ
プ実装位置との位置合わせが簡単であり、しかも樹脂封
止用枠材のプリプレグは完全ではないがある程度硬化が
進んでいるので、プリント配線板と一体化させる際に、
プリプレグ中の樹脂が７０−してプリント配線板の実装
位置を被覆してしまうことはなく、一方ブリブレグは完
全に硬化していないので、成形かすれが発生せず、耐熱
性、耐湿性に優れるものである。
用のプリント配線板の表面に位置合わせして配置させる
ので、樹脂封止用貫通孔とプリント配線板の半導体チッ
プ実装位置との位置合わせが簡単であり、しかも樹脂封
止用枠材のプリプレグは完全ではないがある程度硬化が
進んでいるので、プリント配線板と一体化させる際に、
プリプレグ中の樹脂が７０−してプリント配線板の実装
位置を被覆してしまうことはなく、一方ブリブレグは完
全に硬化していないので、成形かすれが発生せず、耐熱
性、耐湿性に優れるものである。
第１図（ａ）（ｂＨｃ）（ｄ）は本発明の一実施例の工
程〆を示す断面図、第２図は同上への半導体チップの実
装を示す断面図、第３図は同上のビングリッドアレイと
しての使用を示す断面図、第４図は従来例への半導体チ
ップの実装を示す断面図であって、Ａは半導体チップキ
ャリア、１は枠用祠、２はプリプレグ、３は一体化物、
４は樹脂封止用貫通孔、５は樹脂封止用枠材、６はプリ
ント配線板である。 代理人 弁理士 石 １）艮 七 第１図 第２図 第３図 第４閾
程〆を示す断面図、第２図は同上への半導体チップの実
装を示す断面図、第３図は同上のビングリッドアレイと
しての使用を示す断面図、第４図は従来例への半導体チ
ップの実装を示す断面図であって、Ａは半導体チップキ
ャリア、１は枠用祠、２はプリプレグ、３は一体化物、
４は樹脂封止用貫通孔、５は樹脂封止用枠材、６はプリ
ント配線板である。 代理人 弁理士 石 １）艮 七 第１図 第２図 第３図 第４閾
Claims (2)
- （１）枠用材とプリプレグとを完全硬化させない状態で
一体成形し、次いでこの一体化物に樹脂封止用貫通孔を
穿孔して樹脂封止用枠材を形成し、この後この樹脂封止
用枠材を半導体チップ実装用のプリント配線板の表面に
位置合わせして配置し、次いで樹脂封止用枠材のプリプ
レグを完全硬化させて樹脂封止用枠材とプリント配線板
を一体化させることを特徴とする半導体チップキャリア
の製造方法。 - （２）一体化物に樹脂封止用貫通孔を穿孔して樹脂封止
用枠材を形成する際に、プリプレグ側に保護シートを添
わせることを特徴とする特許請求の範囲第１項記載の半
導体チップキャリアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17882785A JPS6239033A (ja) | 1985-08-14 | 1985-08-14 | 半導体チツプキヤリアの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17882785A JPS6239033A (ja) | 1985-08-14 | 1985-08-14 | 半導体チツプキヤリアの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6239033A true JPS6239033A (ja) | 1987-02-20 |
Family
ID=16055354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17882785A Pending JPS6239033A (ja) | 1985-08-14 | 1985-08-14 | 半導体チツプキヤリアの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6239033A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0310545U (ja) * | 1989-06-16 | 1991-01-31 | ||
| JP2009068593A (ja) * | 2007-09-13 | 2009-04-02 | Akebono Brake Ind Co Ltd | 対向ピストン型ディスクブレーキ |
-
1985
- 1985-08-14 JP JP17882785A patent/JPS6239033A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0310545U (ja) * | 1989-06-16 | 1991-01-31 | ||
| JP2009068593A (ja) * | 2007-09-13 | 2009-04-02 | Akebono Brake Ind Co Ltd | 対向ピストン型ディスクブレーキ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6124637A (en) | Carrier strip and molded flex circuit ball grid array and method of making | |
| US7323767B2 (en) | Standoffs for centralizing internals in packaging process | |
| US5012386A (en) | High performance overmolded electronic package | |
| US6580159B1 (en) | Integrated circuit device packages and substrates for making the packages | |
| US4819041A (en) | Surface mounted integrated circuit chip package and method for making same | |
| EP0706152A3 (de) | Chip-Karte und Verfahren zu deren Herstellung | |
| US6408510B1 (en) | Method for making chip scale packages | |
| US20120247822A1 (en) | Coreless layer laminated chip carrier having system in package structure | |
| JPH0452623B2 (ja) | ||
| EP1636840B1 (en) | Micro lead frame substrate and method for its manufacture | |
| US6110650A (en) | Method of making a circuitized substrate | |
| JPS6239033A (ja) | 半導体チツプキヤリアの製造方法 | |
| US5625224A (en) | Method and apparatus for an integrated circuit chip carrier having improved mounting pad density | |
| JPH11163249A (ja) | 半導体装置およびその製造方法 | |
| JPS60100454A (ja) | プリント配線板の製法 | |
| JPH077033A (ja) | 電子部品搭載装置の製造方法 | |
| JPS6215840A (ja) | 電子素子用チツプキヤリア | |
| JPS6239034A (ja) | 半導体チツプキヤリアの製造方法 | |
| JPS6240754A (ja) | ピングリッドアレイ | |
| CN117750650A (zh) | 封装结构的制备方法及封装结构 | |
| JPS5669850A (en) | Method for sealing semiconductor device | |
| JPH0313750B2 (ja) | ||
| JPH0450749B2 (ja) | ||
| JPH07170050A (ja) | 半導体装置 | |
| JPH0497550A (ja) | 半導体チップの封止構造 |