CN117750650A - 封装结构的制备方法及封装结构 - Google Patents
封装结构的制备方法及封装结构 Download PDFInfo
- Publication number
- CN117750650A CN117750650A CN202211124238.6A CN202211124238A CN117750650A CN 117750650 A CN117750650 A CN 117750650A CN 202211124238 A CN202211124238 A CN 202211124238A CN 117750650 A CN117750650 A CN 117750650A
- Authority
- CN
- China
- Prior art keywords
- conductive
- layer
- conductive portion
- conductive part
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 28
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000004033 plastic Substances 0.000 claims abstract description 35
- 229920003023 plastic Polymers 0.000 claims abstract description 35
- 238000007789 sealing Methods 0.000 claims abstract description 11
- 239000013039 cover film Substances 0.000 claims description 41
- 229910045601 alloy Inorganic materials 0.000 claims description 38
- 239000000956 alloy Substances 0.000 claims description 38
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000005553 drilling Methods 0.000 claims 1
- 230000002349 favourable effect Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 239000010408 film Substances 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000003353 gold alloy Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
本申请提供一种封装结构的制备方法，包括：提供包括电路板和电子元件的基板单元，电路板包括第一区域和第二区域，电路板包括第一导电线路层，第一导电线路层包括置于第一区域内的第一导电部和置于第二区域内的第二导电部和第三导电部，第二导电部设于第一导电部和第三导电部之间，电子元件电连接第一导电部；在第三导电部上形成可剥离层，至少部分第二导电部露出于可剥离层；在基板单元上形成塑封层，塑封层覆盖可剥离层和电子元件；在塑封层中开设开窗，开窗的底部为露出于可剥离层的第二导电部；移除可剥离层及位于可剥离层上的塑封层以形成封装结构。本申请提供的制备方法利于减小封装结构的厚度以及对模具普适。本申请还提供一种封装结构。
Description
技术领域
本申请涉及电路板封装领域，具体地涉及一种封装结构的制备方法及封装结构。
背景技术
现有的电路板上封装电子元件的方式通常包括：(1)将电子元件封装于IC基板之后通过贴片的方式安装于电路板上；(2)将电子元件安装于电路板后，选择特定的模具进行电子元件的局部封装。
方式一得到的电路板厚度比较厚，方式二需要根据所需的封装体积设置特定的模具，模具专用性高。
发明内容
有鉴于此，本申请提供一种利于减小封装结构的厚度和对模具具有普适性的封装结构的制备方法。
另外，本申请还提供了一种封装结构。
本申请提供一种封装结构的制备方法，包括：
提供基板单元，所述基板单元包括电路板和电子元件，所述电路板包括第一区域和除所述第一区域外的第二区域，所述电路板包括第一导电线路层，所述第一导电线路层包括置于所述第一区域内的第一导电部和置于所述第二区域内的第二导电部和第三导电部，沿所述第一导电线路层的延伸方向，所述第二导电部设于所述第一导电部和所述第三导电部之间，所述电子元件电连接所述第一导电部；
在所述第三导电部上形成可剥离层，至少部分所述第二导电部露出于所述可剥离层；
在所述基板单元上形成塑封层，所述塑封层覆盖所述可剥离层和所述电子元件；
在所述塑封层中开设开窗，所述开窗的底部为露出于所述可剥离层的所述第二导电部；
移除所述可剥离层及位于所述可剥离层上的所述塑封层以形成封装结构。
可选地，所述基板单元还包括位于所述第二导电部上的合金层，所述基板单元的制备包括：
提供所述电路板，在所述第二导电部上形成所述合金层；
在所述第一导电部上形成所述电子元件；
其中，形成所述塑封层后，所述可剥离层覆盖部分所述合金层。
可选地，所述基板单元还包括形成于所述第三导电部上的第一覆盖膜，所述基板单元的制备还包括：
在所述第三导电部上形成第一覆盖膜，所述第一覆盖膜包括开口，所述第一导电部和所述第二导电部露出于所述开口。
可选地，所述合金层围设形成环形结构，所述第一导电部置于所述环形结构内。
可选地，所述第一导电线路层还包括设于所述第一区域内的第四导电部，所述电路板还包括基材层、第二导电线路层和两个导电件，所述第二导电线路层和所述第一导电线路层分别设于所述基材层的两侧，所述第二导电线路层包括同时位于所述第一区域和所述第二区域的第五导电部，一所述导电件电连接所述第四导电部和位于所述第一区域内的所述第五导电部，另一所述导电件电连接所述第三导电部和位于所述第二区域内的所述第五导电部。
可选地，通过激光开孔的方式形成所述开窗。
本申请还提供了一种封装结构，包括基板单元和塑封层，所述基板单元包括电路板和电子元件，所述电路板包括第一区域和所述第一区域外的第二区域，所述电路板包括第一导电线路层，所述第一导电线路层包括置于所述第一区域内的第一导电部和置于所述第二区域内的第二导电部和第三导电部，沿所述第一导电线路层的延伸方向，所述第二导电部设于所述第一导电部和所述第三导电部之间，所述电子元件电连接所述第一导电部，所述塑封层覆盖所述第一区域。
可选地，所述基板单元还包括合金层，所述合金层覆盖于所述第二导电部上，所述塑封层还覆盖部分所述合金层。
可选地，所述合金层围设形成环形结构，所述第一导电部置于所述环形结构内，所述第一导电线路层还包括设于所述第一区域内的第四导电部，所述电路板还包括基材层、第二导电线路层和两个导电件，所述第二导电线路层和所述第一导电线路层分别设于所述基材层的两侧，所述第二导电线路层包括同时位于所述第一区域和所述第二区域的第五导电部，一所述导电件电连接所述第四导电部和位于所述第一区域内的所述第五导电部，另一所述导电件电连接所述第三导电部和位于所述第二区域内的所述第五导电部。
可选地，所述基板单元还包括第一覆盖膜和第二覆盖膜，所述第一覆盖膜覆盖所述第三导电部，所述第一覆盖膜包括开口，所述第一导电部和所述第二导电部露出于所述开口，所述第二覆盖膜覆盖所述第二导电线路层。
相比于现有技术，本申请通过将电子元件连接于电路板上，并且在电路板的第二区域上形成可剥离层，用塑封层覆盖可剥离层和电子元件实现电子元件的封装。在塑封层上形成开窗以剥离可剥离层以完成电子元件和电路板的定体积封装。本申请无需根据电子元件的体积定制专用的封装治具。另外，电子元件电连接第一导电线路层，相比于现有技术中电子元件封装于IC基板再焊接于电路板的方案，本申请减少了IC基板的使用，因此，有利于减少封装结构的厚度。
附图说明
图1为本申请一实施例提供的电路板的剖面图；
图2为在图1所示电路板上形成第一覆盖膜和第二覆盖膜的剖面图；
图3为在图2所示电路板上形成合金层的剖面图；
图4为在图3所示电路板上形成电子元件以形成基板单元的剖面图；
图5为在图4所示基板单元上形成可剥离层的剖面图；
图6为在图5所示可剥离层和所示电子元件上形成塑封层的剖面图；
图7为在图6所示塑封层上形成开窗的剖面图；
图8为移除图7所示可剥离层形成封装结构的剖面图；
图9为图8所示封装结构的俯视图。
主要元件符号说明
封装结构 100
电路板 10
第一导电线路层 11
第一导电部 111
第二导电部 112
第三导电部 113
第四导电部 114
第二导电线路层 12
第五导电部 121
导电件 13
基材层 14
第一区域 101
第二区域 102
基板单元 103
电子元件 20
合金层 30
可剥离层 40
塑封层 50
开窗 60
第一覆盖膜 70
开口 71
第二覆盖膜 80
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。当一个元件被认为是“设置于”另一个元件，它可以是直接设置在另一个元件上或者可能同时存在居中元件。
本申请提供一种封装结构的制备方法。根据不同需求，所述制备方法的步骤顺序可以改变，某些步骤可以省略或合并。所述制备方法包括如下步骤：
步骤一：参照图1，提供电路板10，所述电路板10包括第一区域101和除所述第一区域101外的第二区域102。在本实施例中，所述第二区域102围绕所述第一区域101的四周设置。在另外的实施例中，可以仅在所述第一区域101的一侧、两侧或三侧设置所述第二区域102。所述电路板10包括第一导电线路层11，所述第一导电线路层11包括置于所述第一区域101内的第一导电部111和第四导电部114以及置于所述第二区域102内的第二导电部112和第三导电部113。沿所述第一导电线路层11的延伸方向，所述第四导电部114设于所述第一导电部111和所述第二导电部112之间，所述第二导电部112设于所述第一导电部111和所述第三导电部113之间。在另外的实施例中，所述第四导电部114可以置于至少两个所述第一导电部111之间。其中，所述第一导电部111用于安装电子元件20。
在本实施例中，所述电路板10还包括基材层14、第二导电线路层12和两个导电件13。所述第二导电线路层12和所述第一导电线路层11分别设于所述基材层14相对的两侧。所述第二导电线路层12包括同时位于所述第一区域101和所述第二区域102的第五导电部121。每一所述导电件13贯穿所述基材层14。一所述导电件13电连接所述第四导电部114和位于所述第一区域101内的所述第五导电部121，另一所述导电件13电连接所述第三导电部113和位于所述第二区域102内的所述第五导电部121。通过设置所述导电件13，可以将所述第一区域101内的所述第一导电线路层11的电信号经所述第二导电线路层12传输至所述第二区域102的所述第一导电线路层11上。
所述第一导电线路层11和所述第二导电线路层12的材料包括但不限于铜。
可选地，所述电路板10的制备包括：提供双面覆铜基板(图未示出)。所述双面覆铜基板包括所述基材层14和叠设于所述基材层14的相向两表面上的铜层。在所述双面覆铜基板上形成至少贯穿一所述铜层和基材层的至少两个开孔(图未示出)。在所述铜层上形成干膜(图未示出)，所述干膜通过曝光显影以形成第一图形层(图未示出)，所述开孔露出于所述图形层的图形开口。在所述安装孔内通过化镀、印刷或电镀形成所述导电件13。移除第一图形层，在所述铜层上通过曝光显影干膜形成第二图形层，蚀刻露出于所述第二图形层的图形开口的铜层以形成所述第一导电线路层11和所述第二导电线路层12。也可以直接提供所述电路板10。
在另外的实施例中，所述电路板10可以不包括所述第二导电线路层12和所述导电件13。
步骤二：参照图2，在所述第三导电部113上形成第一覆盖膜70。所述第一覆盖膜70包括开口71，所述第一导电部111和所述第二导电部112露出于所述开口71。可选地，所述第一覆盖膜70还形成于所述第四导电部114上。在所述第二导电线路层12上形成第二覆盖膜80。所述第一覆盖膜70和所述第二覆盖膜80可以为绝缘干膜或绝缘漆。可以通过曝光显影的方式将所述第一导电部111和所述第二导电部112露出于所述第一覆盖膜70。
所述第一覆盖膜70和所述第二覆盖膜80用于保护所述电路板10。
在另外的实施例中，可以不覆盖所述第一覆盖膜70和所述第二覆盖膜80。
步骤三：参照图3，在露出于所述第一覆盖膜70的所述第二导电部112上形成合金层30。所述合金层30的材料包括但不限于镍金合金或镍钯金合金。可以通过化学镀的方式形成所述合金层30。在本实施例中，所述合金层30还可以形成于所述第一导电部111上。在另外的实施例中，所述第一导电部111上不形成所述合金层30。
步骤四：参照图4，在所述第一导电部111上形成电子元件20以形成基板单元103。可以通过锡焊的方式将所述电子元件20固定于所述第一导电部111上，但不仅限于该方式。所述电子元件20包括但不限于芯片。
在另外的实施例中，所述基板单元103可以不包括所述合金层30。
在另外的实施例中，可以省略步骤一至步骤四，直接提供基板单元103。参照图4，所述基板单元103包括电路板10和电子元件20。所述电路板10包括第一区域101和除所述第一区域101外的第二区域102。所述电路板10包括第一导电线路层11。所述第一导电线路层11包括置于所述第一区域101内的第一导电部111和置于所述第二区域102内的第二导电部112和第三导电部113。沿所述第一导电线路层11的延伸方向，所述第二导电部112设于所述第一导电部111和所述第三导电部113之间。所述电子元件20电连接所述第一导电部111。所述第一导电线路层11的材料包括但不限于铜。所述电子元件20包括但不限于芯片。
步骤五：参照图5，在所述第三导电部113上形成可剥离层40。至少部分所述第二导电部112露出于所述可剥离层40。由于至少部分所述第二导电部112露出于所述可剥离层40，因此至少部分所述合金层30露出于所述可剥离层40。在本实施例中，所述可剥离层40覆盖部分所述合金层30。所述可剥离层40的材料包括但不限于聚亚酰胺、聚对苯二甲酸乙二醇酯或环氧树脂的一种。所述可剥离层40可以是一层，也可以是多层。不同层的所述可剥离层40的材料可以相同也可以不相同。
步骤六：参照图6，在所述基板单元103(参照图4)上形成塑封层50。所述塑封层50覆盖所述可剥离层40和所述电子元件20。所述塑封层50的材料可以为热固性树脂，例如环氧树脂。通过搭配模具热压固化于所述可剥离层40和所述电子元件20上形成所述塑封层50。
步骤七：参照图6和图7，在所述塑封层50中开设开窗60。所述开窗60的底部为露出于所述可剥离层40的所述合金层30。在另外的实施例中，当所述第二导电部112上没有形成所述合金层30时，所述开窗60的底部为露出所述可剥离层40的所述第二导电部112。可以通过机械开孔或激光开孔的方式形成所述开窗60。在本实施例中，通过激光开孔的方式形成所述开窗60。设置所述合金层30能够防止形成所述开窗60时，对所述第一导电线路层11造成损伤。
在本实施例中，所述开窗60的所述底部(图未示出)间隔于所述第一区域101设置，使得覆盖于所述第一区域101上的所述塑封层50延伸至所述合金层30上，可以防止形成所述开窗60时，破坏所述第一区域101内的所述电子元件20。例如，所述塑封层50在所述合金层30上的延伸宽度可以在0到0.15毫米之内。
步骤八：参照图7和图8，移除所述可剥离层40，位于所述可剥离层40上的部分所述塑封层50被一同移除以形成封装结构100。
在本实施例中，参照图8和图9，所述合金层30围设成环形结构，所述第一导电部111置于所述环形结构内。在本实施例中，所述闭环为方形闭环，在另外的实施例中，所述闭环的形状可以改变，例如，三角形或多边形。在另外的实施例中，所述合金层30可以不形成闭环结构。
本申请通过将所述电子元件20连接于所述电路板10上，并且在所述电路板10的所述第三导电部113上形成所述可剥离层40，通过所述塑封层50覆盖所述可剥离层40和所述电子元件20实现所述电子元件20的封装。然后，在所述塑封层50上形成所述开窗60以剥离所述可剥离层40以完成所述电子元件20和所述电路板10的定体积封装。本申请无需根据所述电子元件20的体积定制专用的封装治具。另外，所述电子元件20电连接所述第一导电线路层11，相比于现有技术中电子元件封装于IC基板再焊接于电路板的方案，本申请减少了IC基板的使用，因此，有利于减少所述封装结构100的厚度。
参照图8，本申请还提供了一种封装结构100。所述封装结构100包括基板单元103和塑封层50。所述基板单元103包括电路板10和电子元件20。所述电路板10包括第一区域101和除所述第一区域101外的第二区域102。所述电路板10包括第一导电线路层11。所述第一导电线路层11包括置于所述第一区域101内的第一导电部111和置于所述第二区域102内的第二导电部112和第三导电部113。沿所述第一导电线路层11的衍伸方向，所述第二导电部112设于所述第一导电部111和所述第三导电部113之间。所述电子元件20电连接所述第一导电部111。所述塑封层50覆盖所述第一区域101。
在一些实施例中，继续参照图8，所述基板单元103还包括合金层30。所述合金层30覆盖于所述第二导电部112上。所述塑封层50还覆盖部分所述合金层30。
在另外的实施例中，所述基板单元103可以不包括所述合金层30。
在一些实施例中，参照图8和图9，所述合金层30围设形成环形结构，所述第一导电部111置于所述环形结构内。所述环形结构包括但不限于方形、三角形或多边形。参照图8，所述第一导电线路层11还包括设于所述第一区域101内的第四导电部114。沿所述第一导电线路层11的延伸方向，所述第四导电部114可以置于所述第一导电部111之间，也可以置于所述第一导电部111和所述第二导电部112之间。所述电路板10还包括基材层14、第二导电线路层12和两个导电件13。所述第二导电线路层12和所述第一导电线路层11分别设于所述基材层14的两侧。所述第二导电线路层12包括同时位于所述第一区域101和所述第二区域102的第五导电部121。一所述导电件13电连接所述第四导电部114和位于所述第一区域101内的所述第五导电部121。另一所述导电件13电连接所述第三导电部113和位于所述第二区域102内的所述第五导电部121。
在另外的实施例中，所述电路板10可以不包括所述第二导电线路层12和所述导电件13。
在一些实施例中，参照图8，所述基板单元103还包括第一覆盖膜70和第二覆盖膜80。所述第一覆盖膜70覆盖所述第三导电部113，所述第一覆盖膜70包括开口71，所述第一导电部111和所述第二导电部112露出于所述开口71。所述第二覆盖膜80覆盖所述第二导电线路层12。
在另外的实施例中，所述基板单元103可以不包括所述第一覆盖膜70和所述第二覆盖膜80。
在本实施例中，所述第一导电线路层11、所述第二导电线路层12、所述导电件13、所述合金层30、所述塑封层50、所述第一覆盖膜70和所述第二覆盖膜80的材料与方法实施例中的对应元件的材料相同，因此，不再详细赘述。所述电子元件20包括但不限于芯片。
以上说明仅仅是对本申请一种优化的具体实施方式，但在实际的应用过程中不能仅仅局限于这种实施方式。对本领域的普通技术人员来说，根据本申请的技术构思做出的其他变形和改变，都应该属于本申请的保护范围。
Claims (10)
1.一种封装结构的制备方法，其特征在于，包括：
提供基板单元，所述基板单元包括电路板和电子元件，所述电路板包括第一区域和除所述第一区域外的第二区域，所述电路板包括第一导电线路层，所述第一导电线路层包括置于所述第一区域内的第一导电部和置于所述第二区域内的第二导电部和第三导电部，沿所述第一导电线路层的延伸方向，所述第二导电部设于所述第一导电部和所述第三导电部之间，所述电子元件电连接所述第一导电部；
在所述第三导电部上形成可剥离层，至少部分所述第二导电部露出于所述可剥离层；
在所述基板单元上形成塑封层，所述塑封层覆盖所述可剥离层和所述电子元件；
在所述塑封层中开设开窗，所述开窗的底部为露出于所述可剥离层的所述第二导电部；
移除所述可剥离层及位于所述可剥离层上的所述塑封层以形成封装结构。
2.如权利要求1所述的封装结构的制备方法，其特征在于，所述基板单元还包括位于所述第二导电部上的合金层，所述基板单元的制备包括：
提供所述电路板，在所述第二导电部上形成所述合金层；
在所述第一导电部上形成所述电子元件；
其中，形成所述塑封层后，所述可剥离层覆盖部分所述合金层。
3.如权利要求2所述的封装结构的制备方法，其特征在于，所述基板单元还包括形成于所述第三导电部上的第一覆盖膜，所述基板单元的制备还包括：
在所述第三导电部上形成第一覆盖膜，所述第一覆盖膜包括开口，所述第一导电部和所述第二导电部露出于所述开口。
4.如权利要求3所述的封装结构的制备方法，其特征在于，所述合金层围设形成环形结构，所述第一导电部置于所述环形结构内。
5.如权利要求4所述的封装结构的制备方法，其特征在于，所述第一导电线路层还包括设于所述第一区域内的第四导电部，所述电路板还包括基材层、第二导电线路层和两个导电件，所述第二导电线路层和所述第一导电线路层分别设于所述基材层的两侧，所述第二导电线路层包括同时位于所述第一区域和所述第二区域的第五导电部，一所述导电件电连接所述第四导电部和位于所述第一区域内的所述第五导电部，另一所述导电件电连接所述第三导电部和位于所述第二区域内的所述第五导电部。
6.如权利要求1所述的封装结构的制备方法，其特征在于，通过激光开孔的方式形成所述开窗。
7.一种封装结构，其特征在于，包括基板单元和塑封层，所述基板单元包括电路板和电子元件，所述电路板包括第一区域和所述第一区域外的第二区域，所述电路板包括第一导电线路层，所述第一导电线路层包括置于所述第一区域内的第一导电部和置于所述第二区域内的第二导电部和第三导电部，沿所述第一导电线路层的延伸方向，所述第二导电部设于所述第一导电部和所述第三导电部之间，所述电子元件电连接所述第一导电部，所述塑封层覆盖所述第一区域。
8.如权利要求7所述的封装结构，其特征在于，所述基板单元还包括合金层，所述合金层覆盖于所述第二导电部上，所述塑封层还覆盖部分所述合金层。
9.如权利要求8所述的封装结构，其特征在于，所述合金层围设形成环形结构，所述第一导电部置于所述环形结构内，所述第一导电线路层还包括设于所述第一区域内的第四导电部，所述电路板还包括基材层、第二导电线路层和两个导电件，所述第二导电线路层和所述第一导电线路层分别设于所述基材层的两侧，所述第二导电线路层包括同时位于所述第一区域和所述第二区域的第五导电部，一所述导电件电连接所述第四导电部和位于所述第一区域内的所述第五导电部，另一所述导电件电连接所述第三导电部和位于所述第二区域内的所述第五导电部。
10.如权利要求9所述的封装结构，其特征在于，所述基板单元还包括第一覆盖膜和第二覆盖膜，所述第一覆盖膜覆盖所述第三导电部，所述第一覆盖膜包括开口，所述第一导电部和所述第二导电部露出于所述开口，所述第二覆盖膜覆盖所述第二导电线路层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211124238.6A CN117750650A (zh) | 2022-09-15 | 2022-09-15 | 封装结构的制备方法及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211124238.6A CN117750650A (zh) | 2022-09-15 | 2022-09-15 | 封装结构的制备方法及封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117750650A true CN117750650A (zh) | 2024-03-22 |
Family
ID=90278106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211124238.6A Pending CN117750650A (zh) | 2022-09-15 | 2022-09-15 | 封装结构的制备方法及封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117750650A (zh) |
-
2022
- 2022-09-15 CN CN202211124238.6A patent/CN117750650A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5357674A (en) | Method of manufacturing a printed circuit board | |
| US6849945B2 (en) | Multi-layered semiconductor device and method for producing the same | |
| US4819041A (en) | Surface mounted integrated circuit chip package and method for making same | |
| KR100944695B1 (ko) | 위치 정보를 갖는 배선 기판 | |
| CN101383301B (zh) | 形成倒装芯片突起载体式封装的方法 | |
| US5882957A (en) | Ball grid array packaging method for an integrated circuit and structure realized by the method | |
| US5953594A (en) | Method of making a circuitized substrate for chip carrier structure | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| WO1999035682A1 (en) | Semiconductor device, manufacture thereof, and electronic device | |
| KR19990083251A (ko) | 얇은리세스부및두꺼운평면부를갖는반도체칩용패키지및그의제조방법 | |
| JPH0653621A (ja) | 立体印刷基板、これを用いた電子回路パッケージ及び印刷基板の製造方法 | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| US6110650A (en) | Method of making a circuitized substrate | |
| CN112020222A (zh) | 内埋电路板及其制作方法 | |
| CN117750650A (zh) | 封装结构的制备方法及封装结构 | |
| KR20030011433A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
| JP2001344587A (ja) | プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法 | |
| JPS60100454A (ja) | プリント配線板の製法 | |
| JP3061767B2 (ja) | テープキャリアとその製造方法 | |
| US20240222308A1 (en) | Sensor packaging method and sensor package | |
| KR19990002341A (ko) | 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법 | |
| KR20030011434A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
| KR20020028473A (ko) | 적층 패키지 | |
| KR100861508B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH07326690A (ja) | 半導体装置用パッケージおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |