JPH0313750B2 - - Google Patents
Info
- Publication number
- JPH0313750B2 JPH0313750B2 JP57131844A JP13184482A JPH0313750B2 JP H0313750 B2 JPH0313750 B2 JP H0313750B2 JP 57131844 A JP57131844 A JP 57131844A JP 13184482 A JP13184482 A JP 13184482A JP H0313750 B2 JPH0313750 B2 JP H0313750B2
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- resin
- sealing
- reel
- curing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 40
- 238000007789 sealing Methods 0.000 claims description 30
- 229920005989 resin Polymers 0.000 claims description 23
- 239000011347 resin Substances 0.000 claims description 23
- 230000014759 maintenance of location Effects 0.000 claims description 7
- 238000007650 screen-printing Methods 0.000 claims description 7
- 238000004804 winding Methods 0.000 claims description 5
- 238000005538 encapsulation Methods 0.000 claims 2
- 239000013078 crystal Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明はICの封止方法に係り、特にフイルム
キヤリア実装に於けるICの樹脂封止方法に関す
る。
キヤリア実装に於けるICの樹脂封止方法に関す
る。
近年、水晶発振式電子腕時計の如く薄型化、小
型化が要求される装置の回路実装方式としてフイ
ルムキヤリア実装方式が広く採用され始めてい
る。このフイルムキヤリア実装方式によると、実
装から回路組立に亘る全工程を長尺のテープ状で
連続的に処理を行なうことができ、生産コストの
安い合理化工程を組むことが可能であり、更に、
ワイヤーを張ること無しに接続を行なうことがで
きるため、従来ワイヤーループに要した高さ方向
及び平面方向のスペースを最小限度に押えること
ができ、薄型化、小型化を図ることが可能である
等の多くの利点を有し、薄型化、小型化かつ低コ
ストなるIC実装を追求する水晶発振式電子腕時
計の如き装置のIC実装構造として今後大いに期
待されるものである。
型化が要求される装置の回路実装方式としてフイ
ルムキヤリア実装方式が広く採用され始めてい
る。このフイルムキヤリア実装方式によると、実
装から回路組立に亘る全工程を長尺のテープ状で
連続的に処理を行なうことができ、生産コストの
安い合理化工程を組むことが可能であり、更に、
ワイヤーを張ること無しに接続を行なうことがで
きるため、従来ワイヤーループに要した高さ方向
及び平面方向のスペースを最小限度に押えること
ができ、薄型化、小型化を図ることが可能である
等の多くの利点を有し、薄型化、小型化かつ低コ
ストなるIC実装を追求する水晶発振式電子腕時
計の如き装置のIC実装構造として今後大いに期
待されるものである。
以下従来の電子腕時計等に於いて最も広く採用
されているフイルムキヤリア実装方式に於ける
IC実装構造を第１図、第２図によつて説明する。
第１図は従来技術に於けるフイルムキヤリア実装
構造を示す平面図。第２図は第１図に於けるＡ−
Ａ断面図を示す。
されているフイルムキヤリア実装方式に於ける
IC実装構造を第１図、第２図によつて説明する。
第１図は従来技術に於けるフイルムキヤリア実装
構造を示す平面図。第２図は第１図に於けるＡ−
Ａ断面図を示す。
２はフイルムキヤリアで、ポリイミド等の有機
材料より成る厚さ約120μm、幅35mmの長尺フレキ
シブルテープであり、該フイルムキヤリア２に
は、前もつて後工程に於ける作業基準となるパイ
ロツト穴２ａ，ICを配置するためのデバイス穴
２ｂ等の必要な諸穴の加工を施した後、前記フイ
ルムキヤリア２の略中央部に厚さ約35μmの長尺
銅箔を接着し、しかる後、エツチング加工によつ
て所定の回路パターン３を形成し、ボンデイング
用フインガー電極３ａを含む必要パターン部に
Snメツキを施して成る。４はICで、その電極４
ａは蒸着、メツキ等の手法によつて最上層にAu
層を形成して成る突起電極であり前記回路パター
ン３のフインガー電極３ａと熱、圧力によつて
Au−Sn共晶により全電極を同時にギヤングボン
デイングすることによつて、前記回路パターン３
との接続を成す。
材料より成る厚さ約120μm、幅35mmの長尺フレキ
シブルテープであり、該フイルムキヤリア２に
は、前もつて後工程に於ける作業基準となるパイ
ロツト穴２ａ，ICを配置するためのデバイス穴
２ｂ等の必要な諸穴の加工を施した後、前記フイ
ルムキヤリア２の略中央部に厚さ約35μmの長尺
銅箔を接着し、しかる後、エツチング加工によつ
て所定の回路パターン３を形成し、ボンデイング
用フインガー電極３ａを含む必要パターン部に
Snメツキを施して成る。４はICで、その電極４
ａは蒸着、メツキ等の手法によつて最上層にAu
層を形成して成る突起電極であり前記回路パター
ン３のフインガー電極３ａと熱、圧力によつて
Au−Sn共晶により全電極を同時にギヤングボン
デイングすることによつて、前記回路パターン３
との接続を成す。
しかる後、プラスチツク等から形成された枠体
５を前記フイルムキヤリア２のデバイス穴２ｂを
囲む位置に接着固定し、エポキシ樹脂等の熱硬化
性樹脂から成るモールド部材６によつて封止し、
IC実装を成した後、他の回路素子を接続し、図
中に示す一点鎖線位置より切り離して、回路基体
１を成すフイルムキヤリア実装方式が従来より採
用されていた。
５を前記フイルムキヤリア２のデバイス穴２ｂを
囲む位置に接着固定し、エポキシ樹脂等の熱硬化
性樹脂から成るモールド部材６によつて封止し、
IC実装を成した後、他の回路素子を接続し、図
中に示す一点鎖線位置より切り離して、回路基体
１を成すフイルムキヤリア実装方式が従来より採
用されていた。
この様な従来技術に於けるフイルムキヤリア実
装方式によると、長尺のテープにて全工程を容易
に連続処理する工程を組むことができ、工数の削
減に寄与し、形状的にもワイヤー実装方式と比
べ、薄型、小型化に寄与し、かつ実装品の品質に
於いては時計品質を充分に満足するものである等
の多くの利点を有するものである。
装方式によると、長尺のテープにて全工程を容易
に連続処理する工程を組むことができ、工数の削
減に寄与し、形状的にもワイヤー実装方式と比
べ、薄型、小型化に寄与し、かつ実装品の品質に
於いては時計品質を充分に満足するものである等
の多くの利点を有するものである。
しかし、上記フイルムキヤリア実装方式に於い
ても封止に際し、枠体５を接着固定しモールド部
材６にて封止を行なうため、実装厚が枠体５の形
成上の制約を受け、又枠体５を必要とするため部
品点数が増加し、さらに枠体５とフイルムキヤリ
ア２の接着及びポツテング樹脂の仮キユアーのた
め工程増となる。さらには、枠体５とフイルムキ
ヤリア２との接着が充分でない場合モールド部材
６が接着境界部より流出し、安定した封止が得ら
れないばかりか、周囲の半田付け部等の接着部へ
悪影響を与える等、超薄型化、超小型化及び低コ
ストを追求する電子時計の回路実装に於いてはま
だ多くの問題点を有している。
ても封止に際し、枠体５を接着固定しモールド部
材６にて封止を行なうため、実装厚が枠体５の形
成上の制約を受け、又枠体５を必要とするため部
品点数が増加し、さらに枠体５とフイルムキヤリ
ア２の接着及びポツテング樹脂の仮キユアーのた
め工程増となる。さらには、枠体５とフイルムキ
ヤリア２との接着が充分でない場合モールド部材
６が接着境界部より流出し、安定した封止が得ら
れないばかりか、周囲の半田付け部等の接着部へ
悪影響を与える等、超薄型化、超小型化及び低コ
ストを追求する電子時計の回路実装に於いてはま
だ多くの問題点を有している。
又フイルムキヤリア実装方式に於ける封止方法
の他の従来例としては、単にポツテングする方法
やトランスフアー成形する方法があるが、前者の
方法はICのみ樹脂封止され、フインガー部は封
止されずに露出されるため機械的強度が弱く、電
子腕時計のごとき携帯装置には採用出来ず、又後
者の方法は、特性的には満足出来るが、設備や工
数の点に於いてコスト高となり、いずれも前述の
枠を用いた封止方法に比べて欠点があつた。
の他の従来例としては、単にポツテングする方法
やトランスフアー成形する方法があるが、前者の
方法はICのみ樹脂封止され、フインガー部は封
止されずに露出されるため機械的強度が弱く、電
子腕時計のごとき携帯装置には採用出来ず、又後
者の方法は、特性的には満足出来るが、設備や工
数の点に於いてコスト高となり、いずれも前述の
枠を用いた封止方法に比べて欠点があつた。
本発明の目的は、上記する様な従来技術に於け
る諸問題点を解決し、薄型、小型かつ低コストな
るフイルムキヤリア実装を実現することであり、
上記目的を達成するための本発明に於ける要旨
は、フイルムキヤリアを使用し、該フイルムキヤ
リアに連続的に設けられたデバイス穴内に形成さ
れフインガー電極を用いてギヤングボンデイング
されたICの樹脂封止方法に於いて、前記フイル
ムキヤリアをリールに巻取りながら、IC面上に
形状保持性の大きい封止樹脂をスクリーン印刷
し、リールに巻取られたフイルムキヤリアを炉に
入れて直接本キユアーすることにより前記IC面
上に印刷された封止樹脂を硬化させることを特徴
としている。
る諸問題点を解決し、薄型、小型かつ低コストな
るフイルムキヤリア実装を実現することであり、
上記目的を達成するための本発明に於ける要旨
は、フイルムキヤリアを使用し、該フイルムキヤ
リアに連続的に設けられたデバイス穴内に形成さ
れフインガー電極を用いてギヤングボンデイング
されたICの樹脂封止方法に於いて、前記フイル
ムキヤリアをリールに巻取りながら、IC面上に
形状保持性の大きい封止樹脂をスクリーン印刷
し、リールに巻取られたフイルムキヤリアを炉に
入れて直接本キユアーすることにより前記IC面
上に印刷された封止樹脂を硬化させることを特徴
としている。
以下本発明によるフイルムキヤリア実装方式に
於けるICの封止方法を第３図、第４図、第５図、
第６図によつて説明する。尚、図中、第１図、第
２図と共通する番号は第１図、第２図と同一部材
を示す。
於けるICの封止方法を第３図、第４図、第５図、
第６図によつて説明する。尚、図中、第１図、第
２図と共通する番号は第１図、第２図と同一部材
を示す。
３図乃至第６図は本発明に於けるICの封止方
法を示す回路基体に於けるIC実装部の断面図で
あり、第３図及び第４図はICの上面側の封工程
を示し、第５図はICの下面側の封止工程、第６
図は封止完成状態を示す。
法を示す回路基体に於けるIC実装部の断面図で
あり、第３図及び第４図はICの上面側の封工程
を示し、第５図はICの下面側の封止工程、第６
図は封止完成状態を示す。
第３図に於いて１０は裏打治具板、１１はスク
リーンマスクであり、第２図と同様にデバイス穴
２ｂ内に形成されたフインガー電極３ａにギヤン
グボンデイングされたIC４を備えたフイルムキ
ヤリア２を裏打治具板１０に対し、前記パイロツ
ト穴２ａを位置基準としてIC４がIC収納部１０
ａに収能されるごとく載置し、さらにフイルムキ
ヤリア２の上面側よりIC４の部分に開口部１１
ａを合わせてスクリーンマスク１１を被せ、封止
樹脂１２をスクリーン印刷することにより第４図
に示すごとくIC４の上面側に封止することが出
来る。
リーンマスクであり、第２図と同様にデバイス穴
２ｂ内に形成されたフインガー電極３ａにギヤン
グボンデイングされたIC４を備えたフイルムキ
ヤリア２を裏打治具板１０に対し、前記パイロツ
ト穴２ａを位置基準としてIC４がIC収納部１０
ａに収能されるごとく載置し、さらにフイルムキ
ヤリア２の上面側よりIC４の部分に開口部１１
ａを合わせてスクリーンマスク１１を被せ、封止
樹脂１２をスクリーン印刷することにより第４図
に示すごとくIC４の上面側に封止することが出
来る。
次に第５図に示すごとくIC収納部１３ａを有
する裏打治具板１３にフイルムキヤリア２を反転
させて載置し、開口部１４ａを有するスクリーン
マスク１４を用いてフイルムキヤリア２の下面側
に封止樹脂１２をスクリーン印刷することにより
第６図に示すごとくIC４の表裏面及びリード電
極３ａを最小限のスペースにて完全に封止するこ
とが出来る。
する裏打治具板１３にフイルムキヤリア２を反転
させて載置し、開口部１４ａを有するスクリーン
マスク１４を用いてフイルムキヤリア２の下面側
に封止樹脂１２をスクリーン印刷することにより
第６図に示すごとくIC４の表裏面及びリード電
極３ａを最小限のスペースにて完全に封止するこ
とが出来る。
尚前記封止樹脂１２には最近開発され粘度９×
105CPSのエポキシ系高粘度樹脂を使用し、その
形状保持性が大きいため、スクリーン印刷によつ
て形成された封止樹脂は加熱しない状態でリール
巻取りを行なつても十分形状を保持することが出
来る。
105CPSのエポキシ系高粘度樹脂を使用し、その
形状保持性が大きいため、スクリーン印刷によつ
て形成された封止樹脂は加熱しない状態でリール
巻取りを行なつても十分形状を保持することが出
来る。
したがつて製造工程としては、従来行なわれて
いるようなフイルムキヤリアに連続的にボンデイ
ングされたICをリールに巻取りながら連続的に
IC面上にポツテングした封止樹脂をラインの中
間に設けた仮キユアー炉を通して半硬化させ、こ
の状態にしてリールに巻取つたフイルムキヤリア
をリールごと炉に入れて本キユアーする方式に対
し、本願の工程は、フイルムキヤリアをリールに
巻取りながら連続的にICの上面側に形状保持性
の大きい封止樹脂をスクリーン印刷し、仮キユア
ーすることなく巻取つたリールを反転させて逆巻
取りをしながら連続的に下面側のスクリーン印刷
を行なうことによつて第６図に示す封止完成状態
のICを実装したフイルムキヤリアをリールに巻
取り、これをリールごと炉に入れて直接本キユア
ーさせることにより完成する。
いるようなフイルムキヤリアに連続的にボンデイ
ングされたICをリールに巻取りながら連続的に
IC面上にポツテングした封止樹脂をラインの中
間に設けた仮キユアー炉を通して半硬化させ、こ
の状態にしてリールに巻取つたフイルムキヤリア
をリールごと炉に入れて本キユアーする方式に対
し、本願の工程は、フイルムキヤリアをリールに
巻取りながら連続的にICの上面側に形状保持性
の大きい封止樹脂をスクリーン印刷し、仮キユア
ーすることなく巻取つたリールを反転させて逆巻
取りをしながら連続的に下面側のスクリーン印刷
を行なうことによつて第６図に示す封止完成状態
のICを実装したフイルムキヤリアをリールに巻
取り、これをリールごと炉に入れて直接本キユア
ーさせることにより完成する。
上記のごとく本発明によれば、ICを実装した
フイルムキヤリアをリールに巻取りながら前記
IC面上に形状保持性の大きい封止樹脂をスクリ
ーン印刷法により塗布し、これを樹脂の形形状保
持性の大きいことを利用して、そのままリールに
巻取つてしまい、このリールを一括して炉に入
れ、直接本キユアーすることによりリール１本分
のテープに実装されたICの樹脂封止を同時に行
なうことが出来るため、テープライン中間での仮
キユアー炉を必要とせず、さらに、スクリーン印
刷という簡単な設備と作業によつて行なうことが
出来るため設備費及び工数の削減により低価格と
なり、電子腕時計等の小型電子装置に適したIC
の封止方法、すなわち封止形状が小さく、かつ廉
価なICの封止方法を提供することが可能となつ
た。
フイルムキヤリアをリールに巻取りながら前記
IC面上に形状保持性の大きい封止樹脂をスクリ
ーン印刷法により塗布し、これを樹脂の形形状保
持性の大きいことを利用して、そのままリールに
巻取つてしまい、このリールを一括して炉に入
れ、直接本キユアーすることによりリール１本分
のテープに実装されたICの樹脂封止を同時に行
なうことが出来るため、テープライン中間での仮
キユアー炉を必要とせず、さらに、スクリーン印
刷という簡単な設備と作業によつて行なうことが
出来るため設備費及び工数の削減により低価格と
なり、電子腕時計等の小型電子装置に適したIC
の封止方法、すなわち封止形状が小さく、かつ廉
価なICの封止方法を提供することが可能となつ
た。
第１図は従来技術に於けるフイルムキヤリア実
装構造を示す平面図。第２図は第１図に於けるＡ
−Ａ断面図、第３図乃至第６図は本発明に於ける
ICの封止方法を示す回路基体に於けるIC実装部
の断面図であり、３図及び第４図にICの上面側
の封止工程を示し、第５図はICの下面側の封止
工程、第６図は封止完成状態を示す。 １……回路基体、２……フイルムキヤリア、２
ａ……パイロツト穴、２ｂ……デバイス穴、３…
…回路パターン、３ａ……フインガー電極、１
０，１３……裏打治具板、１１，１４……スクリ
ーンマスク、１２……封止樹脂。
装構造を示す平面図。第２図は第１図に於けるＡ
−Ａ断面図、第３図乃至第６図は本発明に於ける
ICの封止方法を示す回路基体に於けるIC実装部
の断面図であり、３図及び第４図にICの上面側
の封止工程を示し、第５図はICの下面側の封止
工程、第６図は封止完成状態を示す。 １……回路基体、２……フイルムキヤリア、２
ａ……パイロツト穴、２ｂ……デバイス穴、３…
…回路パターン、３ａ……フインガー電極、１
０，１３……裏打治具板、１１，１４……スクリ
ーンマスク、１２……封止樹脂。
Claims (1)
- 【特許請求の範囲】 １ フイルムキヤリアを使用し、該フイルムキヤ
リアに連続的に設けられたデバイス穴に形成され
たフインガー電極を用いてギヤングボンデイング
されたICの樹脂封止方法に於いて、前記フイル
ムキヤリアをリールに巻取りながら、IC面上に
形状保持性の大きい封止樹脂をスクリーン印刷
し、リールに取られたフイルムキヤリアを一括し
て炉に入れて全体を直接本キユアーすることによ
り前記IC面上に印刷された封止樹脂を硬化させ
ることを特徴とするICの樹脂封止方法。 ２ フイルムキヤリアを使用し、該フイルムキヤ
リアに連続的に設けられたデバイス穴内に形成さ
れたフインガー電極を用いてギヤングボンデイン
グされたICの樹脂封止方法に於いて、前記フイ
ルムキヤリアをリールに巻取にながら、IC面上
とICの下面とに形状保持性の大きい封止樹脂を
スクリーン印刷し、リールに巻取られたフイルム
キヤリアを一括して炉に入れて全体を直接本キユ
アーすることにより前記IC面上に印刷された封
止樹脂を硬化させることを特徴とするICの樹脂
封止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13184482A JPS5922333A (ja) | 1982-07-28 | 1982-07-28 | Ｉｃの樹脂封止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13184482A JPS5922333A (ja) | 1982-07-28 | 1982-07-28 | Ｉｃの樹脂封止方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5922333A JPS5922333A (ja) | 1984-02-04 |
| JPH0313750B2 true JPH0313750B2 (ja) | 1991-02-25 |
Family
ID=15067418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13184482A Granted JPS5922333A (ja) | 1982-07-28 | 1982-07-28 | Ｉｃの樹脂封止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5922333A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2774810B1 (fr) | 1998-02-10 | 2003-06-06 | St Microelectronics Sa | Boitier semi-conducteur blinde et procede pour sa fabrication |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5365062A (en) * | 1976-11-24 | 1978-06-10 | Hitachi Ltd | Production of semiconductor and apparatus for the same |
| JPS5365052A (en) * | 1976-11-22 | 1978-06-10 | Nec Corp | High speed logic circuit |
-
1982
- 1982-07-28 JP JP13184482A patent/JPS5922333A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5365052A (en) * | 1976-11-22 | 1978-06-10 | Nec Corp | High speed logic circuit |
| JPS5365062A (en) * | 1976-11-24 | 1978-06-10 | Hitachi Ltd | Production of semiconductor and apparatus for the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5922333A (ja) | 1984-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| US20030111734A1 (en) | Semiconductor device, its manufacturing method, and electronic apparatus | |
| JP2002016181A (ja) | 半導体装置、その製造方法、及び電着フレーム | |
| JP2001156212A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| US7170153B2 (en) | Semiconductor device and its manufacturing method | |
| KR100315138B1 (ko) | 반도체장치와그의제조방법및필름캐리어테이프와그의제조방법 | |
| JP2001320011A (ja) | 板状体および半導体装置の製造方法 | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| JP2019057590A (ja) | 半導体素子用基板及びその製造方法、半導体装置及びその製造方法 | |
| JP3542297B2 (ja) | 半導体装置用パッケージおよびその製造方法 | |
| KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
| JPH10256417A (ja) | 半導体パッケージの製造方法 | |
| JPS58204547A (ja) | Ｉｃの封止方法 | |
| KR20040030301A (ko) | 회로 장치의 제조 방법 | |
| JPH0313750B2 (ja) | ||
| JP2001237363A (ja) | 回路装置および実装基板 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JPH03297152A (ja) | 半導体装置の製造法 | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JPH1079402A (ja) | 半導体パッケージ | |
| US6700184B1 (en) | Lead frame and semiconductor device having the same | |
| JP2000260823A (ja) | 半導体搭載用フレキシブルプリント回路板 | |
| JPS61125690A (ja) | Ｉｃカ−ド |