JPS6239034A - 半導体チツプキヤリアの製造方法 - Google Patents
半導体チツプキヤリアの製造方法Info
- Publication number
- JPS6239034A JPS6239034A JP17882885A JP17882885A JPS6239034A JP S6239034 A JPS6239034 A JP S6239034A JP 17882885 A JP17882885 A JP 17882885A JP 17882885 A JP17882885 A JP 17882885A JP S6239034 A JPS6239034 A JP S6239034A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- resin sealing
- printed wiring
- semiconductor chip
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明はピングリント７レイ（ＰＧΔ）とかリードレス
チップキャリア（ＬＣＣ）等の半導体チップキャリアの
製造方法に関する。
チップキャリア（ＬＣＣ）等の半導体チップキャリアの
製造方法に関する。
［背景技術］
従来より、プリント配線板をチップキャリアとして半導
体チップが直接実装されているが、この半導体チップを
プリント配線板に実装する場合に、外部環境の影響から
半導体チップを保護したり、電気的接続のためのワイヤ
ボンディングを保護するためにプリント配線板の表面に
おいて半導体チップをｍ１ｌｆ封止することがなされて
いる。この場合、封止用樹脂が硬化するまでの間に流れ
て半導体チップの位置部が露出してしまうことがあり、
品質にぽらつトが生じるという問題があった。
体チップが直接実装されているが、この半導体チップを
プリント配線板に実装する場合に、外部環境の影響から
半導体チップを保護したり、電気的接続のためのワイヤ
ボンディングを保護するためにプリント配線板の表面に
おいて半導体チップをｍ１ｌｆ封止することがなされて
いる。この場合、封止用樹脂が硬化するまでの間に流れ
て半導体チップの位置部が露出してしまうことがあり、
品質にぽらつトが生じるという問題があった。
このため、半導体チップキャリア Ａ ’ としてはｗ
５４図に示すようにプリント配線板６の表面の実装用四
部１１に位置合わせして貫通孔１７を設けた枠用材１を
貫通孔１８を設けたプリプレグ１９を介在させて配置し
、一体成形して製造されており、貫通孔１７．１８によ
り形成した枠部に封止用樹脂を充填させることにより、
半導体チップのｌｉｔ封止を行っているが、枠用材１と
プリプレグ１９とプリント配線板６との位置決めが困難
であり、しかも成形時にプリプレグ１９の樹脂が７０−
してプリント配線板６の実装用四部１１を被覆して１．
虫うといら問題があった。
５４図に示すようにプリント配線板６の表面の実装用四
部１１に位置合わせして貫通孔１７を設けた枠用材１を
貫通孔１８を設けたプリプレグ１９を介在させて配置し
、一体成形して製造されており、貫通孔１７．１８によ
り形成した枠部に封止用樹脂を充填させることにより、
半導体チップのｌｉｔ封止を行っているが、枠用材１と
プリプレグ１９とプリント配線板６との位置決めが困難
であり、しかも成形時にプリプレグ１９の樹脂が７０−
してプリント配線板６の実装用四部１１を被覆して１．
虫うといら問題があった。
［発明の目的１
本発明は上記事情に鑑みて為されたものであり、その目
的とするところは、樹脂封止用枠材とプリント配線板と
の位置決めを精度高く且つ簡単にでき、１．かもプリン
ト配線板の実装位置を樹脂により被覆してしまうことも
ない半導体チップなりリアを製造することにあるゆ ［発明の開示］ 本発明の半導体チップキャリアのｓｌ！遣方法は、枠用
材１に両面接着テープ２の片面を貼着し、次いでこの一
体化物３に！Ｍ脂封止用貫通孔４を穿孔して樹脂封止用
枠材５を形成し、この後この樹脂封止用枠材５を半導体
チップ実装用のプリント配線板６の表面に位置合わせし
て配置し、両面接着テープ２の他面をプリント配線板６
に貼着して樹脂封止用枠材５とプリント配線板６を一体
化させる。：とを特徴とするものであり１．二のｆＩ！
４或により上記目的を達成できたものである。即ち、樹
脂封止用枠材５を半導体チップ災装用のプリント配線板
６の表面に位置合わせして配置１−１両面接着テープ２
の他面をプリント配線板６に貼着して樹脂封止用枠材５
とプリント配線板６を一体化させるので、樹脂封止用貫
通孔４とプリント配線板６の半導体チップ実装位置との
位置合わせが簡単且つ正確にでき、しかも樹脂封止用枠
材５とプリント配線板６とを一体化させるのに両面接着
テープ２を使用するので、一体化させるに際してほとん
ど樹脂流れがなく、従来のようにプリプレグの樹脂が流
れて、プリント配線板６の実装位置を被覆してしまうこ
とがないものである。
的とするところは、樹脂封止用枠材とプリント配線板と
の位置決めを精度高く且つ簡単にでき、１．かもプリン
ト配線板の実装位置を樹脂により被覆してしまうことも
ない半導体チップなりリアを製造することにあるゆ ［発明の開示］ 本発明の半導体チップキャリアのｓｌ！遣方法は、枠用
材１に両面接着テープ２の片面を貼着し、次いでこの一
体化物３に！Ｍ脂封止用貫通孔４を穿孔して樹脂封止用
枠材５を形成し、この後この樹脂封止用枠材５を半導体
チップ実装用のプリント配線板６の表面に位置合わせし
て配置し、両面接着テープ２の他面をプリント配線板６
に貼着して樹脂封止用枠材５とプリント配線板６を一体
化させる。：とを特徴とするものであり１．二のｆＩ！
４或により上記目的を達成できたものである。即ち、樹
脂封止用枠材５を半導体チップ災装用のプリント配線板
６の表面に位置合わせして配置１−１両面接着テープ２
の他面をプリント配線板６に貼着して樹脂封止用枠材５
とプリント配線板６を一体化させるので、樹脂封止用貫
通孔４とプリント配線板６の半導体チップ実装位置との
位置合わせが簡単且つ正確にでき、しかも樹脂封止用枠
材５とプリント配線板６とを一体化させるのに両面接着
テープ２を使用するので、一体化させるに際してほとん
ど樹脂流れがなく、従来のようにプリプレグの樹脂が流
れて、プリント配線板６の実装位置を被覆してしまうこ
とがないものである。
以下、本発明を添付の図面を参照して詳細に説明する。
本発明における枠用材１としてはプラスエポキシ基板、
ガラスポリイミド基板、金属板等を採用できる。この枠
用材１に両面接着テープ２の片面を貼着して一体化させ
る（１図（ａ））。次いで、この一体化物３の所定位置
にブレ又などに上り樹脂封止用貫通孔４を穿孔して樹脂
封止用枠材５を形成する（１図（ｂ））、この場合、樹
脂封止用枠材５に端子ビン保持孔７も同時に形成１−て
おく。
ガラスポリイミド基板、金属板等を採用できる。この枠
用材１に両面接着テープ２の片面を貼着して一体化させ
る（１図（ａ））。次いで、この一体化物３の所定位置
にブレ又などに上り樹脂封止用貫通孔４を穿孔して樹脂
封止用枠材５を形成する（１図（ｂ））、この場合、樹
脂封止用枠材５に端子ビン保持孔７も同時に形成１−て
おく。
尚、貫通孔４の穿孔に際して両面接着テープ２の他面側
に金属箔、樹脂フィルム等の離型性の保護シートを添わ
せておくことにより、両面接着テープ２の４！着剤が金
型に付着して打ち抜き性が悪くなるのを防止できる。半
導体チップ実装用のプリント配線板６は、両面金属箔張
り積層板８の金属箔にエツチングなどの常法の手段を施
゛トことにより回路パターン９を設けて形成したもので
あり、このプリント配線板６の表面にはミーリング加工
などｌｆｉ械的切削加工によって半導体チップ１０の実
装用凹部１１を設けている７この実装用凹部１１は樹脂
封止用枠材の樹脂封止用貫通孔４と対応する位置に形成
しており、実装用四部１１の開口面積は貫通孔４の開口
面積よりも小さくしている。
に金属箔、樹脂フィルム等の離型性の保護シートを添わ
せておくことにより、両面接着テープ２の４！着剤が金
型に付着して打ち抜き性が悪くなるのを防止できる。半
導体チップ実装用のプリント配線板６は、両面金属箔張
り積層板８の金属箔にエツチングなどの常法の手段を施
゛トことにより回路パターン９を設けて形成したもので
あり、このプリント配線板６の表面にはミーリング加工
などｌｆｉ械的切削加工によって半導体チップ１０の実
装用凹部１１を設けている７この実装用凹部１１は樹脂
封止用枠材の樹脂封止用貫通孔４と対応する位置に形成
しており、実装用四部１１の開口面積は貫通孔４の開口
面積よりも小さくしている。
この半導体チップ実装用のプリント配線板６の表面に、
樹脂封止用枠材５を貫通孔４と実装用四部１１とが対応
するように位置合わせして配置しく１図（Ｃ））、両面
接着テープ２の他面をプリント配線板６に貼着して樹脂
封止用枠材５とプリント配線板６を一体化させる。この
場合、両面接着テープ２によＱ樹脂封止用枠材５とプリ
ント配＃ｉＩ板６とを一体化させるので、常温で行うこ
とができ、樹脂流ｊ１、がなく、樹脂によりプリント配
線板６の実装用四部１１を被覆してしまうことなどない
ものである。１．かむ良好な接着力が得られる。例えば
、両面接着テープ２としてＴ−４１００（品番、ソニー
ケミカル（株）９１）を採用した場合にあっては、温度
２６０℃で１分以上、温度８５℃、湿度８５％で１００
０時間以上＠離しなかった、この後、樹脂封止用枠材５
の端子ビン保持孔７にスルホールめっき１５を施してプ
リント配線板６の回路パターン９と導通接続させて半導
体チップキャリアを形成する（１図（ｄ））、このよう
にして形成した半導体チップキャリアＡには、ＰＪＳ２
図に示すように実装用凹部１１にダイスボンディング１
２して半導体チップ１０を搭載し、ワイヤ１３ボンデイ
ングにより回路パターン２と電気的に接続し、エポキシ
樹脂などの封止泪樹脂１６を樹脂封止用貫通孔４に充填
して樹脂封止して絶縁処理を施してパッケージとしての
実装を完了して実用に供する。尚、第３図に示すように
端子ビン保持孔７に端子ビン１４を保持させることによ
りビングリッドアレイとして、又端子ビン保持孔７を端
子ビン１４の接続孔として機能させることによりリード
レ入チップキャリアとして使用で慇るものである。
樹脂封止用枠材５を貫通孔４と実装用四部１１とが対応
するように位置合わせして配置しく１図（Ｃ））、両面
接着テープ２の他面をプリント配線板６に貼着して樹脂
封止用枠材５とプリント配線板６を一体化させる。この
場合、両面接着テープ２によＱ樹脂封止用枠材５とプリ
ント配＃ｉＩ板６とを一体化させるので、常温で行うこ
とができ、樹脂流ｊ１、がなく、樹脂によりプリント配
線板６の実装用四部１１を被覆してしまうことなどない
ものである。１．かむ良好な接着力が得られる。例えば
、両面接着テープ２としてＴ−４１００（品番、ソニー
ケミカル（株）９１）を採用した場合にあっては、温度
２６０℃で１分以上、温度８５℃、湿度８５％で１００
０時間以上＠離しなかった、この後、樹脂封止用枠材５
の端子ビン保持孔７にスルホールめっき１５を施してプ
リント配線板６の回路パターン９と導通接続させて半導
体チップキャリアを形成する（１図（ｄ））、このよう
にして形成した半導体チップキャリアＡには、ＰＪＳ２
図に示すように実装用凹部１１にダイスボンディング１
２して半導体チップ１０を搭載し、ワイヤ１３ボンデイ
ングにより回路パターン２と電気的に接続し、エポキシ
樹脂などの封止泪樹脂１６を樹脂封止用貫通孔４に充填
して樹脂封止して絶縁処理を施してパッケージとしての
実装を完了して実用に供する。尚、第３図に示すように
端子ビン保持孔７に端子ビン１４を保持させることによ
りビングリッドアレイとして、又端子ビン保持孔７を端
子ビン１４の接続孔として機能させることによりリード
レ入チップキャリアとして使用で慇るものである。
［発明の効果１
本発明にあっては、樹脂封止用枠材を半導体チップ実装
用のプリント配線板の表面に位置合わせして配置し、両
面接着テープの他面をプリント配線板に貼着して樹脂封
止用枠材とプリント配線板を一体化させるので、Ｉｔ脂
封土用貫通化とプリント配置＠の半導体チップ実装位置
との位置合わせが簡単且つ正確にでき、しかも樹ＩＩＷ
封止用枠材とプリント配線板とを一体化させるのに両面
接着テープを使用゛（るので、一体化させるに際してほ
とんど樹脂流れがなく、従来のようにプリプレグの樹脂
が流れて、プリント配線板の実装位置を被覆してしまう
ことがないものである。
用のプリント配線板の表面に位置合わせして配置し、両
面接着テープの他面をプリント配線板に貼着して樹脂封
止用枠材とプリント配線板を一体化させるので、Ｉｔ脂
封土用貫通化とプリント配置＠の半導体チップ実装位置
との位置合わせが簡単且つ正確にでき、しかも樹ＩＩＷ
封止用枠材とプリント配線板とを一体化させるのに両面
接着テープを使用゛（るので、一体化させるに際してほ
とんど樹脂流れがなく、従来のようにプリプレグの樹脂
が流れて、プリント配線板の実装位置を被覆してしまう
ことがないものである。
第１図（ａ）（ｂ）（ｃ）（ｄ）は本発明の一実施例の
工程図を示す断面図、第２図は同上への半導体チップの
実装を示す断面図、第３図は同上のビングリッドアレイ
としての使用を示す断面図、第４図は従来例を示す分解
断面図であって、Ａは半導体チップキャリア、１は枠用
拐、２は両面接着テープ、３は一体化物、４は樹ｍ封止
用貫通孔、５は樹脂封止用枠材、６はプリント配線板で
ある。 代理人 弁理士 石 １）長 七 第１ 図 第２図 第３図 第４図 Ａ’ ｂ
工程図を示す断面図、第２図は同上への半導体チップの
実装を示す断面図、第３図は同上のビングリッドアレイ
としての使用を示す断面図、第４図は従来例を示す分解
断面図であって、Ａは半導体チップキャリア、１は枠用
拐、２は両面接着テープ、３は一体化物、４は樹ｍ封止
用貫通孔、５は樹脂封止用枠材、６はプリント配線板で
ある。 代理人 弁理士 石 １）長 七 第１ 図 第２図 第３図 第４図 Ａ’ ｂ
Claims (1)
- （１）枠用材に両面接着テープの片面を貼着し、次いで
この一体化物に樹脂封止用貫通孔を穿孔して樹脂封止用
枠材を形成し、この後この樹脂封止用枠材を半導体チッ
プ実装用のプリント配線板の表面に位置合わせして配置
し、両面接着テープの他面をプリント配線板に貼着して
樹脂封止用枠材とプリント配線板を一体化させることを
特徴とする半導体チップキャリアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17882885A JPS6239034A (ja) | 1985-08-14 | 1985-08-14 | 半導体チツプキヤリアの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17882885A JPS6239034A (ja) | 1985-08-14 | 1985-08-14 | 半導体チツプキヤリアの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6239034A true JPS6239034A (ja) | 1987-02-20 |
Family
ID=16055373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17882885A Pending JPS6239034A (ja) | 1985-08-14 | 1985-08-14 | 半導体チツプキヤリアの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6239034A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01125554U (ja) * | 1988-02-18 | 1989-08-28 |
-
1985
- 1985-08-14 JP JP17882885A patent/JPS6239034A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01125554U (ja) * | 1988-02-18 | 1989-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6664615B1 (en) | Method and apparatus for lead-frame based grid array IC packaging | |
| US6124637A (en) | Carrier strip and molded flex circuit ball grid array and method of making | |
| JP3588801B2 (ja) | 半導体装置の製造方法 | |
| US7344915B2 (en) | Method for manufacturing a semiconductor package with a laminated chip cavity | |
| EP0058068B1 (en) | Integrated circuit chip carrier | |
| ATE167319T1 (de) | Basis folie für chip karte | |
| US6574858B1 (en) | Method of manufacturing a chip package | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| US7288847B2 (en) | Assembly including a circuit and an encapsulation frame, and method of making the same | |
| JPH0452623B2 (ja) | ||
| US6110650A (en) | Method of making a circuitized substrate | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| JPS6239034A (ja) | 半導体チツプキヤリアの製造方法 | |
| WO2000048243A1 (fr) | Substrat de circuit imprime flexible, bande porte-puces, dispositif a semiconducteur sur bande, dispositif a semiconducteur, procede de fabrication de semiconducteur, substrat de circuit, et dispositif electronique | |
| JPH0334909Y2 (ja) | ||
| JPH06821Y2 (ja) | 半導体装置の実装構造 | |
| JPS6239033A (ja) | 半導体チツプキヤリアの製造方法 | |
| KR100385088B1 (ko) | 멀티칩 반도체 모듈 및 그 제조 방법 | |
| JPH0922962A (ja) | キャビティ・ダウン・ボール・グリッド・アレイ | |
| JPS62242343A (ja) | 半導体チツプキヤリアの製造方法 | |
| JPH11204680A (ja) | 半導体装置製造用キャリア | |
| JPS5923432Y2 (ja) | 半導体装置 | |
| JPH05102212A (ja) | 配線基板 | |
| JP2533929B2 (ja) | 電子素子実装用パッケ―ジ | |
| JPH06163632A (ja) | 半導体装置 |