JPH11204680A - 半導体装置製造用キャリア - Google Patents

半導体装置製造用キャリア

Info

Publication number
JPH11204680A
JPH11204680A JP10002992A JP299298A JPH11204680A JP H11204680 A JPH11204680 A JP H11204680A JP 10002992 A JP10002992 A JP 10002992A JP 299298 A JP299298 A JP 299298A JP H11204680 A JPH11204680 A JP H11204680A
Authority
JP
Japan
Prior art keywords
carrier
semiconductor device
manufacturing
metal frame
insulating tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10002992A
Other languages
English (en)
Inventor
Kazuhisa Hatano
和久 幡野
Noriaki Takeya
則明 竹谷
Tomo Yasuda
朋 安田
Osamu Yoshioka
修 吉岡
Hajime Murakami
村上　　元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP10002992A priority Critical patent/JPH11204680A/ja
Priority to KR1019990000150A priority patent/KR19990067768A/ko
Publication of JPH11204680A publication Critical patent/JPH11204680A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Packaging Frangible Articles (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 安価で取扱の容易な半導体装置製造用キャリ
アを提供する。 【解決手段】 半導体装置製造用キャリアは、搬送用の
搬送孔１５を有する金属フレーム１と、片面又は両面に
配線層１４を有する絶縁性のフレキシブルテープ２とを
備えている。搬送孔１５を剛性の高い金属フレーム１に
設けて、フレキシブルテープ２を搬送することとしたの
で、半導体装置製造用キャリアの剛性が高くなり、取扱
も容易なる。また、モールド封止の際に、金属フレーム
１がホルダとして機能するため、封止作業後の樹脂除去
作業を無くすことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置製造用
のキャリアに関し、特に、金属フレームを使用した半導
体装置製造用キャリアに関する。
【０００２】
【従来の技術】従来から行われている絶縁性のフレキシ
ブルテープを用いてＢＧＡ（Ball Grid Array ）用の半
導体装置を製造する工程においては、片面又は両面に所
定の配線パターンを有するフレキシブルテープに、半導
体素子を搭載し、半導体素子と配線パターンを電気的に
接続した後、半導体素子搭載部をモールド樹脂等の封止
剤で封止して、モールド封止面とは反対の面に、はんだ
ボールを形成して半導体装置を製造していた。
【０００３】図３は、従来の半導体装置製造用キャリア
を示す。この半導体装置製造用キャリアは、絶縁性のフ
レキシブルテープ１２上に、所定の配線パターンを有す
る複数の配線層１４を２列に設け、両側にはフレキシブ
ルテープ１２を機械的に搬送するための搬送孔１３が所
定の間隔で設けられている。上述の半導体装置を製造す
る工程においては、搬送孔１３によってフレキシブルテ
ープ１２が機械的に搬送されることとなるので、フレキ
シブルテープ１２自身が従来の半導体装置製造用キャリ
アとなっている。
【０００４】また、従来の半導体装置製造用キャリアに
おいては、半導体素子搭載部をモールド樹脂等で封止す
る場合、フレキシブルテープ１２を短冊状に形成した
後、その周囲を金属ホルダで固定して行っていた。
【０００５】
【発明が解決しようとする課題】しかしながら、図３に
示したような従来の半導体装置製造用キャリアによれ
ば、フレキシブルテープ自身を搬送用のキャリアとして
いるため、フレキシブルテープの剛性が低く、その取扱
においては、特別な技術と装置が必要になるという問題
があった。
【０００６】また、従来の半導体装置製造用キャリアに
おいては、半導体素子搭載部をモールド樹脂等で封止す
る場合、フレキシブルテープを短冊状にしてその周囲を
金属ホルダで固定して行っていたので、モールド樹脂が
金属ホルダの流路に残り、封止作業後に、この付着した
モールド樹脂を金属ホルダから除去する作業が必要にな
るという問題があった。
【０００７】更に、従来の半導体装置製造用キャリアに
おいては、上述のように特別な装置を必要とし、また、
モールド樹脂を金属ホルダから除去する作業も発生する
ため、コストがかかるという問題があった。
【０００８】従って、本発明の目的は、安価で取扱の容
易な半導体装置製造用キャリアを提供することである。
【０００９】
【課題を解決するための手段】本発明は、以上に述べた
目的を実現するため、両面又は片面に所定の配線パター
ンを設けた半導体装置用の絶縁テープと、絶縁テープの
配線パターンを露出するように絶縁テープの片面周辺に
接合される金属フレームと、を備えることを特徴とする
半導体装置製造用キャリアを提供する。
【００１０】
【発明の実施の形態】以下本発明の半導体装置製造用キ
ャリアを詳細に説明する。
【００１１】図１（ａ）は、本発明の半導体装置製造用
キャリアを示し、図１（ｂ）は、本発明の半導体装置製
造用キャリアの金属フレームを示し、図１（ｃ）は、本
発明の半導体装置製造用キャリアのフレキシブルテープ
を示す。本発明の半導体装置製造用キャリアは、金属フ
レーム１と、片面又は両面に配線層１４を有する絶縁性
のフレキシブルテープ２とを備えている。ここで、配線
層１４は、銅箔などによる所定の配線パターンを有して
いる。
【００１２】金属フレーム１は、フレキシブルテープ２
の配線層１４に重ならないように、その中央部が打ち抜
かれた開口部１６を有し、また、開口部１６の周辺に
は、フレキシブルテープ２の周辺部と接合するために、
接着剤３が塗布されている。更に、金属フレーム１は、
フレキシブルテープ２を搬送するための搬送孔１５をフ
レキシブルテープ２と重ならない所定の周辺位置に備え
ている。
【００１３】フレキシブルテープ２は、従来のテープキ
ャリアから作成することができ、従来のテープキャリア
の周辺に設けられている搬送孔１３を含まず、所定数の
配線層１４を有するように、波線で示したテープ切断部
４を打ち抜くことによって作成される。
【００１４】このようにして作成されたフレキシブルテ
ープ２と、金属フレーム１を接着剤３で貼り合わせるこ
とによって、半導体装置製造用キャリアを形成してい
る。
【００１５】本発明の半導体装置製造用キャリアによる
と、半導体装置の製造工程における搬送用の搬送孔１５
を剛性の高い金属フレームに設けて、フレキシブルテー
プを搬送することとしたので、半導体装置製造用キャリ
アの剛性が高くなり、取扱も容易になった。
【００１６】図２は、本発明の半導体装置製造用キャリ
アを使用して製造された半導体装置の一例を示す。この
半導体装置の製造工程は、先ず、フレキシブルテープ２
の片面に所定の銅箔配線パターン９を形成し、銅箔配線
パターン９の所定の部分に金めっき８を施す。次に、銅
箔配線パターン９の形成面に金めっき８を除いて保護用
のレジスト樹脂１０を被覆し、レジスト樹脂１０上に樹
脂製接着剤１７によって半導体素子５を搭載し、半導体
素子５と配線パターン９の金めっき８をボンディングワ
イヤ７で接続する。その後、半導体素子５の搭載面をモ
ールド樹脂等の封止剤６で封止し、モールド封止面とは
反対の面に、はんだボール１１を形成し、最後に、半導
体装置製造用キャリアから配線層１４毎に切り離して半
導体装置を製造している。
【００１７】上述の半導体装置の製造工程において、半
導体素子５の搭載面を封止剤６で封止する際には、金属
フレーム１は、フレキシブルテープ２に接合されたまま
ホルダの機能を果たし、封止作業後に切り離されるの
で、従来行っていたような樹脂除去作業が必要い。
【００１８】
【発明の効果】以上述べた通り、本発明の半導体装置製
造用キャリアによると、剛性の高い金属フレームにより
半導体素子を搭載するフレキシブルテープを搬送するこ
ととしたので、半導体装置製造用キャリアの剛性が高く
なり、取扱を容易にすることができるようになった。
【００１９】また、本発明の半導体装置製造用キャリア
によると、モールド封止の際に、金属フレームがフレキ
シブルテープのホルダとして機能するため、封止作業後
の樹脂除去作業を無くすことができるようになった。
【図面の簡単な説明】
【図１】本発明の半導体装置製造用キャリアを示す概略
図である。
【図２】本発明の半導体装置製造用キャリアによって製
造される半導体装置を示す概略図である。
【図３】従来の半導体装置製造用キャリアを示す概略図
である。
【符号の説明】
１ 金属フレーム ２、１２ フレキシブルテープ ３ 接着剤 ４ テープ切断部 ５ 半導体素子 ６ 封止剤 ７ ボンディングワイヤ ８ 金めっき ９ 銅箔配線パターン １０ レジスト樹脂 １１ はんだボール １３、１５ 搬送孔 １４ 配線層 １６ 開口部 １７ 樹脂製接着剤
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉岡 修 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 村上 元 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】両面又は片面に所定の配線パターンを設け
    た半導体装置用の絶縁テープと、 前記絶縁テープの前記配線パターンを露出するように前
    記絶縁テープの片面周辺に接合された金属フレームと、 を備えることを特徴とする半導体装置製造用キャリア。
  2. 【請求項２】前記金属フレームは、前記絶縁テープ上に
    搭載される半導体チップのモールド樹脂による封止後
    に、前記絶縁テープから切り離されることを特徴とする
    請求項１記載の半導体装置製造用キャリア。
  3. 【請求項３】前記配線パターンは、搭載される複数の半
    導体チップに対応した複数の配線パターンを有し、 前記金属フレームは、前記複数の配線パターンを露出さ
    せる開口部を有し、且つ、前記絶縁テープを搬送させる
    搬送孔を周囲に有する構成の請求項１記載の半導体装置
    製造用キャリア。
  4. 【請求項４】前記金属フレームは、前記絶縁テープ上に
    搭載される半導体チップをモールド封止する金型内で前
    記絶縁テープを支持する支持部材として使用される構成
    の請求項１記載の半導体装置製造用キャリア。
  5. 【請求項５】前記金属フレームは、接着剤によって前記
    絶縁テープと接合されることを特徴とする請求項１記載
    の半導体装置製造用キャリア。
JP10002992A 1998-01-09 1998-01-09 半導体装置製造用キャリア Pending JPH11204680A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10002992A JPH11204680A (ja) 1998-01-09 1998-01-09 半導体装置製造用キャリア
KR1019990000150A KR19990067768A (ko) 1998-01-09 1999-01-07 반도체 장치 제조용 캐리어

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10002992A JPH11204680A (ja) 1998-01-09 1998-01-09 半導体装置製造用キャリア

Publications (1)

Publication Number Publication Date
JPH11204680A true JPH11204680A (ja) 1999-07-30

Family

ID=11544884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10002992A Pending JPH11204680A (ja) 1998-01-09 1998-01-09 半導体装置製造用キャリア

Country Status (2)

Country Link
JP (1) JPH11204680A (ja)
KR (1) KR19990067768A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100377467B1 (ko) * 1999-12-30 2003-03-26 앰코 테크놀로지 코리아 주식회사 반도체패키지용 써킷테이프의 라미네이션 방법
US6782610B1 (en) * 1999-05-21 2004-08-31 North Corporation Method for fabricating a wiring substrate by electroplating a wiring film on a metal base

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3638276B2 (ja) * 2002-12-24 2005-04-13 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6782610B1 (en) * 1999-05-21 2004-08-31 North Corporation Method for fabricating a wiring substrate by electroplating a wiring film on a metal base
KR100377467B1 (ko) * 1999-12-30 2003-03-26 앰코 테크놀로지 코리아 주식회사 반도체패키지용 써킷테이프의 라미네이션 방법

Also Published As

Publication number Publication date
KR19990067768A (ko) 1999-08-25

Similar Documents

Publication Publication Date Title
US6507096B2 (en) Tape having implantable conductive lands for semiconductor packaging process and method for manufacturing the same
JP3588801B2 (ja) 半導体装置の製造方法
US5843808A (en) Structure and method for automated assembly of a tab grid array package
JPH1084057A (ja) メタルキャリヤフレームを用いたｂｇａ半導体パッケージの製造方法及びそのｂｇａ半導体パッケージ
JPH0355859A (ja) 半導体ダイボンディング方法
WO2008032470A1 (fr) Dispositif semi-conducteur, produit de cadre de montage utilisé dans le dispositif semi-conducteur et procédé de fabrication du dispositif semi-conducteur
KR20050009292A (ko) 반도체장치 및 그 제조방법
US6574858B1 (en) Method of manufacturing a chip package
JPH09252014A (ja) 半導体素子の製造方法
JPH0452623B2 (ja)
JPH11204680A (ja) 半導体装置製造用キャリア
US7160796B2 (en) Method for manufacturing wiring board and semiconductor device
US6444494B1 (en) Process of packaging a semiconductor device with reinforced film substrate
KR20170030542A (ko) 기판 어댑터를 제조하기 위한 방법, 기판 어댑터 및 반도체 소자와 접촉시키기 위한 방법
JPH0266480A (ja) センサ素子の組立て実装方法
JP2000058701A (ja) 補強部付キャリアテープおよびこれを用いた半導体装置
JP3702998B2 (ja) 半導体装置の製造方法
JPH11204577A (ja) 半導体装置の製造方法
JPH07201928A (ja) フィルムキャリア及び半導体装置
KR100377467B1 (ko) 반도체패키지용 써킷테이프의 라미네이션 방법
JP2008004735A (ja) 半導体装置
JPH1092964A (ja) 半導体装置
JPH0817997A (ja) 半導体装置用配線基板の製造方法
KR20110119494A (ko) 회로 보드 구조, 패키징 구조 및 이들을 만드는 방법
JPS62128133A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040309