KR19990067768A - 반도체 장치 제조용 캐리어 - Google Patents

반도체 장치 제조용 캐리어 Download PDF

Info

Publication number
KR19990067768A
KR19990067768A KR1019990000150A KR19990000150A KR19990067768A KR 19990067768 A KR19990067768 A KR 19990067768A KR 1019990000150 A KR1019990000150 A KR 1019990000150A KR 19990000150 A KR19990000150 A KR 19990000150A KR 19990067768 A KR19990067768 A KR 19990067768A
Authority
KR
South Korea
Prior art keywords
carrier
semiconductor device
metal frame
manufacturing
insulating tape
Prior art date
Application number
KR1019990000150A
Other languages
English (en)
Inventor
하타노카즈히사
타케타니노리아키
야수다토모
요시오카오사무
무라카미겐
Original Assignee
하라 세이지
히다찌 케이블 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하라 세이지, 히다찌 케이블 리미티드 filed Critical 하라 세이지
Publication of KR19990067768A publication Critical patent/KR19990067768A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명의 목적은 염가이면서 취급이 용이한 반도체 장치 제조용 캐리어를 제공하는 데에 있다. 이 반도체 장치 제조용 캐리어는 반송을 위한 반송용 홀을 갖는 금속 프레임과, 한 개의 표면 또는 양쪽 표면 위에 복수개의 리드 패턴이 설치된 절연 테이프를 구비한다. 가요성 테이프는 강도가 높은 금속 프레임을 구비하고, 금속 프레임과 함께 운반되기 때문에, 반도체 장치 제조용 캐리어의 강도가 증가하여, 이 캐리어를 용이하게 취급할 수 있게 된다. 반도체 칩들이 몰드되는 경우에, 금속 프레임은 가요성 테이프를 지지하는 홀더로서 사용되기 때문에, 몰딩 공정이 완료된 후에는 수지를 제거하는 작업공정을 생략할 수 있다.

Description

반도체 장치 제조용 캐리어{CARRIER TO BE USED IN FABRICATIONG SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 제조용 캐리어에 관한 것으로, 특히 금속 프레임을 구비하는 반도체 장치 제조용 캐리어에 관한 것이다.
절연 테이프를 사용하는 BGA(Ball Grid Array)용의 반도체 장치를 제조하는 종래의 공정에 있어서, 적어도 한 개의 표면 위에 소정의 패턴(이하, 리드 패턴)으로 각각 배치된 복수개의 그룹의 리드가 설치된 가요성 테이프의 이면 위에 반도체 칩들을 탑재하고, 또 이 반도체 칩들과 리드 패턴들을 전기적으로 접속한다. 그 후에, 리드 패턴과 접속된 반도체 칩을 몰딩수지로 밀봉하고, 땜납 볼을 가요성 테이프의 이면 위에 형성한다. 그러나, 전술한 공정에서는, 가요성 테이프 자체가 반도체 장치 제조용 캐리어로서 사용되기 때문에, 가요성 테이프의 강도가 낮아서, 반도체 장치의 제조공정시에는 특별한 유의가 있어야 한다. 또한, 리드 패턴을 포함하는 각 반도체 칩은 가요성 테이프가 조각들로 절단된 후에 밀봉수지에 의해 한 개씩 몰드되기 때문에, 공정이 복잡하게 되므로, 이와 같이 획득된 반도체 장치는 고가로 된다.
따라서, 본 발명의 목적은 염가이면서 취급이 용이한 반도체 장치 제조용 캐리어를 제공하는 데에 있다.
본 발명의 특징에 따른 반도체 장치 제조용 캐리어는,
적어도 한 개의 표면 위에 복수개의 소정의 리드 패턴이 설치된 절연 테이프와,
이 절연 테이프의 한 개의 표면 주변부에 접합되고, 복수개의 리드 패턴을 노출시키는 개구부를 갖는 금속 프레임을 구비한다.
이하, 본 발명에 대해서는 첨부도면을 참조하면서 설명한다.
도 1은 종래의 반도체 장치 제조용 캐리어를 나타낸 도면,
도 2a 내지 도 2c는 본 발명의 바람직한 실시예에 따른 반도체 장치 제조용 캐리어를 나타낸 도면,
도 3은 본 발명에 따른 반도체 장치 제조용 캐리어를 사용하여 제조되는 반도체 장치를 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 금속 프레임2 : 가요성 테이프
3 : 접착제4 : 테이프 절단부
13 : 스프로켓 홀14 : 리드 패턴
15 : 반송용 홀16 : 개구부
본 발명에 따른 바람직한 실시예의 반도체 장치 제조용 캐리어를 설명하기 전에, 전술한 종래의 반도체 장치 제조용 캐리어에 대해서 도 1을 참조하면서 설명한다.
도 1은 종래의 반도체 장치 제조용 캐리어를 나타낸다. 이 반도체 장치 제조용 캐리어는 가요성 테이프(12)로 형성되고, 이 가요성 테이프 위에는 복수개의 리드 패턴(14)이 소정의 간격으로 2줄로 배치되어 있다. 또한, 가요성 테이프(12)의 양측에는, 반송을 위한 스프로켓 홀(13)이 소정의 간격으로 형성되어 있다. 전술한 반도체 장치의 제조공정에 있어서는, 가요성 테이프(12)가 스프로켓 홀(13)에 의해 기계적으로 반송되기 때문에, 이 가요성 테이프(12) 자체는 반도체 장치 제조용 캐리어로서 사용된다.
또한, 종래의 반도체 장치 제조용 캐리어에 있어서, 반도체 칩 탑재부가 몰딩수지에 의해 밀봉된 경우에, 가요성 테이프(12)는 조각들로 절단되고, 이 조각의 각각은 그 주위에 있는 금속 홀더에 의해 고정된다.
그러나, 종래의 반도체 장치 제조용 캐리어에 따르면, 가요성 테이프 자체가 반송을 위한 캐리어로서 가능하기 때문에, 가요성 테이프의 강도가 낮아서, 그 캐리어를 취급하기 위해서는 특별한 기술 및 장치들이 필요하게 된다.
또한, 종래의 반도체 장치 제조용 캐리어에 있어서, 반도체 칩 탑재부가 몰딩수지에 의해 밀봉되는 경우에, 가요성 테이프가 조각들로 절단되기 때문에, 그 조각들의 각각은 그 주위에 있는 금속 홀더에 의해 고정되고, 몰딩수지는 금속홀더 내에 형성된 수지 유출 통로 내에 존재하며, 금속홀더에 접합된 몰딩수지는 몰딩공정이 완료된 후에 제거되어야 한다.
또한, 종래의 반도체 장치 제조용 캐리어에 있어서는, 전술한 바와 같이 특별한 장치가 필요하고, 금속 홀더로부터 몰딩수지를 제거하는 작업공정이 필요하기 때문에, 반도체 장치의 가격이 증가한다.
다음에, 본 발명에 따른 반도체 장치 제조용 캐리어에 대해서 상세히 설명한다.
도 2a는 본 발명에 따른 반도체 장치 제조용 캐리어를 나타내고, 도 2b는 본 발명에 따른 반도체 장치 제조용 캐리어 내에 구비된 금속 프레임을 나타내며, 도 2c는 본 발명에 따른 반도체 장치 제조용 캐리어 내에 구비된 가요성 테이프를 나타낸다. 본 발명에 따른 반도체 장치 제조용 캐리어는 적어도 한 개의 표면 위에 리드 패턴(14)을 갖는 금속 프레임(1)과 가요성 절연 테이프(2)를 구비한다. 리드 패턴(14)은 Cu막으로 형성되어 있다.
금속 프레임(1)이 리드 패턴(14)과 접촉하는 경우를 피하기 위해, 금속막(1)은 금속막의 중앙 영역에 구멍이 뚫린 개구부(16)를 갖는다. 또한, 접착제(3)가 이 개구부(16)의 외부주변에 인가되어, 가요성 테이프(2)의 주변이 개구부(16)의 외부 주변과 접합된다. 또한, 금속 프레임(1)은 가요성 테이프(2)를 반송시키는 반송용 홀(15)을 가요성 테이프(12)와 서로 겹치지 않는 소정의 주변위치에 구비하고 있다.
이 가요성 테이프(2)는 종래의 테이프 캐리어로 이루어져 있다. 또, 이 가요성 테이프(2)는 종래의 테이프 캐리어의 주변을 따라 형성된 스프로켓 홀(13)을 포함하지 않는, 점선으로 표시된 테이프 절단부(4)를 따라 구멍이 뚫려져 있다. 이 소정 개수의 리드 패턴(14)은 구멍이 뚫린 가요성 테이프(2) 내에 포함된다.
반도체 장치 제조용 캐리어는 이와 같이 획득된 가요성 테이프(2)를 접착제(3)에 의해 금속 프레임(1)에 접합시킴으로써 획득될 수 있다.
본 발명에 따른 반도체 장치 제조용 캐리어에 따르면, 반송용 홀(15)이 강도가 높은 금속 프레임 위에 형성되고, 반도체 장치의 제조공정시에 가요성 테이프가 금속 프레임과 함께 운반되기 때문에, 반도체 장치 제조용 캐리어의 강도가 증가하여, 이 캐리어를 용이하게 취급할 수 있게 된다.
도 3은 본 발명에 따른 반도체 장치 제조용 캐리어를 사용하여 제조된 반도체 장치의 일례를 나타낸다. 이하, 반도체 장치의 제조공정에 대해서 설명한다.
먼저, Cu막으로 형성된 리드 패턴(14)은 가요성 테이프(2)의 이면 위에 탑재되고, 리드 패턴(14)의 소정의 부분은 Au(8)로 도금된다. 다음에, 리드 패턴이 그 위에 탑재된 표면은 Au 도금된 부분을 제외하고는 보호용 레지스트 수지(10)로 덮여 있다. 다음에, 반도체 칩(5)은 수지로 형성된 접착제(17)를 통해서 레지스트 수지(10) 위에 탑재되고, 반도체 칩(5) 및 Au 도금된 부분(8)은 본딩 와이어(7)에 의해 접속된다. 그 후에, 반도체 칩이 탑재된 표면은 밀봉용 수지(6)로 몰드되고, 땜납볼(11)은 가요성 테이프(2)의 이면 위에 형성된다. 마지막으로, 밀봉수지(6)에 의해 몰드된 반도체 장치의 각각은 반도체 장치 제조용 캐리어로부터 분리된다.
전술한 제조공정 또는 반도체 장치에 있어서, 반도체 칩(5)이 그 위에 탑재된 표면이 밀봉수지에 의해 몰드될 때, 금속 프레임(1)은 가요성 테이프(2)의 홀더의 기능을 수행하고, 수지밀봉 공정이 완료된 후에는 가요성 테이프(2)로부터 절단된다. 따라서, 전술한 공정이 종료된 후에는 수지를 제거할 필요가 없다.
본 발명은 완전하고 분명한 개시를 위해 특정한 실시예에 대하여 설명했지만, 첨부된 특허청구범위는 이와 같이 한정되는 것이 아니라, 본 발명이 속하는 기술분야의 당업자에게 발생되는 모든 변형 및 선택적인 구성을 포괄할 것이다.
전술한 바와 같이, 반도체 장치 제조용 캐리어에 따르면, 반도체 칩을 그 위에 탑재하는 가요성 테이프는 강도가 높은 금속 프레임과 함께 운반되기 때문에, 반도체 장치 제조용 캐리어의 강도가 증가하여, 이 캐리어를 용이하게 취급할 수 있게 된다.
또한, 본 발명에 따른 반도체 장치 제조용 캐리어에 있어서, 몰딩수지로 밀봉할 때에 금속 프레임이 가요성 테이프의 홀더의 기능을 수행하기 때문에, 수지밀봉 공정이 완료된 후에는 남아 있는 수지를 제거하는 작업공정이 필요없게 된다.

Claims (6)

  1. 적어도 한 개의 표면 위에 복수개의 소정의 리드 패턴이 설치된 절연 테이프와,
    상기 절연 테이프의 상기 한 개의 표면 주변부에 접합되고, 상기 복수개의 리드 패턴을 노출시키는 개구부를 갖는 금속 프레임을 구비한 것을 특징으로 하는 반도체 장치 제조용 캐리어.
  2. 제 1 항에 있어서,
    상기 금속 프레임은, 상기 절연 테이프 위에 탑재된 반도체 칩들이 몰딩수지에 의해 밀봉된 후에, 상기 절연 테이프로부터 분리되는 것을 특징으로 하는 반도체 장치 제조용 캐리어.
  3. 제 1 항에 있어서,
    상기 복수개의 소정의 리드 패턴의 개수는 상기 절연 테이프 위에 탑재되어야 하는 반도체 칩의 개수와 같고,
    상기 금속 프레임은 그것의 주변부에 상기 절연 테이프를 반송시키는 반송용 홀을 구비한 것을 특징으로 하는 반도체 장치 제조용 캐리어.
  4. 제 1 항에 있어서,
    상기 절연 테이프 위에 탑재된 복수개의 반도체 칩이 몰딩에 의해 밀봉될 때, 상기 금속 프레임은 금형 내에서 상기 절연 테이프를 지지하는 지지부재로서의 기능을 수행하는 것을 특징으로 하는 반도체 장치 제조용 캐리어.
  5. 제 1 항에 있어서,
    상기 금속 프레임은 접착제에 의해 상기 절연 테이프와 접합되는 것을 특징으로 하는 반도체 장치 제조용 캐리어.
  6. 적어도 한 개의 표면 위에 소정의 리드 패턴을 갖는 절연막과,
    상기 절연막의 한 개의 표면의 주변부에 고정되고, 상기 소정의 리드 패턴을 반도체 장치 제조공정 영역에 노출시키는 개구부를 갖는 금속 프레임을 구비한 것을 특징으로 하는 반도체 장치 제조용 캐리어.
KR1019990000150A 1998-01-09 1999-01-07 반도체 장치 제조용 캐리어 KR19990067768A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2992 1992-01-06
JP10002992A JPH11204680A (ja) 1998-01-09 1998-01-09 半導体装置製造用キャリア

Publications (1)

Publication Number Publication Date
KR19990067768A true KR19990067768A (ko) 1999-08-25

Family

ID=11544884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990000150A KR19990067768A (ko) 1998-01-09 1999-01-07 반도체 장치 제조용 캐리어

Country Status (2)

Country Link
JP (1) JPH11204680A (ko)
KR (1) KR19990067768A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578690B1 (ko) * 2002-12-24 2006-05-12 미츠이 긴조쿠 고교 가부시키가이샤 전자부품 실장용 필름 캐리어 테이프

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6782610B1 (en) * 1999-05-21 2004-08-31 North Corporation Method for fabricating a wiring substrate by electroplating a wiring film on a metal base
KR100377467B1 (ko) * 1999-12-30 2003-03-26 앰코 테크놀로지 코리아 주식회사 반도체패키지용 써킷테이프의 라미네이션 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578690B1 (ko) * 2002-12-24 2006-05-12 미츠이 긴조쿠 고교 가부시키가이샤 전자부품 실장용 필름 캐리어 테이프

Also Published As

Publication number Publication date
JPH11204680A (ja) 1999-07-30

Similar Documents

Publication Publication Date Title
US10998288B2 (en) Method of manufacturing a semiconductor device
US5852870A (en) Method of making grid array assembly
US5843808A (en) Structure and method for automated assembly of a tab grid array package
US5905633A (en) Ball grid array semiconductor package using a metal carrier ring as a heat spreader
US6710265B2 (en) Multi-strand substrate for ball-grid array assemblies and method
KR100220154B1 (ko) 반도체 패키지의 제조방법
US6110755A (en) Method for manufacturing semiconductor device
MY123937A (en) Process for manufacturing semiconductor package and circuit board assembly
KR100369386B1 (ko) 볼그리드어레이반도체패키지용인쇄회로기판및이를이용한볼그리드어레이반도체패키지의봉지방법
JP3612155B2 (ja) 半導体装置および半導体装置用のリードフレーム
KR19990067768A (ko) 반도체 장치 제조용 캐리어
US6772510B1 (en) Mapable tape apply for LOC and BOC packages
JP2907195B2 (ja) 半導体装置の製造方法
KR20030072038A (ko) Ｂｇａ 패키지 제조용 척 테이블
JPH05327177A (ja) プリント配線基板の製造方法
KR100308396B1 (ko) 반도체패키지의제조방법
JPH07201928A (ja) フィルムキャリア及び半導体装置
KR200159861Y1 (ko) 반도체 패키지
KR100369394B1 (ko) 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
KR100419950B1 (ko) 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법
KR100337457B1 (ko) 반도체패키지의 제조 방법
KR100379086B1 (ko) 반도체패키지제조방법
JPH11204577A (ja) 半導体装置の製造方法
KR100306230B1 (ko) 반도체 패키지 구조
KR20010004610A (ko) 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application