JP4288517B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4288517B2
JP4288517B2 JP2006174928A JP2006174928A JP4288517B2 JP 4288517 B2 JP4288517 B2 JP 4288517B2 JP 2006174928 A JP2006174928 A JP 2006174928A JP 2006174928 A JP2006174928 A JP 2006174928A JP 4288517 B2 JP4288517 B2 JP 4288517B2
Authority
JP
Japan
Prior art keywords
conductive material
anisotropic conductive
semiconductor element
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006174928A
Other languages
English (en)
Other versions
JP2006310880A (ja
Inventor
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006174928A priority Critical patent/JP4288517B2/ja
Publication of JP2006310880A publication Critical patent/JP2006310880A/ja
Application granted granted Critical
Publication of JP4288517B2 publication Critical patent/JP4288517B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
近年の電子機器の小型化に伴い、高密度実装に適した半導体装置のパッケージが要求されている。これに応えるために、BGA(Ball Grid Array)やCSP(Chip Scale/Size Package)のような表面実装型パッケージが開発されている。表面実装型パッケージでは、半導体チップに接続される配線パターンの形成された基板が使用されることがある。
表面実装型パッケージでは、半導体チップと基板との間に隙間が形成されて水分が侵入しないようにすることが要求されている。
本発明は、この問題点を解決するものであり、その目的は、信頼性及び生産性に優れた半導体装置の製造方法及びその方法により製造される半導体装置、回路基板並びに電子機器を提供することにある。
(1)本発明に係る半導体装置の製造方法は、基板の配線パターンが形成された面と、半導体素子の電極が形成された面との間に、接着剤を介在させる第1工程と、
前記半導体素子と前記基板との間に圧力を加えて、前記配線パターンと前記電極とを電気的に導通させ、前記接着剤を、前記半導体素子の側面を覆うまで回り込ませる第2工程と、
前記接着剤の前記側面を覆った部分を硬化する第3工程と、
を含む。
本発明によれば、接着剤が、半導体素子の側面を覆うので、機械的な破壊から半導体素子を保護することに加え、電極に水分が到達することを防止してコロージョンを防止することができる。
(2)この半導体装置の製造方法において、
前記接着剤は、前記第2工程完了後における前記半導体素子と前記基板との間隔よりも大きな厚みで前記第1工程で設けられ、前記第2工程で前記半導体素子と前記基板との間で加圧されて前記半導体素子からはみ出してもよい。
(3)この半導体装置の製造方法において、
前記第2工程後、前記接着剤と前記半導体素子との接触領域以外の領域で前記基板を切断することをさらに含んでもよい。
(4)この半導体装置の製造方法において、
前記接着剤には導電粒子が分散されており、前記導電粒子により前記配線パターンと前記電極とを電気的に導通させてもよい。
これによれば、導電粒子によって配線パターンと電極とを電気的に導通させるので、信頼性及び生産性に優れた方法で半導体装置を製造することができる。
(5)この半導体装置の製造方法において、
前記第1工程前に、前記接着剤を予め前記半導体素子の前記電極が形成された前記面に設けておいてもよい。
(6)この半導体装置の製造方法において、
前記第1工程前に、前記接着剤を予め前記基板の前記配線パターンが形成された面に設けておいてもよい。
(7)この半導体装置の製造方法において、
前記接着剤は、遮光性材料を含有してもよい。
これによれば、接着剤が遮光性材料を含有するので、半導体素子の電極を有する面への迷光を遮断することができる。これにより、半導体素子の誤作動を防止することができる。
(8)本発明に係る半導体装置は、電極を有する半導体素子と、配線パターンが形成された基板と、接着剤と、
を有し、
前記電極と前記配線パターンとは電気的に導通し、
前記接着剤は、前記基板の前記配線パターンが形成された面と、前記半導体素子の前記電極が形成された面との間に介在し、かつ、前記半導体素子の側面を覆い、かつ、前記接着剤の前記側面を覆った部分が硬化している。
これによれば、接着剤は、半導体素子の側面を覆うので、機械的な破壊から半導体素子を保護する。また、半導体素子は、電極から遠い位置まで接着剤にて覆われるので、電極に水分が到達しにくくなり、電極のコロージョンを防止することができる。
(9)この半導体装置において、
前記接着剤には導電粒子が分散されて異方性導電材料を構成してもよい。
これによれば、異方性導電材料によって配線パターンと電極とが電気的に導通しているので、信頼性及び生産性に優れている。
(10)この半導体装置において、
前記異方性導電材料は、前記配線パターンの全てを覆って設けられてもよい。
(11)この半導体装置において、
前記接着剤は、遮光性材料を含有してもよい。
これによれば、接着剤が遮光性材料を含有するので、半導体素子の電極を有する面への迷光を遮断することができる。これにより、半導体素子の誤作動を防止することができる。
(12)本発明に係る半導体装置は、上記方法により製造されたものである。
(13)本発明に係る回路基板には、上記半導体装置が実装されている。
(14)本発明に係る電子機器は、上記回路基板を有する。
以下、本発明の好適な実施の形態について図面を参照して説明する。本発明の実施の形態は、図5A及び図5Bに示されている。本発明の実施には、次の参考形態を適用することができる。
(第1の参考形態)
図1A〜図1Dは、第1の参考形態に係る半導体装置の製造方法を示す図である。本参考形態では、図1Aに示すように、配線パターン10が少なくとも一方の面18に形成された基板12が使用される。
基板12は、フレキシブル基板等の有機系材料から形成されたもの、金属系基板等の無機系材料から形成されたもの、両者の組み合わされたもののうちいずれであってもよい。フレキシブル基板として、テープキャリアが使用されてもよい。基板12の導電性が高い場合には、基板12と配線パターン10との間及びスルーホール14の内側、又はこれに加えて配線パターン10の形成面とは逆の面に、絶縁膜が形成される。
基板12にはスルーホール14が形成されており、配線パターン10はスルーホール14上をまたいで形成されている。また、配線パターン10の一部として、スルーホール14上には外部電極形成用のランド17が形成されている。
このような基板12が用意されると、基板12に接着剤の一例として異方性導電材料16を設ける。以下の説明において、異方性導電材料は、接着剤の一例である。異方性導電材料16は、接着剤(バインダ)に導電粒子(導電フィラー)が分散されたもので、分散剤が添加される場合もある。異方性導電材料16は、予めシート状に形成されてから基板12に貼り付けてもよく、あるいは液状のまま基板12に設けてもよい。また、異方性導電材料16は、半導体素子20の電極22を有する面24よりも大きく設けてもよいが、面24よりも小さく設けて、押圧されて面24からはみ出す量で設けてもよい。
あるいは、異方性導電材料16を、半導体素子20の面24に、押圧されて面24からはみ出す量で設けてもよい。なお、導電粒子を含有しない接着剤を使用しても、電極22と配線パターン10とを電気的に接続することができる。
本参考形態では、異方性導電材料に熱硬化性の接着剤が使用され、さらに、異方性導電材料16は遮光性材料を含有してもよい。遮光性材料として、例えば黒色染料あるいは黒色顔料を接着剤樹脂中に分散させたものを用いることができる。
使用する接着剤としては、エポキシ系を代表例とする熱硬化型接着剤を使用してもよいし、エポキシ系又はアクリレート系を代表例とする光硬化型接着剤を使用してもよい。さらに、電子線硬化タイプ、熱可塑(熱接着)タイプの接着剤を用いてもよい。熱硬化型以外の接着剤を使用する場合、以下全ての実施の形態中で、加熱又は加圧する代わりに、エネルギーを加えればよい。
次に、例えば、異方性導電材料16上に、半導体素子20を載せる。詳しくは、半導体素子20の電極22を有する面24を、異方性導電材料16に向けて半導体素子20を載せる。また、電極22が、配線パターン10の電極接続用のランド(図示せず)上に位置するように、半導体素子20を配置する。なお、半導体素子20は、二辺にのみ電極22が形成されたものであっても、四辺に電極22が形成されたものでもよい。電極22は、金又はハンダ等の突起をAlパッド上に設けたものを用いることが多いが、配線パターン10側に、前述の突起又は配線パターン10をエッチングして作成した突起を用いても良い。
以上の工程により、半導体素子20の電極22が形成された面24と、基板12の配線パターン10が形成された面18と、の間に異方性導電材料16が介在する。そして、治具30を、電極22が形成された面24とは反対の面26に押しつけて、半導体素子20を基板12の方向に加圧する。あるいは、半導体素子20と基板12との間に圧力を加える。接着剤の一例である異方性導電材料16は、半導体素子20の面24の領域内に設けられていた場合でも、圧力によって、面24からはみ出すようになる。また、治具30は、ヒータ32を内蔵しており、半導体素子20を加熱する。なお、治具30として、異方性導電材料16がはみ出した部分にも熱を出来るだけ加えたい点を考慮すると、半導体素子20の平面積よりも大きい平面積を有するものを用いることが好ましい。こうすることで、半導体素子20の周囲まで熱が加わり易くなる。
こうして、図1Bに示すように、半導体素子20の電極22と、配線パターン10とは、異方性導電材料16の導電粒子を介して、電気的に導通する。本参考形態によれば、異方性導電材料16によって配線パターン10と電極22とを電気的に導通させるので、信頼性及び生産性に優れた方法で半導体装置を製造することができる。
また、治具30によって半導体素子20が加熱されているので、異方性導電材料16は、半導体素子20との接触領域において硬化している。ただし、この状態では、半導体素子20と接触してない領域又は半導体素子20から離れた領域は、異方性導電材料16には熱が行き届かないので、完全には硬化していない。この領域の硬化は、次の工程で行われる。
図1Cに示すように、基板12のスルーホール14内及びその付近に、ハンダ34を設ける。ハンダ34は、例えばクリームハンダを用いて、印刷法により設けることができる。また、予め形成されたハンダボールを上記位置に載せても良い。
続いて、リフロー工程においてハンダ34を加熱して、図1Dに示すように、ハンダボール36を形成する。ハンダボール36は、外部電極となる。このリフロー工程では、ハンダ34のみならず異方性導電材料16も加熱される。この熱によって、異方性導電材料16の未硬化の領域も硬化する。すなわち、異方性導電材料16のうち、半導体素子20と接触していない領域又は半導体素子20から離れた領域が、ハンダボール36の形成のためのリフロー工程で硬化する。
こうして得られた半導体装置1によれば、異方性導電材料16の全てが硬化しているので、半導体素子20の外周部において異方性導電材料16が基板12からはがれて水分が侵入して配線パターン10のマイグレーションを引き起こすことが防止される。また、異方性導電材料16の全体が硬化するので、異方性導電材料16中への水分の含有も防止することができる。
さらに、半導体装置1は、遮光性材料を含有する異方性導電材料16によって、半導体素子20の電極22を有する面24が覆われているので、この面24への迷光を遮断することができる。これにより、半導体素子20の誤作動を防止することができる。
図2A及び図2Bは、第1の参考形態の変形例を示す図である。この変形例では、第1の参考形態と同じ構成には同じ符号をとり、その構成及びその構成に起因する効果についての説明を省略する。この点は、以降の実施の形態でも同様である。
図2Aに示す工程は、図1Bの工程後で図1Cの工程前に、行われる。具体的には、異方性導電材料16のうち、半導体素子20と接触していない領域又は半導体素子20から離れた領域を、加熱治具38にて加熱する。加熱治具38には、未硬化の異方性導電材料16が付着しにくいように、接着剤の一例である異方性導電材料16との離型性が高いテフロン(登録商標)などからなる離型層39が設けられていることが好ましい。あるいは、離型層39を、接着剤の一例である異方性導電材料16上に設けておいてもよい。さらに、接着剤の一例である異方性導電材料16とは非接触で、これを加熱してもよい。こうすることで、異方性導電材料16のうち、半導体素子20と接触していない領域又は半導体素子20から離れた領域を硬化させることができる。また、治具ではなく、部分的に加熱できる熱風又は光ヒータを用いても良い。
あるいは、図2Bに示すように、図1Bの工程後で図1Cの工程前に、半導体素子20とは別の電子部品40を配線パターン10に電気的に接合するためのリフロー工程を行ってもよい。このリフロー工程によって、異方性導電材料16のうち、半導体素子20と接触していない領域又は半導体素子20から離れた領域が加熱されて硬化する。なお、電子部品40として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
これらの変形例によっても、異方性導電材料16の全てを硬化させることができるので、異方性導電材料16が基板12からはがれて水分が侵入し、配線パターン10のマイグレーションを引き起こすことが防止される。また、異方性導電材料16の全体が硬化するので、水分の含有も防止することができる。
また、上記工程後に、接着剤の一例である異方性導電材料16の半導体素子20からはみ出した領域で、基板12を切断してもよい。
本参考形態では、基板12として片面配線基板を用いた例を述べたが、これに限ることはなく、両面配線板又は多層配線板を用いてもよい。この場合、スルーホール中にハンダを形成せず、半導体素子載置面とは逆の面に設けられるランド上にハンダボールを形成してもよい。また、ハンダボールのかわりに、他の導電性突起を用いても良い。さらに、半導体素子と基板との接続は、ワイヤーボンディングによってもよい。これらは、以降の実施の形態でも同様である。
また、本実施の形態では、熱硬化性の接着剤のみならず、熱可塑性の接着剤の一例となる異方性導電材料16を使用してもよい。熱可塑性の接着剤は、冷却して硬化させることができる。あるいは、紫外線などの放射線で硬化する接着剤を使用してもよい。このことは、以下の実施の形態でも同様である。
(第2の参考形態)
図3A及び図3Bは、第2の参考形態に係る半導体装置の製造方法を示す図である。本参考形態は、第1の参考形態に引き続き行われる。
すなわち、本参考形態では、図1Dの工程に続いて、図3Aに示すように、異方性導電材料16及び基板12を、半導体素子20よりもわずかに大きいサイズに、固定刃41にて押さえながら可動刃42によって切断して、図3Bに示す半導体装置2を得る。切断の手段は、これに限定されるものではなく、他の切断手段及び固定手段があれば適用することができる。半導体装置2は、異方性導電材料16とともに基板12が切断されるので、両者の切断面が面一になり、基板12の全面を異方性導電材料16が覆う。そして、配線パターン10が露出しないので、水分が配線パターン10に到達せずマイグレーションを防止することができる。
また、本参考形態によれば、異方性導電材料16は、切断されることになるので、半導体素子20と等しいかわずかに大きいサイズに予め切断しておく必要もなく、半導体素子20の位置に対応するように正確に位置合わせする必要がない。
なお、本参考形態は、ハンダボール36を形成してから異方性導電材料16及び基板12が切断される例であるが、切断の時期は、少なくとも半導体素子20が異方性導電材料16上に載せられた後であればハンダボール36の形成に関わらずいつでもよい。ただし、異方性導電材料16は、少なくとも半導体素子20との接触領域において硬化していることが好ましい。この場合には、半導体素子20と配線パターン10との位置ずれを防止することができる。また、異方性導電材料16は、切断箇所においても未硬化であるよりも硬化していた方が、切断工程が容易である。
なお、基板12を切断するのであれば、接着剤の一例である異方性導電材料16の全体を一度に硬化させてもよい。例えば、半導体素子20の電極22と配線パターン10とを電気的に接続させるときに、接着剤の一例である異方性導電材料16の全体に対して、加熱したり冷却したりすればよい。熱硬化性の接着剤が使用されるときには、具体的には、半導体素子20及び半導体素子20からはみ出した接着剤の両方に接触する治具を使用してもよい。あるいは、オーブンによって加熱してもよい。
(第3の参考形態)
図4A及び図4Bは、第3の参考形態に係る半導体装置の製造方法を示す図である。本参考形態では、第1の参考形態の基板12が使用され、基板12には、保護層50が形成される。保護層50は、配線パターン10を覆って水分に触れないようにするもので、例えばソルダレジストが使用される。
保護層50は、半導体素子20を基板12に搭載するための領域よりも広い領域52を除いて形成されている。すなわち、領域52は、半導体素子20の電極22を有する面24よりも大きく、この領域52内において、半導体素子20の電極22との接続用のランド(図示せず)が、配線パターン10に形成されている。あるいは、保護層50は、少なくとも半導体素子20の電極20との電気的な接続部を避けて形成されていればよい。
このような基板12に、第1の参考形態の異方性導電材料16として選択可能な材料からなる異方性導電材料54(接着剤)が設けられる。なお、異方性導電材料54は、遮光性材料を含有することが必須ではないが、含有していれば第1の参考形態と同様の効果を得られる。
本参考形態では、異方性導電材料54は、半導体素子20の搭載領域から保護層50にかけて設けられる。すなわち、異方性導電材料54は、保護層50の形成されない領域52において配線パターン10及び基板12を覆うとともに、保護層50の領域52を形成する端部に重なって形成される。あるいは、接着剤の一例となる異方性導電材料54は、半導体素子20側に設けてもよい。詳しくは、第1の参考形態で説明した内容が適用される。
そして、図4Aに示すように、治具30を介して半導体素子20を基板12の方向に加圧して加熱する。あるいは、少なくとも半導体素子20と基板12との間に圧力を加える。こうして、図4Bに示すように、半導体素子20の電極22と配線パターン10とが電気的に導通する。その後、図1C及び図1Dに示すのと同様の工程で、ハンダボールを形成して半導体装置が得られる。
本参考形態によれば、異方性導電材料54が、保護層50の形成されない領域52に形成されるだけでなく、保護層50の領域52を形成する端部に重なって形成されている。したがって、異方性導電材料54と保護層50との間に隙間が形成されないので、配線パターン10が露出せず、マイグレーションを防止することができる。
なお、本参考形態においても、半導体素子20からはみだした領域において異方性導電材料54を硬化させることが好ましい。その硬化の工程は、第1の参考形態と同様の工程を適用することができる。
(本実施の形態)
図5A及び図5Bは、本実施の形態に係る半導体装置の製造方法を示す図である。本実施の形態では、第1の参考形態の基板12が使用され、基板12の上に、異方性導電材料56(接着剤)が設けられる。本実施の形態では、第1の参考形態と比べて、異方性導電材料56の厚みにおいて異なっていてもよい。すなわち、図5Aに示すように、本実施の形態では、異方性導電材料56の厚みが、図1Aに示す異方性導電材料16の厚みよりも大きくなっている。具体的には、異方性導電材料56は、半導体素子20の電極22を有する面24と、基板12に形成された配線パターン10との間隔よりも厚くなっている。また、異方性導電材料56は、半導体素子20よりも少なくとも若干大きくなっている。なお、この厚みと大きさの条件は、少なくともいずれか一方が満たされていればよい。
そして、図5Aに示すように、例えば、治具30を介して半導体素子20を基板12の方向に加圧して加熱する。そうすると、図5Bに示すように、異方性導電材料56が、半導体素子20の側面28の一部又は全部に至るまでまわりこむ。その後、図1C及び図1Dに示すのと同様の工程で、ハンダボールを形成して半導体装置が得られる。
本実施の形態によれば、半導体素子20の側面28の少なくとも一部が異方性導電材料56によって覆われるので、機械的な破壊から半導体素子20が保護されることに加えて、電極22から離れた位置まで異方性導電材料56が覆うので、電極22などのコロージョンを防止することができる。
前述した実施の形態は、FDB(Face Down Bonding)のCSP(Chip Size/Scale Package)を中心に記述されているが、FDBを適用した半導体装置、例えばCOF(Chip on Film)やCOB(Chip on Board)を適用した半導体装置などにも、本発明を適用することができる。
図6には、上述した実施の形態に係る方法によって製造された半導体装置1100を実装した回路基板1000が示されている。回路基板1000には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板1000には、例えば銅からなる配線パターンが所望の回路となるように形成されている。そして、配線パターンと半導体装置1100の外部電極とを機械的に接続することでそれらの電気的導通が図られる。
なお、半導体装置1100は、実装面積をベアチップにて実装する面積にまで小さくすることができるので、この回路基板1000を電子機器に用いれば電子機器自体の小型化が図れる。また、同一面積内においてはより実装スペースを確保することができ、高機能化を図ることも可能である。
そして、この回路基板1000を備える電子機器として、図7には、ノート型パーソナルコンピュータ1200が示されている。
なお、能動部品か受動部品かを問わず、種々の面実装用の電子部品に本発明を応用することもできる。電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。
図1A〜図1Dは、第1の参考形態に係る半導体装置の製造方法を示す図である。 図2A及び図2Bは、第1の参考形態の変形例を示す図である。 図3A及び図3Bは、第2の参考形態に係る半導体装置の製造方法を示す図である。 図4A及び図4Bは、第3の参考形態に係る半導体装置の製造方法を示す図である。 図5A及び図5Bは、本実施の形態に係る半導体装置の製造方法を示す図である。 図6は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。 図7は、本実施の形態に係る半導体装置が実装された回路基板を備える電子機器を示す図である。
符号の説明
10 配線パターン
12 基板
16 異方性導電材料
18 面
20 半導体素子
22 電極
24 面
28 側面
30 治具
36 ハンダボール
38 加熱治具
40 電子部品

Claims (8)

  1. 配線パターンが形成された基板と、電極が形成された半導体素子と、を用意する第1工程と、
    前記第1工程後、前記基板上において前記半導体素子が搭載されるための半導体素子領域と、前記配線パターンのうち、前記半導体素子領域から外側に延びる配線パターンの一部を、導電粒子が分散されてなる異方性導電材料で覆い、前記基板の前記配線パターンが形成された面と、前記半導体素子の前記電極が形成された面との間に、前記異方性導電材料を介在させる第2工程と、
    前記第2工程後、前記半導体素子を前記基板の前記半導体素子領域に搭載し、前記基板と前記半導体素子の間に圧力を加えて、前記配線パターンと前記電極とを電気的に導通させ、前記半導体素子領域における前記異方性導電材料を、前記半導体素子の側面を覆うまで回り込ませる第3工程と、
    前記第3工程後、前記異方性導電材料と前記半導体素子との接触領域における、前記異方性導電材料を硬化する第4工程と、
    前記第4工程後、前記配線パターンの一部を覆った部分における、前記異方性導電材料であって、かつ、前記半導体素子と接触していない前記異方性導電材料を硬化する第5工程と、
    を含む半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記異方性導電材料は、前記第3工程完了後における前記半導体素子と前記基板との間隔よりも大きな厚みで前記第2工程で設けられ、前記第3工程で前記半導体素子と前記基板との間で加圧されて前記半導体素子からはみ出す半導体装置の製造方法。
  3. 請求項1記載の半導体装置の製造方法において、
    前記第工程後、前記異方性導電材料と前記半導体素子との前記接触領域以外の領域で前記基板を切断することをさらに含む半導体装置の製造方法。
  4. 請求項1記載の半導体装置の製造方法において、
    前記第3工程前に、前記異方性導電材料を予め前記基板の前記配線パターンが形成された面に設けておく半導体装置の製造方法。
  5. 請求項1記載の半導体装置の製造方法において、
    前記異方性導電材料は、遮光性材料を含有する半導体装置の製造方法。
  6. 請求項1記載の半導体装置の製造方法において、
    前記第5工程の前記配線パターン領域の一部を覆った部分の前記異方性導電材料を硬化する方法は、加熱治具を、前記異方性導電材料と直接接触させて加熱して行う半導体装置の製造方法。
  7. 請求項1記載の半導体装置の製造方法において、
    前記第5工程の前記配線パターン領域の一部を覆った部分の前記異方性導電材料を硬化する方法は、加熱治具、熱風または光ヒーターにより、前記異方性導電材料と非接触で加熱して行う半導体装置の製造方法。
  8. 請求項1記載の半導体装置の製造方法において、
    前記第5工程の前記配線パターン領域の一部を覆った部分の前記異方性導電材料を硬化する方法は、前記配線パターンに形成されるハンダバンプをリフローする際、加えられる熱の熱伝導により、前記異方性導電材料を非接触で加熱して行う半導体装置の製造方法。
JP2006174928A 1998-07-01 2006-06-26 半導体装置の製造方法 Expired - Fee Related JP4288517B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006174928A JP4288517B2 (ja) 1998-07-01 2006-06-26 半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20124698 1998-07-01
JP2006174928A JP4288517B2 (ja) 1998-07-01 2006-06-26 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000558550A Division JP4448617B2 (ja) 1998-07-01 1999-06-25 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (2)

Publication Number Publication Date
JP2006310880A JP2006310880A (ja) 2006-11-09
JP4288517B2 true JP4288517B2 (ja) 2009-07-01

Family

ID=37477309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006174928A Expired - Fee Related JP4288517B2 (ja) 1998-07-01 2006-06-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4288517B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011095707A (ja) * 2009-09-29 2011-05-12 Sekisui Plastics Co Ltd 光反射シートの折り曲げ加工方法及び光反射板
JP5621401B2 (ja) 2010-08-17 2014-11-12 デクセリアルズ株式会社 接続構造体の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669075B2 (ja) * 1986-11-13 1994-08-31 株式会社日立製作所 半導体装置
JP2780293B2 (ja) * 1988-12-19 1998-07-30 松下電器産業株式会社 半導体装置
JP2585891B2 (ja) * 1991-05-20 1997-02-26 富士通株式会社 ボンディングツール
JPH07225391A (ja) * 1994-02-14 1995-08-22 Toshiba Corp 液晶表示モジュール
JP2828021B2 (ja) * 1996-04-22 1998-11-25 日本電気株式会社 ベアチップ実装構造及び製造方法
JP3261981B2 (ja) * 1996-06-17 2002-03-04 松下電器産業株式会社 バンプ付きワークのボンディング方法およびボンディング構造
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JPH10116855A (ja) * 1996-10-09 1998-05-06 Oki Electric Ind Co Ltd 半導体部品の実装装置および実装方法
JPH1167795A (ja) * 1997-08-08 1999-03-09 Nec Corp 半導体チップ搭載装置及び半導体チップ搭載方法並びに半導体装置

Also Published As

Publication number Publication date
JP2006310880A (ja) 2006-11-09

Similar Documents

Publication Publication Date Title
JP4448617B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3604248B2 (ja) 半導体装置の製造方法
US7521293B2 (en) Method of manufacturing semiconductor device, semiconductor device, circuit board, and electronic instrument
US6335563B1 (en) Semiconductor device, method of fabricating the same, circuit board, and electronic device
JP4288517B2 (ja) 半導体装置の製造方法
JP2005252310A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5589598B2 (ja) 半導体装置の製造方法
JP3668686B2 (ja) チップ部品の実装構造
JPH10289929A (ja) 表面実装部品の実装方法
JP2006165337A (ja) 半導体装置及び半導体装置の実装構造
KR20000011511A (ko) 반도체장치및그제조방법,회로기판및전자기기
JP2005142411A (ja) 半導体部品の実装方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080620

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080709

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090304

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090317

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140410

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees