JP4288517B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4288517B2 JP4288517B2 JP2006174928A JP2006174928A JP4288517B2 JP 4288517 B2 JP4288517 B2 JP 4288517B2 JP 2006174928 A JP2006174928 A JP 2006174928A JP 2006174928 A JP2006174928 A JP 2006174928A JP 4288517 B2 JP4288517 B2 JP 4288517B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive material
- anisotropic conductive
- semiconductor element
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Wire Bonding (AREA)
Description
前記半導体素子と前記基板との間に圧力を加えて、前記配線パターンと前記電極とを電気的に導通させ、前記接着剤を、前記半導体素子の側面を覆うまで回り込ませる第2工程と、
前記接着剤の前記側面を覆った部分を硬化する第3工程と、
を含む。
本発明によれば、接着剤が、半導体素子の側面を覆うので、機械的な破壊から半導体素子を保護することに加え、電極に水分が到達することを防止してコロージョンを防止することができる。
(2)この半導体装置の製造方法において、
前記接着剤は、前記第2工程完了後における前記半導体素子と前記基板との間隔よりも大きな厚みで前記第1工程で設けられ、前記第2工程で前記半導体素子と前記基板との間で加圧されて前記半導体素子からはみ出してもよい。
(3)この半導体装置の製造方法において、
前記第2工程後、前記接着剤と前記半導体素子との接触領域以外の領域で前記基板を切断することをさらに含んでもよい。
(4)この半導体装置の製造方法において、
前記接着剤には導電粒子が分散されており、前記導電粒子により前記配線パターンと前記電極とを電気的に導通させてもよい。
これによれば、導電粒子によって配線パターンと電極とを電気的に導通させるので、信頼性及び生産性に優れた方法で半導体装置を製造することができる。
(5)この半導体装置の製造方法において、
前記第1工程前に、前記接着剤を予め前記半導体素子の前記電極が形成された前記面に設けておいてもよい。
(6)この半導体装置の製造方法において、
前記第1工程前に、前記接着剤を予め前記基板の前記配線パターンが形成された面に設けておいてもよい。
(7)この半導体装置の製造方法において、
前記接着剤は、遮光性材料を含有してもよい。
これによれば、接着剤が遮光性材料を含有するので、半導体素子の電極を有する面への迷光を遮断することができる。これにより、半導体素子の誤作動を防止することができる。
(8)本発明に係る半導体装置は、電極を有する半導体素子と、配線パターンが形成された基板と、接着剤と、
を有し、
前記電極と前記配線パターンとは電気的に導通し、
前記接着剤は、前記基板の前記配線パターンが形成された面と、前記半導体素子の前記電極が形成された面との間に介在し、かつ、前記半導体素子の側面を覆い、かつ、前記接着剤の前記側面を覆った部分が硬化している。
これによれば、接着剤は、半導体素子の側面を覆うので、機械的な破壊から半導体素子を保護する。また、半導体素子は、電極から遠い位置まで接着剤にて覆われるので、電極に水分が到達しにくくなり、電極のコロージョンを防止することができる。
(9)この半導体装置において、
前記接着剤には導電粒子が分散されて異方性導電材料を構成してもよい。
これによれば、異方性導電材料によって配線パターンと電極とが電気的に導通しているので、信頼性及び生産性に優れている。
(10)この半導体装置において、
前記異方性導電材料は、前記配線パターンの全てを覆って設けられてもよい。
(11)この半導体装置において、
前記接着剤は、遮光性材料を含有してもよい。
これによれば、接着剤が遮光性材料を含有するので、半導体素子の電極を有する面への迷光を遮断することができる。これにより、半導体素子の誤作動を防止することができる。
(12)本発明に係る半導体装置は、上記方法により製造されたものである。
(13)本発明に係る回路基板には、上記半導体装置が実装されている。
(14)本発明に係る電子機器は、上記回路基板を有する。
図1A〜図1Dは、第1の参考形態に係る半導体装置の製造方法を示す図である。本参考形態では、図1Aに示すように、配線パターン10が少なくとも一方の面18に形成された基板12が使用される。
図3A及び図3Bは、第2の参考形態に係る半導体装置の製造方法を示す図である。本参考形態は、第1の参考形態に引き続き行われる。
図4A及び図4Bは、第3の参考形態に係る半導体装置の製造方法を示す図である。本参考形態では、第1の参考形態の基板12が使用され、基板12には、保護層50が形成される。保護層50は、配線パターン10を覆って水分に触れないようにするもので、例えばソルダレジストが使用される。
図5A及び図5Bは、本実施の形態に係る半導体装置の製造方法を示す図である。本実施の形態では、第1の参考形態の基板12が使用され、基板12の上に、異方性導電材料56(接着剤)が設けられる。本実施の形態では、第1の参考形態と比べて、異方性導電材料56の厚みにおいて異なっていてもよい。すなわち、図5Aに示すように、本実施の形態では、異方性導電材料56の厚みが、図1Aに示す異方性導電材料16の厚みよりも大きくなっている。具体的には、異方性導電材料56は、半導体素子20の電極22を有する面24と、基板12に形成された配線パターン10との間隔よりも厚くなっている。また、異方性導電材料56は、半導体素子20よりも少なくとも若干大きくなっている。なお、この厚みと大きさの条件は、少なくともいずれか一方が満たされていればよい。
12 基板
16 異方性導電材料
18 面
20 半導体素子
22 電極
24 面
28 側面
30 治具
36 ハンダボール
38 加熱治具
40 電子部品
Claims (8)
- 配線パターンが形成された基板と、電極が形成された半導体素子と、を用意する第1工程と、
前記第1工程後、前記基板上において前記半導体素子が搭載されるための半導体素子領域と、前記配線パターンのうち、前記半導体素子領域から外側に延びる配線パターンの一部を、導電粒子が分散されてなる異方性導電材料で覆い、前記基板の前記配線パターンが形成された面と、前記半導体素子の前記電極が形成された面との間に、前記異方性導電材料を介在させる第2工程と、
前記第2工程後、前記半導体素子を前記基板の前記半導体素子領域に搭載し、前記基板と前記半導体素子の間に圧力を加えて、前記配線パターンと前記電極とを電気的に導通させ、前記半導体素子領域における前記異方性導電材料を、前記半導体素子の側面を覆うまで回り込ませる第3工程と、
前記第3工程後、前記異方性導電材料と前記半導体素子との接触領域における、前記異方性導電材料を硬化する第4工程と、
前記第4工程後、前記配線パターンの一部を覆った部分における、前記異方性導電材料であって、かつ、前記半導体素子と接触していない前記異方性導電材料を硬化する第5工程と、
を含む半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記異方性導電材料は、前記第3工程完了後における前記半導体素子と前記基板との間隔よりも大きな厚みで前記第2工程で設けられ、前記第3工程で前記半導体素子と前記基板との間で加圧されて前記半導体素子からはみ出す半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第5工程後、前記異方性導電材料と前記半導体素子との前記接触領域以外の領域で前記基板を切断することをさらに含む半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第3工程前に、前記異方性導電材料を予め前記基板の前記配線パターンが形成された面に設けておく半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記異方性導電材料は、遮光性材料を含有する半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第5工程の前記配線パターン領域の一部を覆った部分の前記異方性導電材料を硬化する方法は、加熱治具を、前記異方性導電材料と直接接触させて加熱して行う半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第5工程の前記配線パターン領域の一部を覆った部分の前記異方性導電材料を硬化する方法は、加熱治具、熱風または光ヒーターにより、前記異方性導電材料と非接触で加熱して行う半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第5工程の前記配線パターン領域の一部を覆った部分の前記異方性導電材料を硬化する方法は、前記配線パターンに形成されるハンダバンプをリフローする際、加えられる熱の熱伝導により、前記異方性導電材料を非接触で加熱して行う半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006174928A JP4288517B2 (ja) | 1998-07-01 | 2006-06-26 | 半導体装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20124698 | 1998-07-01 | ||
JP2006174928A JP4288517B2 (ja) | 1998-07-01 | 2006-06-26 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000558550A Division JP4448617B2 (ja) | 1998-07-01 | 1999-06-25 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006310880A JP2006310880A (ja) | 2006-11-09 |
JP4288517B2 true JP4288517B2 (ja) | 2009-07-01 |
Family
ID=37477309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006174928A Expired - Fee Related JP4288517B2 (ja) | 1998-07-01 | 2006-06-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4288517B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011095707A (ja) * | 2009-09-29 | 2011-05-12 | Sekisui Plastics Co Ltd | 光反射シートの折り曲げ加工方法及び光反射板 |
JP5621401B2 (ja) | 2010-08-17 | 2014-11-12 | デクセリアルズ株式会社 | 接続構造体の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0669075B2 (ja) * | 1986-11-13 | 1994-08-31 | 株式会社日立製作所 | 半導体装置 |
JP2780293B2 (ja) * | 1988-12-19 | 1998-07-30 | 松下電器産業株式会社 | 半導体装置 |
JP2585891B2 (ja) * | 1991-05-20 | 1997-02-26 | 富士通株式会社 | ボンディングツール |
JPH07225391A (ja) * | 1994-02-14 | 1995-08-22 | Toshiba Corp | 液晶表示モジュール |
JP2828021B2 (ja) * | 1996-04-22 | 1998-11-25 | 日本電気株式会社 | ベアチップ実装構造及び製造方法 |
JP3261981B2 (ja) * | 1996-06-17 | 2002-03-04 | 松下電器産業株式会社 | バンプ付きワークのボンディング方法およびボンディング構造 |
JPH1084014A (ja) * | 1996-07-19 | 1998-03-31 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH10116855A (ja) * | 1996-10-09 | 1998-05-06 | Oki Electric Ind Co Ltd | 半導体部品の実装装置および実装方法 |
JPH1167795A (ja) * | 1997-08-08 | 1999-03-09 | Nec Corp | 半導体チップ搭載装置及び半導体チップ搭載方法並びに半導体装置 |
-
2006
- 2006-06-26 JP JP2006174928A patent/JP4288517B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006310880A (ja) | 2006-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4448617B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3604248B2 (ja) | 半導体装置の製造方法 | |
US7521293B2 (en) | Method of manufacturing semiconductor device, semiconductor device, circuit board, and electronic instrument | |
US6335563B1 (en) | Semiconductor device, method of fabricating the same, circuit board, and electronic device | |
JP2008159682A (ja) | 多層プリント配線板およびその製造方法 | |
JP4288517B2 (ja) | 半導体装置の製造方法 | |
JP2005252310A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP5589598B2 (ja) | 半導体装置の製造方法 | |
JP3668686B2 (ja) | チップ部品の実装構造 | |
JPH10289929A (ja) | 表面実装部品の実装方法 | |
JP2006165337A (ja) | 半導体装置及び半導体装置の実装構造 | |
KR20000011511A (ko) | 반도체장치및그제조방법,회로기판및전자기기 | |
JP2005142411A (ja) | 半導体部品の実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080620 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080709 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090304 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090317 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140410 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |