JP2006165337A - 半導体装置及び半導体装置の実装構造 - Google Patents

半導体装置及び半導体装置の実装構造 Download PDF

Info

Publication number
JP2006165337A
JP2006165337A JP2004355799A JP2004355799A JP2006165337A JP 2006165337 A JP2006165337 A JP 2006165337A JP 2004355799 A JP2004355799 A JP 2004355799A JP 2004355799 A JP2004355799 A JP 2004355799A JP 2006165337 A JP2006165337 A JP 2006165337A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
adhesive
groove
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004355799A
Other languages
English (en)
Inventor
Rikiya Okimoto
力也 沖本
Susumu Matsuoka
進 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004355799A priority Critical patent/JP2006165337A/ja
Publication of JP2006165337A publication Critical patent/JP2006165337A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 半導体装置を回路基板に固定する接着剤が半導体装置の周囲から食み出す量を規制する半導体装置及び半導体装置の実装構造を提供する。
【解決手段】 半導体装置１の実装面に形成される保護膜８の周辺部に溝５又は角部の面取りを設ける。半導体装置１を回路基板１０に向けて加圧及び加熱して突起電極４を基板電極１１に接合するとき、半導体装置１と回路基板１０との間の間隙に供給された接着剤７は溶融して周囲に広がり、間隙の容積を上回る余剰接着剤７は溝５又は面取りによって確保された容積に収容されるので、半導体装置１の周囲から食み出す接着剤７の量は大幅に抑制される。
【選択図】 図１

Description

本発明は、実装密度及び実装信頼性の向上を図る半導体装置及び半導体装置の実装構造に関するものである。
携帯用電子機器の小型化、高性能化の進展に伴って半導体デバイスの小型化、高性能化が要求され、これを実現する一手段として回路基板内に薄膜部品を作り込んだり、半導体素子やＬＣＲ等のチップ部品を内蔵したりする三次元実装技術の開発がなされている。その一例として、無機質フィラーと熱硬化性樹脂との混合物内に能動部品や受動部品を埋め込んだ部品内蔵回路基板が提案されている。
この部品内蔵回路基板は、熱硬化性樹脂に微粒子状の無機質フィラーを高密度に充填することにより低誘電率、高放熱性を備え、既存の部品を容易に埋設することができる。また、配線パターンが短配線でシールド効果を得ることも容易であることから、耐ノイズ性に優れた高密度三次元実装の高周波動作対応回路基板が得られる。このような部品内蔵回路基板において上下層との電気的導通を得る手段として、コンポジット材料に形成した貫通穴に導電性樹脂ペーストを充填して上下層の電気的接続を図る部品内蔵回路基板が知られている（特許文献１参照）。
上記部品内蔵回路基板は、図５に（ａ）〜（ｇ）の順に示す製造手順によって製造される。まず、未硬化のコンポジット材料５１の両面に保護フィルム５２ａ、５２ａを貼り付け（ａ）、レーザー加工やパンチング加工によって内蔵する部品の形状寸法に対応するキャビティ５３を形成する（ｂ）。次に、一方の保護フィルム５２ａを剥離した後、新たに保護フィルム５２ｂを貼り付けてキャビティ５３の一方の開口部を閉じ（ｃ）、ビアホール５４とする貫通穴を形成し、その貫通穴に導電性ペーストを充填し（ｄ）、上下の保護フィルム５２ａ，５２ｂを剥離除去してシート材５５を得る（ｅ）。
このシート材５５と、キャビティ５３を設けずに上記（ａ）（ｄ）（ｅ）の手順により作製されたシート材５６とを準備し、回路基板５７と、半導体装置５９をフリップチップ実装した回路基板５８と、前記シート材５５，５６とをアライメント積層し（ｆ）、熱プレスにより熱硬化性樹脂を完全硬化させて部品内蔵回路基板６０に製造する（ｇ）。
前記半導体装置５９の回路基板５８へのフリップチップ実装は、半導体装置５９を接着剤６１により回路基板５８に固定することが一般的であり、フィルム状又はペースト状、液状の接着剤６１が半導体装置５９と回路基板５８との間に供給される。供給された接着剤６１は加熱されることにより溶融し、半導体装置５９と回路基板５８との間を流れて一様に充填され、接着剤６１が硬化することにより半導体装置５９は回路基板５８に固定される。
半導体装置５９と回路基板５８との間に供給される接着剤６１は、シート状接着剤の場合では貼り付け位置のばらつきやシート形状や厚みのばらつき、ペースト状接着剤あるいは液状接着剤の場合では塗布量のばらつき等を考慮して大きめに設定される。従って、半導体装置５９の周囲から接着剤６１が食み出すことが避けられない。接着剤６１の食み出しを許容するために実装エリアを大きめに設定してもよいが、半導体装置５９を実装するのに必要な面積が徒に増加し、高密度実装の実現が阻害される。
また、図６に示すように、シート材５５には内蔵する半導体装置５９の形状寸法に対応するキャビティ５３が形成されているが、厳密には食み出した接着剤６１の断面形状は略三角形であるため、キャビティ５３との間に空間６３が生じる。接着剤６１の食み出し量が多い場合には空間６３の容積が大きくなり、熱プレスの工程でシート材５５もしくはシート材５６が溶融して空間６３に流れ込む量が多くなる。その結果、周辺に形成されたビアホール５４を引き倒し、部品内蔵回路基板６０の品質を低下させることになる。
従って、フリップチップ実装における接着剤の食み出し量を規制する必要があり、それを解決する手段として、図７に示すように、回路基板７１の半導体装置を実装する実装エリア７３に対応する部位に放射溝７４及び周囲溝７５を形成し、余剰接着剤を溝内に収容して食み出しを抑制する回路基板構造が提案されている（特許文献２参照）。
特開平１１−２２０２６２号公報 特開２００１−２３０２７４号公報
しかしながら、上記回路基板構造では、回路基板７１の半導体装置を実装する実装エリア７３の周囲には周囲溝７５が形成されているため、回路基板７１の配線パターン形成の障害となり、端子数の多い半導体装置に対する配線接続が満足に行い得ない場合も発生する問題点がある。また、実装エリア７３の周囲に配線パターンが形成できない面積が生じ、回路基板７１の配線可能面積を減少させてしまうため、高密度実装の実現が困難になる課題があった。
本発明は上記課題に鑑みて創案されたもので、その目的とするところは、半導体装置を回路基板に固定する接着剤の食み出し量を規制する構造を設けた半導体装置及び半導体装置の実装構造を提供することにある。
上記目的を達成するための本願第１発明は、回路基板にフリップチップ実装されて接着剤により回路基板に固定される半導体装置であって、前記回路基板に対面する実装面の周辺部に溝が形成されてなることを特徴とするもので、この半導体装置を回路基板に固定するために回路基板との間に供給された接着剤の余剰分を溝に収容することができるので、接着剤の食み出しを抑制して高密度実装を実現することができる。また、溝により接着面積が増加するので接着強度が増加し、信頼性の高い回路基板実装がなされる。
上記構成における溝は、実装面に設けられた保護膜に形成するのが好適で、保護膜の形成時に溝を同時形成することができる。また、溝は実装面各辺の中央部分の溝幅が大きくなるように形成することにより、食み出し量が大きくなりやすい各辺の中央部分での接着剤の収容量を増加させて接着剤の食み出しを効果的に規制することができる。
また、本願第２発明は、回路基板にフリップチップ実装されて接着剤により回路基板に固定される半導体装置であって、前記回路基板に対面する実装面から鉛直方向に立ち上がる角部に面取りが形成されてなることを特徴とするもので、この半導体装置を回路基板に固定するために回路基板との間に供給された接着剤の余剰分は、面取りによって形成された空間に収容することができるので、接着剤の食み出しを抑制して高密度実装を実現することができる。また、面取りによって増加した接着面積により接着強度が増加し、信頼性の高い回路基板実装がなされる。
上記構成における面取りは、実装面に形成された保護膜に形成するのが好適で、配線可能面積を削減させることなく面取りを形成することができる。また、面取りは、各辺の中央部分の面取り量が大きくなるように形成することにより、食み出し量が大きくなりやすい各辺の中央部分での接着剤の収容量を増加させて接着剤の食み出しを効果的に規制することができる。
また、本願第３発明は、半導体装置をフリップチップ実装により回路基板に電気的接続すると共に接着剤により回路基板に固定する半導体装置の実装構造において、前記回路基板に対面する実装面の周囲に溝を形成した半導体装置を回路基板側に加圧して実装面に形成した突起電極を回路基板に形成された基板電極に接合すると共に、半導体装置と回路基板との間に充填した接着剤により半導体装置を回路基板に固定することを特徴とするものである。この実装構造によれば、半導体装置を回路基板側に加圧して突起電極を基板電極に接合し、半導体装置の実装面が回路基板表面から所定高さ位置にレべリングされたとき、半導体装置と回路基板との間の間隙に供給された接着剤は流動して間隙を埋め、余剰接着剤は半導体装置の実装面に形成された溝に収容されるので、半導体装置の周囲から接着剤が食み出す量が規制される。従って、半導体装置の周囲からの余剰接着剤の食み出しを考慮して半導体装置の周囲に確保するスペースの面積を大幅に削減することができる。また、溝により接着表面積が増加するので、半導体装置の固定強度が向上して信頼性の高い実装構造が得られる。
上記構成において、溝を実装面に設けられた保護膜に形成するのが好適で、保護膜の形成時に溝を同時形成することができる。また、溝は実装面各辺の中央部分の溝幅が大きくなるように形成することにより、食み出し量が大きくなりやすい各辺の中央部分での接着剤の収容量を増加させて接着剤の食み出しを効果的に規制することができる。
また、本願第４発明は、半導体装置をフリップチップ実装により回路基板に電気的接続すると共に接着剤により回路基板に固定する半導体装置の実装構造において、前記回路基板に対面する実装面から鉛直方向に立ち上がる角部に面取りを形成した半導体装置を回路基板側に加圧して実装面に形成した突起電極を回路基板に形成された基板電極に接合すると共に、半導体装置と回路基板との間に充填した接着剤により半導体装置を回路基板に固定することを特徴とするものである。この実装構造によれば、半導体装置を回路基板側に加圧して突起電極を基板電極に接合し、半導体装置の実装面が回路基板表面から所定高さ位置にレベリングされたとき、半導体装置と回路基板との間の間隙に供給された接着剤は流動して間隙を埋め、余剰接着剤は半導体装置実装面の角部に形成された面取りに収容されるので、半導体装置の周囲から接着剤が食み出す量が規制される。従って、半導体装置の周囲からの余剰接着剤の食み出しを考慮して半導体装置の周囲に確保するスペースの面積を大幅に削減することができる。また、面取りにより接着表面積が増加するので、半導体装置の固定強度が向上して信頼性の高い実装構造が得られる。
上記構成において、面取りを実装面に設けられた保護膜に形成するのが好適で、配線可能面積を削減させることなく面取りを形成することができる。また、面取りは、各辺の中央部分の面取り量が大きくなるように形成することにより、食み出し量が大きくなりやすい各辺の中央部分での接着剤の収容量を増加させて接着剤の食み出しを効果的に規制することができる。
本発明によれば、半導体装置実装面の周辺部に余剰接着剤を収容する溝又は面取りが形成されているので、半導体装置から周囲に食み出す接着剤の量を抑制することができ、接着剤の食み出しを考慮して半導体装置の周囲に確保するスペースの面積を大幅に削減して高密度実装の実現に効果的である。前記溝や面取りは半導体装置の実装面に形成される保護膜に形成すると、形成が容易であるばかりでなく、半導体装置の配線可能面積を削減させることがない。
以下、添付図面を参照して本発明の第1の実施形態１及び第2の実施形態について説明し本発明の理解に供する。尚、本実施形態は本発明を具体化した一例であって本発明の技術的範囲を限定するものではない。
（第1の実施形態）
図1（ａ）は、第1の実施形態に係る半導体装置１の要部構成を示すもので、成膜工程、リソグラフィ工程、エッチング工程により所定の回路を構成した半導体チップとして形成された本体６の実装面には、端子電極３を露出させて保護膜８を形成し、前記端子電極３にワイヤボンディング法やメッキ法により突起電極４を形成している。
前記保護膜８には、図２（ａ）に示すように、その周辺部を一周するように溝５が形成されている。この保護膜８は、端子電極3及び溝５の形成部分をマスキングして形成することにより、保護膜８の形成時に端子電極３を外部露出させ、溝５を形成することができる。
上記構成になる半導体装置１は、図1（ｂ）に示すように、フリップチップ実装技術により回路基板１０に実装される。即ち、半導体装置１は接着剤７を介して回路基板１０に形成された基板電極１１に突起電極４を当接させ、加熱及び加圧されることにより突起電極４が基板電極11上にレベリングされ、突起電極４と基板電極１１との間が電気的接合される。前記接着剤７として熱硬化性樹脂を用いており、硬化温度以下の温度で加熱されることにより溶融し、加圧を受けることにより半導体装置１と回路基板１０との間を流動して周囲に広がる。更に加熱が進行して硬化温度以上の温度になると、接着剤７は硬化して半導体装置１を回路基板１０に強固に接着する。
加熱及び加圧は接着剤７により半導体装置１と回路基板１０とが完全に接着する条件、即ち、接着剤７が完全に硬化する条件下で実施される。具体的には、熱硬化性樹脂としてエポキシ樹脂を用いた場合、加圧力：３５ｋｇｆ／ｃｍ2、加熱温度：２００℃で２０ｓｅｃの加熱加圧条件により接着剤７による半導体装置１の接着を実施している。また、この加熱及び加圧条件は、突起電極４を一定の高さにレベリングすることができ、電気的接続を安定化する上でも重要である。
半導体装置１を回路基板１０に実装する際に、流動した接着剤７が半導体装置１の周縁から周囲に食み出す量が大きくなることの弊害を防止するために半導体装置１に設けられた溝５が効果的に作用する。具体的には、本実施形態に係る半導体装置１は、６×６ｍｍ、厚さ０．１ｍｍであり、その実装面に保護膜８とするポリイミドを幅０．２６ｍｍ、長さ２３ｍｍの溝５が形成されるように０．０１６ｍｍの厚さに成膜している。この条件下における半導体装置１と回路基板１０との間にできる空間の容積は１．６ｍｍ3であり、溝５の容積０．１ｍｍ3をあわせると、１．７ｍｍ3となる。この空間に充填される接着剤７として、６．２×６．２ｍｍ、厚さ０．０４５ｍｍのシート状接着剤を適用しており、その体積は１．７３ｍｍ3である。この接着剤７が溶融して空間を埋めると、半導体装置１の周囲から食み出す接着剤７の体積は０．０３ｍｍ3であり、食み出し寸法は最大で０．１５ｍｍであった。
即ち、溝５が吸収する接着剤７の体積０．１ｍｍ3が効果的に作用しており、溝５が無かった場合、半導体装置１と回路基板１０との間にできる空間の容積は１．６ｍｍ3なので、半導体装置１の周囲から食み出す接着剤７の体積は０．１３ｍｍ3となり、食み出し寸法は最大で０．６５ｍｍとなった。即ち、溝５が半導体装置１の周囲から食み出す接着剤７の量を抑制することがわかる。
保護膜８に形成する溝５の形状は、図２（ａ）に示したように、一定幅の溝５を半導体装置１の周辺部を一周するように形成しても上述したような効果が得られるが、図２（ｂ）に示すように、各辺の中央部分で幅が大きくなるような形状の溝９とするのがより好ましい形状となる。加熱及び加圧により溶融状態になった接着剤７に均等加圧がかけ続けられると、接着剤７は周囲へ流動して限りなく真円に近づこうとするため、一般的に矩形形状である半導体装置１においては、各辺の中央部分において接着剤７の流動が激しく、コーナー部分にはあまり流動しないため、各辺の中央部分で接着剤７を吸収することができる量が大きくなるような溝９を形成するのが好適な形状となる。
尚、溝５、９の形成手段としてマスキング処理するのが好適であるが、ドリルやレーザ等により機械的に保護膜８を除去する手段を適用することもできる。
また、接着剤７としてシート状接着剤を用いた例を示したが、これに限定されるものではなく、ペースト状あるいは液状のものを使用した場合においても同様の効果が得られることは言うまでもない。
（第２の実施形態）
図３（ａ）は、第２の実施形態に係る半導体装置２の要部構成を示すもので、第１の実施形態に係る半導体装置１と共通する構成要素には同一の符号を付し、その説明は省略する。
図３（ａ）において、半導体装置２の実装面には端子電極３を外部露出させて保護膜８が形成されており、図４（ａ）に示すように、実装面の周縁部が鉛直方向に立ち上がる角部となる保護膜８に面取り１３が形成されている。面取り１３はドリルによって形成したが砥石による切削により加工することもできる。
上記構成になる半導体装置２は、図３（ｂ）に示すように、フリップチップ実装技術により回路基板１０に実装される。即ち、半導体装置２は接着剤７を介して回路基板１０に形成された基板電極１１に突起電極４を当接させ、加熱及び加圧されることにより突起電極４が基板電極１１上にレベリングされ、突起電極４と基板電極１１との間が電気的接合される。前記接着剤７として熱硬化性樹脂を用いており、硬化温度以下の温度で加熱されることにより溶融し、加圧を受けることにより半導体装置１と回路基板１０との間を流動して周囲に広がる。更に加熱が進行して硬化温度以上の温度になると、接着剤７は硬化して半導体装置２を回路基板１０に強固に接着する。
半導体装置２を回路基板１０に実装する際に、流動した接着剤７が半導体装置２の周縁から周囲に食み出す食み出し量が大きくなることの弊害を防止するために半導体装置２に設けられた面取り１３が効果的に作用する。具体的には、本実施形態に係る半導体装置２は、６×６ｍｍ、厚さ０．１ｍｍであり、その実装面に保護膜８とするポリイミドを０．０１６ｍｍの厚さに成膜し、保護膜の角部に幅０．３ｍｍの面取り１３を形成している。この条件下における半導体装置１と回路基板１０との間にできる空間の容積は１．６ｍｍ3であり、面取り１３により除去された体積０．０５ｍｍ3による容積増加分を合わせると１．６５ｍｍ3となる。この空間に充填される接着剤７として、６．２×６．２ｍｍ、厚さ０．０４５ｍｍのシート状接着剤を適用しており、その体積は１．７３ｍｍ3である。この接着剤７が溶融して空間を埋めると、半導体装置１の周囲から食み出す接着剤７の体積は０．０８ｍｍ3であり、食み出し寸法は最大で０．４ｍｍであった。
即ち、面取り１３が吸収する接着剤７の体積０．０５ｍｍ3が効果的に作用しており、面取り１３が無かった場合、半導体装置１と回路基板１０との間にできる空間の容積は１．６ｍｍ3なので、半導体装置１の周囲から食み出す接着剤７の体積は０．１３ｍｍ3となり、食み出し寸法は最大で０．６５ｍｍとなり、半導体装置１の周囲から食み出す接着剤７の量を抑制することがわかる。
保護膜８に形成する面取り１３の形状は、図２（ａ）に示したように、一定幅の面取り１３を半導体装置１の周縁部を一周するように形成しても上述したような効果が得られるが、図４（ｂ）に示すように、各辺の中央部分で幅が大きくなるような形状の面取り１４とするのがより好ましい形状となる。加熱及び加圧により溶融状態になった接着剤７に均等加圧がかけ続けられると、接着剤７は周囲へ流動して限りなく真円に近づこうとするため、一般的に矩形形状である半導体装置２においては、各辺の中央部分において接着剤７の流動が激しく、コーナー部分にはあまり流動しないため、各辺の中央部分で接着剤７を吸収することができる量が大きくなるような面取り１４を形成するのが好適な形状となる。この面取り１４は、異型砥石を用いたルーター加工によって形成することができる。
以上の説明の通り本発明によれば、半導体装置実装面の周辺部に余剰接着剤を収容する溝又は面取りが形成されているので、半導体装置の周囲からの接着剤の食み出し量を抑制することができる。従って、接着剤の食み出しを考慮して半導体装置の周囲に確保するスペースの面積を大幅に削減することができるので、半導体装置を実装した回路基板の高密度実装を実現することができ、電子機器の小型化、高機能化に対応する回路基板の構成に有効となる。
（ａ）は第１の実施形態に係る半導体装置の要部構成を示す断面図、（ｂ）は半導体装置の実装構造を示す断面図である。 （ａ）は保護膜に形成した溝の形状を示す平面図、（ｂ）は溝形状の変形例を示す平面図である。 （ａ）は第２の実施形態に係る半導体装置の要部構成を示す断面図、（ｂ）は半導体装置の実装構造を示す断面図である。 （ａ）は保護膜に形成した面取りの形状を示す斜視図、（ｂ）は面取り形状の変形例を示す斜視図である。 従来技術に係る部品内蔵基板の製造手順を順を追って示す工程図である。 同上部品内蔵基板の課題を説明する断面図である。 従来技術に係る接着剤の食み出し防止構造を示す平面図である。
符号の説明
１，２ 半導体装置
５，９ 溝
７ 接着剤
８ 保護膜
１０ 回路基板
１３，１４ 面取り

Claims (12)

  1. 回路基板にフリップチップ実装されて接着剤により回路基板に固定される半導体装置であって、前記回路基板に対面する実装面の周辺部に溝が形成されてなることを特徴とする半導体装置。
  2. 溝は、実装面に設けられた保護膜に形成されてなる請求項１に記載の半導体装置。
  3. 溝は、実装面各辺の中央部分の溝幅が大きくなるように形成されてなる請求項１又は２に記載の半導体装置。
  4. 回路基板にフリップチップ実装されて接着剤により回路基板に固定される半導体装置であって、前記回路基板に対面する実装面から鉛直方向に立ち上がる角部に面取りが形成されてなることを特徴とする半導体装置。
  5. 面取りは、実装面に形成された保護膜に形成されてなる請求項４に記載の半導体装置。
  6. 面取りは、各辺の中央部分の面取り量が大きくなるように形成されてなる請求項４又は５に記載の半導体装置。
  7. 半導体装置をフリップチップ実装により回路基板に電気的接続すると共に接着剤により回路基板に固定する半導体装置の実装構造において、前記回路基板に対面する実装面の周囲に溝を形成した半導体装置を回路基板側に加圧して実装面に形成した突起電極を回路基板に形成された基板電極に接合すると共に、半導体装置と回路基板との間に充填した接着剤により半導体装置を回路基板に固定することを特徴とする半導体装置の実装構造。
  8. 溝を実装面に設けられた保護膜に形成する請求項７に記載の半導体装置の実装構造。
  9. 溝の幅を実装面各辺の中央部分で大きく形成する請求項７又は８に記載の半導体装置の実装構造。
  10. 半導体装置をフリップチップ実装により回路基板に電気的接続すると共に接着剤により回路基板に固定する半導体装置の実装構造において、前記回路基板に対面する実装面から鉛直方向に立ち上がる角部に面取りを形成した半導体装置を回路基板側に加圧して実装面に形成した突起電極を回路基板に形成された基板電極に接合すると共に、半導体装置と回路基板との間に充填した接着剤により半導体装置を回路基板に固定することを特徴とする半導体装置の実装構造。
  11. 面取りを実装面に設けられた保護膜に形成する請求項１０に記載の半導体装置の実装構造。
  12. 面取りの量を実装面各辺の中央部分で大きく形成する請求項１０又は１１に記載の半導体装置の実装構造。
JP2004355799A 2004-12-08 2004-12-08 半導体装置及び半導体装置の実装構造 Pending JP2006165337A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004355799A JP2006165337A (ja) 2004-12-08 2004-12-08 半導体装置及び半導体装置の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004355799A JP2006165337A (ja) 2004-12-08 2004-12-08 半導体装置及び半導体装置の実装構造

Publications (1)

Publication Number Publication Date
JP2006165337A true JP2006165337A (ja) 2006-06-22

Family

ID=36667000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004355799A Pending JP2006165337A (ja) 2004-12-08 2004-12-08 半導体装置及び半導体装置の実装構造

Country Status (1)

Country Link
JP (1) JP2006165337A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016203967A1 (ja) * 2015-06-15 2016-12-22 ソニー株式会社 半導体装置、電子機器、並びに製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016203967A1 (ja) * 2015-06-15 2016-12-22 ソニー株式会社 半導体装置、電子機器、並びに製造方法
CN107534027A (zh) * 2015-06-15 2018-01-02 索尼公司 半导体装置、电子设备和制造方法
JPWO2016203967A1 (ja) * 2015-06-15 2018-03-29 ソニー株式会社 半導体装置、電子機器、並びに製造方法
US10403669B2 (en) 2015-06-15 2019-09-03 Sony Corporation Semiconductor device and electronic device having a chip size package (CSP) stack
CN107534027B (zh) * 2015-06-15 2021-08-17 索尼公司 半导体装置、电子设备和制造方法

Similar Documents

Publication Publication Date Title
JP3702788B2 (ja) 半導体装置の製造方法
KR20160091050A (ko) 전자부품 내장 기판 및 그 제조방법
JP2010103244A (ja) 半導体装置及びその製造方法
WO2008001641A1 (fr) Substrat d'interconnexion et structure de montage de circuits électroniques
JP5604876B2 (ja) 電子装置及びその製造方法
WO2006035541A1 (ja) 半導体装置
KR101548799B1 (ko) 전자 소자 모듈 및 그 제조 방법
US7521293B2 (en) Method of manufacturing semiconductor device, semiconductor device, circuit board, and electronic instrument
KR20070024366A (ko) 언더필 재료를 사용하여 전자 부품을 탑재한 기판 및 그제조 방법
KR20120049144A (ko) 전자부품을 가진 배선기판 및 그 제조방법
JP4978054B2 (ja) 半導体装置及びその製造方法並びに回路基板装置
JP2008159682A (ja) 多層プリント配線板およびその製造方法
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP2011108814A (ja) 面実装電子部品の接合方法及び電子装置
JP2009135391A (ja) 電子装置およびその製造方法
JP2006165337A (ja) 半導体装置及び半導体装置の実装構造
JP2010135501A (ja) 半導体装置の製造方法
JP2004319644A (ja) 高放熱型プラスチックパッケージ及びその製造方法
US8822836B2 (en) Bonding sheet, electronic circuit device and its manufacturing method
JP2002170854A (ja) 半導体装置及びその製造方法
JP3646056B2 (ja) フリップチップ実装方法
JP4288517B2 (ja) 半導体装置の製造方法
TWI550728B (zh) 封裝結構及其製造方法
JP2001077488A (ja) 回路基板とその製造方法およびリードフレーム
JP2008243879A (ja) 電子装置およびその製造方法