JP2527061B2

JP2527061B2 - 混成集積回路装置

Info

Publication number: JP2527061B2
Application number: JP2021411A
Authority: JP
Inventors: 勝久鈴木; 裕朗水野
Original assignee: 日本電装株式会社
Priority date: 1990-01-31
Filing date: 1990-01-31
Publication date: 1996-08-21
Anticipated expiration: 2011-08-21
Also published as: JPH03225943A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、混成集積回路装置に係り、特に、当該混成
集積回路装置において半導体素子等を封止するに適した
混成集積回路装置に関する。

（従来技術）従来、この種の混成集積回路装置においては、抵抗体
や配線パターンを印刷焼成した厚膜回路基板を、半導体
素子、コンデンサ等の電子部品をハンダ付けした状態に
て、ケーシング内に収容した上で、同ケーシング内にエ
ポキシ樹脂材料をポッテイングしてエポキシ樹脂層とし
て硬化させ、半導体を封止するようにしたものがある。

（発明が解決しようとする課題）ところで、このような構成においては、上述のエポキ
シ樹脂層は、可撓性を有し、かつ低コストでありながら
耐久性をも有し、特性のバランスに優れるため、半導体
の封止にあたり広く採用されている。しかし、このエポ
キシ樹脂層が、高温高湿度（例えば、85℃85％RH）の環
境の中に、長時間保持された場合、同エポキシ樹脂層の
形成材料自体が、吸湿し易く加水分解を起こすために、
有機酸や塩素イオン等のイオン性不純物の発生を招く。

然るに、上述のエポキシ樹脂層が、厚膜回路基板、抵
抗体、配線パターン、電子部分の各表面と接触している
ため、上述のように加水分解で生じたイオン性不純物
が、抵抗体のトリム部に侵入してその抵抗値を変動さ
せ、配線パターンの形成材料（Ag導体材料）に侵入して
同配線パターンを腐食断線させるという不具合を招く。
また、上述のエポキシ樹脂層の熱収縮特性が大きいた
め、このエポキシ樹脂層のヒートサイクル下での熱収縮
により、同エポキシ樹脂層が、厚膜回路基板上の半導体
素子や電子部品を引っ張ることとなり、その結果、半導
体素子や電子部品の厚膜回路基板に対するハンダ付け部
分に破損が生じ部品はがれを招くおそれがある。

また、上述のエポキシ樹脂層の加水分解に対処するに
あたっては、同エポキシ樹脂層に代えて、シリコーン樹
脂材料からなるシリコーン樹脂層を採用することも考え
られるが、シリコーン樹脂材料のコストが高く、得策で
ない。また、部品はがれという不具合に対しては、シリ
コーン樹脂層でもってしても効果がない。

そこで、本発明は、以上のようなことに対処すべく、
回路基板のケーシング内における位置決め精度を低下さ
せることなく、封止材料として採用するエポキシ樹脂材
料の欠点をシリコーンゲルにより解消するようにした信
頼性の高い混成集積回路装置を提供しようとするもので
ある。

（課題を解決するための手段）上記課題の解決にあたり、本発明の構成上の特徴は、ケーシングと、このケーシング内にその前側開口部か
ら収容した回路基板とを備え、この回路基板の前記ケーシング内への収容が、このケ
ーシングの両側内壁にそれぞれ互いに対向して形成した
断面コ字状溝内に前記回路基板の両側縁部を嵌装するこ
とによりなされており、この回路基板の表面には、半導体素子、抵抗体及び配
線パターンが設けられ、前記回路基板の前縁部には前記
ケーシングの前側開口部から外方へ延出する複数のリー
ドピンが設けられており、また、前記ケーシング内に形成されて前記回路基板、
半導体素子、抵抗体及び配線パターンを封止するエポキ
シ樹脂層を備える構成集積回路装置において、前記回路基板と前記エポキシ樹脂層との間にて、前記
複数のリードピン及び前記回路基板の前縁部の双方を除
き、当該回路基板の残りの部分を前記半導体素子、抵抗
体及び配線パターンと共に被覆するように形成されたシ
リコーンゲル膜を具備し、前記シリコーンゲル膜の膜厚の下限値が、前記半導体
素子、抵抗体及び配線パターンの前記エポキシ樹脂層に
対する耐湿性を確保するに必要な最小値10（μｍ）であ
り、一方、前記シリコーンゲルの膜厚の上限値が500
（μｍ）としたことにある。

（作用効果）このように構成した本発明においては、前記シリコー
ンゲル膜の膜厚の下限値が前記半導体素子、抵抗体及び
配線パターンの前記エポキシ樹脂層に対する耐湿性を確
保するに必要な最小値10（μｍ）であるから、前記エポ
キシ樹脂層からその加水分解に伴いイオン性不純物が生
じても、このイオン性不純物が、前記シリコーンゲル膜
により前記半導体素子、抵抗体及び配線パターンから所
望の耐湿寿命の確保に必要な時間の間確実に侵入阻止さ
れる。

従って、前記配線パターンが、上述の時間の間、前記
イオン性不純物から確実に遮断されて、腐食することな
く本来の配線機能を発揮し得る。また、前記抵抗体や半
導体素子も同様にイオン性不純物から確実に遮断されて
その本来の抵抗値や機能を、変動を伴うことなく、維持
し得る。

また、好ましくは、シリコーンゲル膜の膜厚の上限値
が500（μｍ）であり、この上限値を特定するように、
前記ケーシングの各溝の幅を0.8（mm）〜1.3（ｍ）の範
囲内の値にするとともに前記回路基板の板厚を0.7（m
m）〜0.9（mm）の範囲内の値とするのがよい。

これにより、ケーシング内の断面コ字状の両溝内に前
記回路基板の両側縁部を嵌装することにより、回路基板
をケーシング内に収容しても、回路基板のケーシング内
での位置決め精度を、低下させることなく、所望の値に
維持できる。

また、上述のように、回路基板の前縁部からは、複数
のリードピンが延出されているので、これらリードピン
を利用して、ディッピング方式によりシリコーンゲル内
に浸漬して取り出すことによりシリコーンゲル膜を容易
に形成できる。

また、前記エポキシ樹脂層が熱収縮作用を繰り返して
も、前記シリコーンゲル膜が、そのゲル特性により、前
記エポキシ樹脂層と前記半導体素子、抵抗体及び配線パ
ターンとの間で応力的な干渉作用を果たすので、前記エ
ポキシ樹脂層の熱収縮による前記半導体素子等に対する
引っ張り力が前記シリコーンゲル膜により緩和される。
従って、前記半導体素子等の前記回路基板からの部品は
がれという問題が生ずることもない。

また、前記シリコーンゲル膜が存在せず前記エポキシ
樹脂層が前記回路基板に直接密接する部分では、この密
着部分において前記エポキシ樹脂層の接着力が強力に作
用するので、前記回路基板に対し前記ケーシングから外
方への引っ張り力が作用しても、同回路基板が前記ケー
シング内に適正に保持され得る。

（実施例）以下、本発明の一実施例を図面により説明すると、第
１図は、本発明がシングルインラインパッケージ型（以
下、SIP型という）厚膜集積回路装置に適用された例を
示している。この厚膜集積回路装置は、断面偏平四角形
状のケーシング10を備えており、このケーシング10の左
右側壁11,12の各内面にはその長手方向に沿い案内溝13
が、第１図及び第３図に示すように、断面コ字状に穿設
されている。かかる場合、案内溝13の幅Ｗ（第３図参
照）は、0.8〜1.3（mm）の範囲内の値に定められてい
る。なお、ケーシング10はPBT樹脂材料により形成され
ている。

このケーシング10内には、アルミナ基板からなる厚膜
回路基板20が、第１図〜第３図に示すごとく、その両側
縁部21,22をケーシング10の前側開口部14から案内溝13
内に遊嵌して収容されており、この厚膜回路基板20の板
厚ｔ（第３図参照）は、0.7〜0.9（mm）の範囲内の値に
設定されている。但し、板厚ｔは、ケーシング10の案内
溝13の幅Ｗよりも、0.1〜0.4（mm）の範囲内の値だけ小
さくなっている。

また、この厚膜回路基板20は、その表面上に、ペース
ト状抵抗材料からなる抵抗体24,及びペースト状Ag導体
材料からなる配線パターン25を印刷焼成してなり、半田
マスクを兼ねるガラス保護膜によって被覆されている。
また、厚膜回路基板20の表面には、半導体素子26及び各
コンデンサ27が、その各端子にてハンダ付けされてお
り、この厚膜回路基板20の前縁部28には、複数のリード
ピン29〜29が、その各基端部にて、嵌着されている。

シリコンゲルからなる膜30（以下、シリコンゲル膜30
という）は、第１図及び第２図に示すごとく、厚膜回路
基板20の前縁部28（第１図及び第２図にて符号D₁により
示す領域に相当する）を除く残余の表面部分（第１図及
び第２図にて符号D₂により示す領域に相当する）に、半
導体素子26、各コンデンサ27をも含めて被覆するように
薄膜状にコーティングされており、このシリコーンゲル
膜30の膜厚Ｓは、50（μｍ）〜（500μｍ）の範囲内の
値に設定されている。

エポキシ樹脂層40は、エピビス型エポキシ樹脂と脂肪
族ポリアミンとからなる可撓性エポキシ樹脂材料でもっ
て、第２図に示すごとく、ケーシング10内の残余の空所
部分を占めるように形成されているもので、このエポキ
シ樹脂層40は、ケーシング10の内表面と密着すると共
に、シリコンゲル膜30の外表面、厚膜回路基板20の前縁
部28の表面及び各リードピン29の基端部表面に密着して
いる。

ところで、このように構成した厚膜集積回路装置の製
造方法は、以下の工程による。

（１）まず、ケーシング10を準備するとともに、上述の
ように抵抗体24、配線パターン25、ガラス保護膜、半導
体素子26及び各コンデンサ27を備えた厚膜回路基板20を
準備する。

（２）このような厚膜回路基板20の前縁部28を除く残余
の部分全体をデイッピング方式によりシリコーンゲル内
に浸漬させて一度にシリコーンゲル膜30を塗布形成す
る。

即ち、粘度250〜1000（CP）のシリコーンゲルの中
に、厚膜回路基板20を（その前縁部28を除く）ゆっくり
浸漬してゆく。しかして、厚膜回路基板20を各リードピ
ン29の基端部から２（mm）の部分までシリコーンゲル中
に浸漬させた上で同厚膜回路基板20をシリコーンゲル中
から引き上げる。ついで、このように引き上げた厚膜回
路基板20に付着したシリコーンゲルを硬化炉内にて150
（℃）にて30（分）間硬化させる。その結果、50（μ
ｍ）〜200（μｍ）の膜厚をもつシリコーンゲル膜30が
厚膜回路基板20の前縁部を除く残余の部分全体に簡単に
形成できる。

（３）然る後、シリコーンゲル膜30を形成した厚膜回路
基板20をケーシング10内にその案内溝13に沿わせて嵌装
した上、上述の可撓性エポキシ樹脂材料をケーシング10
内にポッティングし硬化させてエポキシ樹脂層40を形成
する。これにより、厚膜集積回路装置の製造が完了す
る。

ここで、上述のような構成及び製造方法を採用した根
拠について説明する。

（１）シリコーンゲル膜30の膜厚Ｓについて。

一般に、膜厚Ｓのシリコーンゲル膜30内を拡散するエ
ポキシ樹脂層40からの加水分解によるイオン量はS²に反
比例する。従って、シリコーンゲル膜30の膜厚Ｓが厚い
程、耐久寿命が長くなると予測される。そこで、環境条
件の厳しい車載用半導体素子に要求される品質要求時間
として、85（℃）85（％RH）雰囲気下で3000時間以上の
寿命をもつための最低品質のシリコーンゲル膜の膜厚を
実験的に求めてみたところ、第４図に示す特性曲線が
得られた。これにより、シリコーンゲル膜の膜厚Ｓが10
（μｍ）以上であればよいことが確認できた。

また、厚膜回路基板20にシリコーンゲル膜30を塗布形
成した後に同厚膜回路基板20をケーシング10内に嵌装す
ることとなるため、シリコーンゲル膜30の膜厚Ｓが厚過
ぎると、厚膜回路基板20の両側縁部21,22をケーシング1
0の案内溝13内に遊嵌することができない。従って、厚
膜回路基板20が嵌装不良となったり、シリコーンゲル膜
30が、案内溝13によりはぎ取られて、エポキシ樹脂材料
のポッティングの後も、部分的に表面にまで露出してし
まうという事態が生じる。

これに対しては、案内溝13の幅Ｗを広くすればよい
が、かかる場合には、厚膜回路基板20のケーシング10内
での位置決め精度で低下してしまうため、得策ではな
い。そこで、厚膜回路基板20のケーシング10内での位置
決め精度を所望の値に維持するに必要なシリコーンゲル
膜30の膜厚Ｓを、案内溝13と厚膜回路基板20の寸法関係
を考慮して検討したところ、次の結果が得られた（表−
１参照）即ち、（表−１）により、シリコーンゲル膜30の膜厚Ｓ
は、500（μｍ）以下でなければならないことが確認で
きた。但し、（表−１）における良好との判定基準は、
第５図に示すごとく、シリコーンゲル膜30の一部がエポ
キシ樹脂層40から露出しない場合とした。一方、（表−
１）における不良との判定基準は、第６図に示すごと
く、シリコーンゲル膜30の一部がエポキシ樹脂層40から
外方へ突出する場合とした。

以上のことから、シリコーンゲル膜30の膜厚Ｓは、10
（μｍ）〜500（μｍ）の範囲にあればよいことが分か
る。本実施例では、シリコーンゲル膜30の膜厚Ｓは、50
（μｍ）〜500（μｍ）の範囲内の値故、10（μｍ）〜5
00（μｍ）の範囲を充足している。

（２）シリコーンゲル膜30の塗布形成領域を厚膜回路基
板20の前縁部28以外の部分に限つた根拠について。

厚膜回路基板20において半導体素子等の電子部品の実
装及び抵抗体等の印刷焼成回路網の形成がなされる領域
（第１図及び第２図にて符号D₂参照）は、その配線密度
も高く、エポキシ樹脂層40の加水分解による影響を最も
敏感に受け易い。一方、厚膜回路基板20の前縁部28（第
１図及び第２図にて符号D₁参照）の領域は、配線間隔も
広く、上述の加水分解による不純物イオンの影響を受け
にくい。

従って、厚膜回路基板20の前縁部28にまでシリコーン
ゲル膜を塗布形成する必要性に乏しい。また、厚膜回路
基板20の前縁部28以外の部分全体にシリコーンゲル膜を
形成することとすれば、上述のデイッピング方式を採用
することができる。

また、厚膜集積回路装置をプリント基板Ｐに実施する
にあたっては、厚膜回路基板20の各リードピン29を第７
図及び第８図のようにクリンチｑにより折り曲げること
となる。かかる場合、ケーシング10の内部から厚膜回路
基板20をプリント基板Ｐ側へ引き抜くようにクリンチｑ
による折曲力が作用するため、この折曲力に打ち勝って
厚膜回路基板20をケーシング10内に適正に保持する保持
力が必要となる。

ところで、厚膜集積回路装置においては、上述の保持
力は、エポキシ樹脂層40と厚膜回路基板20との間の接着
力により生じるのが通常である。しかし、シリコーンゲ
ル膜でもって厚膜回路基板20全体をコーティングした後
にエポキシ樹脂材料のポッティングによりエポキシ樹脂
層を形成した場合、このエポキシ樹脂層とシリコーンゲ
ル膜との間の接着力が、同シリコーンゲル膜のゲル特性
との関係で著しく低下してしまう。

そこで、上述の保持力を確保するために、各リードピ
ン29の基端部と厚膜回路基板20の前縁部28を、シリコー
ンゲル膜でコーティングすることなく、エポキシ樹脂材
料のポッティングにより形成されるエポキシ樹脂層50で
もって直接封止することとした。かかる場合、シリコー
ンゲル膜30が厚膜回路基板20上のすべての電子部品及び
印刷焼成素子を完全に被覆する状態も確保できるので、
エポキシ樹脂層40とシリコーンゲル膜30との間に、応力
上の緩衝層がシリコーンゲル膜30のゲル特性との関連で
形成される。従って、ヒートサイクル試験において、厚
膜回路基板20からの部品はがれを確実に防止できる（第
８図参照）。このことは、シリコーンゲル膜30がバリヤ
層として機能し厚膜集積回路装置の耐湿寿命を著しく向
上させ得ることを意味する。

因みに、半導体素子のみをシリコンゲルでコーティン
グした場合の厚膜集積回路装置（以下、第１回路装置と
いう）と本実施例の厚膜集積回路装置（以下、第２回路
装置という）を、85（℃）85（％RH）の恒温恒湿槽にて
通電試験を行ってみたところ、第１回路装置では、2000
時間の経過時に、厚膜回路基板の配線パターンの構成材
料（Ag導体材料）が腐食して同配線パターンの断線不良
を生じ、かつ厚膜回路基板の抵抗体が、抵抗値ドリフト
による特性変動不良を生じていた。一方、第２回路装置
では、3000時間の経過時でも、第１回路装置でみられた
ような不具合は全く発生せず、また、第２回路装置の分
解調査をもってしても同様であった。

さらに、第１及び第２の回路装置を、−40（℃）〜12
5（℃）の温度を繰返す温度サイクル試験に付したとこ
ろ、第１回路装置では、2000サイクル終了時に、厚膜回
路基板とコンデンサとのハンダ付け部分が破壊したのに
対し、第２回路装置では、3000サイクル終了時でも、第
１回路装置にいうような破壊は全く生じなかった。

また、第２回路装置についてのみ、第７図及び第８図
に示すようなプリント基板Ｐへの実装時に、クリンチｑ
による厚膜回路基板20の引抜き強度を調べてみたとこ
ろ、エポキシ樹脂層40と厚膜回路基板20の前縁部28との
間の強い接着力及びエポキシ樹脂層40とシリコーンゲル
膜30との間の緩衝応力が有効に相互作用的に発揮されて
第８図の状態にて厚膜回路基板20をケーシング10内に適
正に保持できた。

なお、本発明の実施にあたっては、前記実施例にて述
べたようなディッピング方式によることなく、シリコー
ンゲルを厚膜回路基板20の前縁部28以外の部分にコーテ
ィングするようにすれば、膜厚Ｓを10（μｍ）〜500
（μｍ）の範囲内の値にすることを前提に、前記実施例
と同様のシリコーンゲル膜による作用効果を実現でき
る。かかる場合、シリコーンゲルのコーティングは、厚
膜回路基板20の前縁部28のみならず同厚膜回路基板20の
両側縁部21,22及び後縁部24をも除く範囲に限定しても
よい。また、さらに、シリコーンゲルのコーティング
は、厚膜回路基板20の裏面をも除くようにしてコーティ
ングしてもよい。

また、本発明の実施にあたっては、ポッティング材料
として、可撓性エポキシ樹脂材料に限ることなく、例え
ば、ウレタン樹脂材料を採用して実施してもよい。

また、本発明の実施にあたっては、厚膜集積回路装置
に限ることなく、薄膜集積回路装置、即ち一般的に、SI
P型混成集積回路装置に本発明を適用して実施してもよ
い。

【図面の簡単な説明】

第１図は本発明を適用した厚膜集積回路装置の一実施例
をしめす部分破断平面図、第２図は同断面図、第３図は
第１図にて３−３線に沿う断面図、第４図は膜厚Ｓと耐
湿寿命との関係を示すグラフ、第５図及び第６図はシリ
コーンゲル膜の膜厚の判断基準を示す説明図、並びに第
７図及び第８図は厚膜集積回路装置のプリント基板に対
する実装説明図である。符号の説明 10……ケーシング、13……案内溝、20……厚膜回路基
板、24……抵抗体、25……配線パターン、26……半導体
素子、30……シリコーンゲル膜。

Claims

(57)【特許請求の範囲】

【請求項１】ケーシングと、このケーシング内にその前
端開口部から収容した回路基板とを備え、この回路基板の前記ケーシング内への収容が、このケー
シングの両側内壁にそれぞれ互いに対向して形成した断
面コ字状溝内に前記回路基板の両側縁部を嵌装すること
によりなされており、この回路基板の表面には、半導体素子、抵抗体及び配線
パターンが設けられ、前記回路基板の前縁部には前記ケーシングの前側開口部
から外方へ延出する複数のリードピンが設けられてお
り、また、前記ケーシング内に形成されて前記回路基板、半
導体素子、抵抗体及び配線パターンを封止するエポキシ
樹脂層を備える混成集積回路装置において、前記回路基板と前記エポキシ樹脂層との間にて、前記複
数のリードピン及び前記回路基板の前縁部の双方を除
き、当該回路基板の残りの部分を前記半導体素子、抵抗
体及び配線パターンと共に被覆するように形成されたシ
リコーンゲル膜を具備し、前記シリコーンゲル膜の膜厚の下限値が、前記半導体素
子、抵抗体及び配線パターンの前記エポキシ樹脂層に対
する耐湿性を確保するに必要な最小値10（μｍ）であ
り、一方、前記シリコーンゲルの膜厚の上限値が500
（μｍ）であることを特徴とする混成集積回路装置。
【請求項２】前記各溝の幅を0.8（mm）〜1.3（mm）の範
囲内の値にするとともに前記回路基板の板厚を0.7（m
m）〜0.9（mm）の範囲内の値としたことを特徴とする請
求項第１項に記載の混成集積回路装置。