JPS6373661A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6373661A JPS6373661A JP61220238A JP22023886A JPS6373661A JP S6373661 A JPS6373661 A JP S6373661A JP 61220238 A JP61220238 A JP 61220238A JP 22023886 A JP22023886 A JP 22023886A JP S6373661 A JPS6373661 A JP S6373661A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bonding
- dielectric film
- active layer
- bonding electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 17
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000013256 coordination polymer Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置に係り、特に寄生容量を低減せ
しめたシヲッＩ・キーバリアダイオードに関するもので
ある。
しめたシヲッＩ・キーバリアダイオードに関するもので
ある。
第３図は従来のショットキーバリアダイオード（以下Ｓ
ＢＤと略す）を示す断面図であり、半導体基板１上に活
性層２を設けたウェハを用い、活性Ｍ２の一部で接触す
るショットキー電極４を設け、このショットキー電極４
上にさらに外部接続用のボンディング用電極７を形成す
る。このボンディング用電極７と活性層２との間には、
ボンディング時の強度および素子の容量を８應し誘電体
膜３が設けられている。なお、５はオーミック電極、６
はシヲットキー接合部である。
ＢＤと略す）を示す断面図であり、半導体基板１上に活
性層２を設けたウェハを用い、活性Ｍ２の一部で接触す
るショットキー電極４を設け、このショットキー電極４
上にさらに外部接続用のボンディング用電極７を形成す
る。このボンディング用電極７と活性層２との間には、
ボンディング時の強度および素子の容量を８應し誘電体
膜３が設けられている。なお、５はオーミック電極、６
はシヲットキー接合部である。
一般にＳＢＤの性能指数には遮断周波数Ｆ０が使われる
。この遮断周波数ｆ０は、 ｆ 、＝１／２πＲＣで示
され、Ｒはショットキー電極４と裏面のオーミック電極
５間の抵抗、Ｃは容量で、シヨ・ノドキー接合容量ＣＪ
および電極間の寄生容量ＣＰよりなる。したがって、Ｓ
ＢＤの高性能化には、寄生抵抗の低減および容ｉｃの低
減が重要である。このうち、寄生抵抗の低減については
、良好なオーミックコンタク１−の形成、低比抵抗基板
の採用および活性Ｊｌの薄膜化等により、製造上比較的
容易に実現できる。
。この遮断周波数ｆ０は、 ｆ 、＝１／２πＲＣで示
され、Ｒはショットキー電極４と裏面のオーミック電極
５間の抵抗、Ｃは容量で、シヨ・ノドキー接合容量ＣＪ
および電極間の寄生容量ＣＰよりなる。したがって、Ｓ
ＢＤの高性能化には、寄生抵抗の低減および容ｉｃの低
減が重要である。このうち、寄生抵抗の低減については
、良好なオーミックコンタク１−の形成、低比抵抗基板
の採用および活性Ｊｌの薄膜化等により、製造上比較的
容易に実現できる。
したがって、容、ｉｃの低減が現状の最大の課題といえ
る。容ＰＣのうち、ショットキー接合容景ＣＪはショッ
トキー接合面積の縮小が有効であるが、現状では微細加
工技術的に限界値に近付いている。したがって、目的達
成のためには寄生容量Ｃ７の低減が必要である。
る。容ＰＣのうち、ショットキー接合容景ＣＪはショッ
トキー接合面積の縮小が有効であるが、現状では微細加
工技術的に限界値に近付いている。したがって、目的達
成のためには寄生容量Ｃ７の低減が必要である。
従来のＳＢＤでは、第３図に示すようにボンディング用
電極７の形成のため誘電体膜３を設けである。この場合
、寄生容量ＣＰの低減には、ボンディング用電極７の面
積の縮小および誘電体膜３の膜厚の増加が必要である。
電極７の形成のため誘電体膜３を設けである。この場合
、寄生容量ＣＰの低減には、ボンディング用電極７の面
積の縮小および誘電体膜３の膜厚の増加が必要である。
しかし、前者はボンディング技術上制約を受は限界があ
る。また、誘電体膜３の厚膜化は、ショットキー電極４
とボンディング用電極７との接合に段切れが生じ易くな
る等の製造上の問題点がある。
る。また、誘電体膜３の厚膜化は、ショットキー電極４
とボンディング用電極７との接合に段切れが生じ易くな
る等の製造上の問題点がある。
また、第４図に示すような、いわゆるビームリード９を
用いるタイプは性能改善は著しいが、製造難度が高く、
量産化は不可能である等の問題点があった。
用いるタイプは性能改善は著しいが、製造難度が高く、
量産化は不可能である等の問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、寄生容量の低減によりＳＢＤの高性能化を
図ることを目的とする。
れたもので、寄生容量の低減によりＳＢＤの高性能化を
図ることを目的とする。
この発明に係る半導体装置は、ボンディング用電極と、
このボンディング用電極と活性層間に設けられた誘電体
膜とを、ボンディング用電極と活性層との間に所要の空
間部が形成されるように部分接触としたものである。
このボンディング用電極と活性層間に設けられた誘電体
膜とを、ボンディング用電極と活性層との間に所要の空
間部が形成されるように部分接触としたものである。
この発明においては、ボンディング用電極と、このボン
ディング用電極と接触し活性層との間に設けられている
誘電体膜の一部が取り除かれる乙とにより、ボンディン
グ用電極の大きさを従来のままに保ち、ボンディング用
電極と活性層間に生ずる寄生容量が低減され、ＳＢＤの
遮断周波数等の高周波特性が改善される。
ディング用電極と接触し活性層との間に設けられている
誘電体膜の一部が取り除かれる乙とにより、ボンディン
グ用電極の大きさを従来のままに保ち、ボンディング用
電極と活性層間に生ずる寄生容量が低減され、ＳＢＤの
遮断周波数等の高周波特性が改善される。
第１図はこの発明の半導体装置の一実施例を示す断面図
で、この図において、第３図と同一符号は同一部分を示
し、８は前記ボンディング用電極７と誘電体膜３とを部
分接触とすることにより生じた空間部である。すなわち
、誘電体膜３はボンディング用電極７のボンディング時
の外力により、ボンディング用電極７が活性層２に接触
しないように強度強化用に設けられたものである。
で、この図において、第３図と同一符号は同一部分を示
し、８は前記ボンディング用電極７と誘電体膜３とを部
分接触とすることにより生じた空間部である。すなわち
、誘電体膜３はボンディング用電極７のボンディング時
の外力により、ボンディング用電極７が活性層２に接触
しないように強度強化用に設けられたものである。
このような構造にすると、ボンディング用電極７と誘電
体膜３との接触面積が低減できるため、ボンディング用
電極７と活性層２間に生じる寄生容量ＣＰが低減できる
。この時、ボンディング用電極７の面積は従来のままに
保つことが可能であり、ボンディング性は損なわれろこ
とはない。したがって、組立て性を従来のままで保ち、
寄生抵抗を低減することで遮断周波数１０の向上等、高
周波特性の改善が可能である。
体膜３との接触面積が低減できるため、ボンディング用
電極７と活性層２間に生じる寄生容量ＣＰが低減できる
。この時、ボンディング用電極７の面積は従来のままに
保つことが可能であり、ボンディング性は損なわれろこ
とはない。したがって、組立て性を従来のままで保ち、
寄生抵抗を低減することで遮断周波数１０の向上等、高
周波特性の改善が可能である。
第２図（ａ）〜（ｅ）はこの発明のボンディング用電極
７と誘電体膜３とを部分接触させるための誘電体膜３の
形状例をそれぞれ示した平面図である。
７と誘電体膜３とを部分接触させるための誘電体膜３の
形状例をそれぞれ示した平面図である。
この図において、斜線部は誘電体膜３の残っている領域
である。これらの形状は、寄生容量ＣＰの大きさおよび
ボンディング時の強度を考慮し任意に設計することが可
能である。
である。これらの形状は、寄生容量ＣＰの大きさおよび
ボンディング時の強度を考慮し任意に設計することが可
能である。
この発明は、以上説明しなとおり、ボンディング用電極
下の誘電体膜の一部を取り除いた構造を有することによ
り、ボンディング用電極形成に伴い生じる寄生容量を低
減することができ、したがって、高周波特性の優れたＳ
ＢＤを得ることができる効果がある。
下の誘電体膜の一部を取り除いた構造を有することによ
り、ボンディング用電極形成に伴い生じる寄生容量を低
減することができ、したがって、高周波特性の優れたＳ
ＢＤを得ることができる効果がある。
第１図はこの発明の一実施例を示す半導体装置の断面図
、第２図（ａ）〜（Ｃ）は誘電体膜の他の形状例をそれ
ぞれ示す平面図、第３図、第４図は従来の半導体装置を
示す断面図である。 図において、１は半導体基板、２ば活性層、３は誘電体
膜、４ばショットキー電極、５はオーミックＴｉ極、６
はショットキー接合部、７ばボンディング用電極、８は
空間部である。 なお、各図中の同一符号は同一または相当部分を示す。 へＩ −Ｉｏ 第３図 手続補正音（自発） 昭和 ６毎 ３月゛８日 １、事件の表示 特願昭１３１−２２０２３８号２
、発明の名称 半導体装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号５
、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書第２頁１０行の「Ｆ、」を、ｒｆｃ Ｊと
補正する。 （２）同じく第５頁１３〜１４行の「寄生抵抗」を、「
寄生容量ＣｐＪと補正する。 以上
、第２図（ａ）〜（Ｃ）は誘電体膜の他の形状例をそれ
ぞれ示す平面図、第３図、第４図は従来の半導体装置を
示す断面図である。 図において、１は半導体基板、２ば活性層、３は誘電体
膜、４ばショットキー電極、５はオーミックＴｉ極、６
はショットキー接合部、７ばボンディング用電極、８は
空間部である。 なお、各図中の同一符号は同一または相当部分を示す。 へＩ −Ｉｏ 第３図 手続補正音（自発） 昭和 ６毎 ３月゛８日 １、事件の表示 特願昭１３１−２２０２３８号２
、発明の名称 半導体装置 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号５
、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書第２頁１０行の「Ｆ、」を、ｒｆｃ Ｊと
補正する。 （２）同じく第５頁１３〜１４行の「寄生抵抗」を、「
寄生容量ＣｐＪと補正する。 以上
Claims (1)
- 半導体基板上に活性層が形成され、前記活性層の一部に
ショットキー電極を有し、このショットキー電極と一部
で接触したボンディング用電極を備え、前記ショットキ
ー電極以外の前記活性層上の領域に誘電体膜が設けられ
た半導体装置において、前記ボンディング用電極と誘電
体膜とを前記ボンディング用電極と活性層との間に所要
の空間部が形成されるように部分接触としたことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61220238A JPS6373661A (ja) | 1986-09-17 | 1986-09-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61220238A JPS6373661A (ja) | 1986-09-17 | 1986-09-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6373661A true JPS6373661A (ja) | 1988-04-04 |
Family
ID=16748053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61220238A Pending JPS6373661A (ja) | 1986-09-17 | 1986-09-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6373661A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008078421A (ja) * | 2006-09-21 | 2008-04-03 | Advantest Corp | ショットキーバリアダイオード、検波回路、及び製造方法 |
| JP2010258342A (ja) * | 2009-04-28 | 2010-11-11 | Toyota Central R&D Labs Inc | 半導体基板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5868975A (ja) * | 1981-10-20 | 1983-04-25 | Nec Corp | 半導体装置 |
-
1986
- 1986-09-17 JP JP61220238A patent/JPS6373661A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5868975A (ja) * | 1981-10-20 | 1983-04-25 | Nec Corp | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008078421A (ja) * | 2006-09-21 | 2008-04-03 | Advantest Corp | ショットキーバリアダイオード、検波回路、及び製造方法 |
| JP2010258342A (ja) * | 2009-04-28 | 2010-11-11 | Toyota Central R&D Labs Inc | 半導体基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62160763A (ja) | 厚い接続電極を有する金属被覆が半導体上に設けられた半導体デバイスの製造方法 | |
| CA2561297A1 (en) | Semiconductor physical quantity sensor of electrostatic capacitance type and method for manufacturing the same | |
| JPS6373661A (ja) | 半導体装置 | |
| JPH0745671A (ja) | 半導体装置 | |
| JPS6387761A (ja) | ガリウム砒素集積回路のｍｉｍ容量 | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JPS62273755A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH07153951A (ja) | 複合型半導体素子およびその製造方法 | |
| JPS5935437A (ja) | 半導体装置 | |
| JP2970622B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5947755A (ja) | 半導体装置 | |
| JP2655629B2 (ja) | チップ型固体電解コンデンサ | |
| JPS6020548A (ja) | 集積回路における入力保護装置 | |
| JPH0113425Y2 (ja) | ||
| JPS5844600Y2 (ja) | 半導体素子 | |
| JPH03268451A (ja) | 半導体装置 | |
| JPH05234804A (ja) | 半導体装置及びその製造方法 | |
| JP2750737B2 (ja) | 半導体装置の製造方法 | |
| JPH0247861A (ja) | 半導体集積回路装置 | |
| JPS6065578A (ja) | シヨツトキ−バリヤダイオ−ド | |
| JPS63278257A (ja) | 半導体装置の製造方法 | |
| JPS6347354B2 (ja) | ||
| JPH05218460A (ja) | 半導体装置及びその製造方法 | |
| JP2007180272A (ja) | 半導体装置およびその製造方法 | |
| JPH0226022A (ja) | 半導体装置 |