JP2007180272A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007180272A
JP2007180272A JP2005377051A JP2005377051A JP2007180272A JP 2007180272 A JP2007180272 A JP 2007180272A JP 2005377051 A JP2005377051 A JP 2005377051A JP 2005377051 A JP2005377051 A JP 2005377051A JP 2007180272 A JP2007180272 A JP 2007180272A
Authority
JP
Japan
Prior art keywords
protective film
bonding pad
forming
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005377051A
Other languages
English (en)
Inventor
Yasuyuki Toyoda
泰之 豊田
Mitsuhiro Yamanaka
光浩 山中
Hisao Tejima
久雄 手島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005377051A priority Critical patent/JP2007180272A/ja
Publication of JP2007180272A publication Critical patent/JP2007180272A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】耐湿性を低下させずに、コレクタ電極とベース電極パッド間の寄生容量（帰還容量）を小さくし、高周波特性を劣化させないようにする。
【解決手段】低抵抗のＮ型半導体基板１０１の上に絶縁層１０２を形成し、バイポーラトランジスタのベース１０７，エミッタ１０８上に表面保護膜１０４を形成する。この表面保護膜１０４の開口はボンディングパッド１０３よりも大きくし、ボンディングパッド１０３の側壁には側壁保護膜１０６を形成する。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に係り、特に基板自体をコレクタ電極とするバイポーラトランジスタを含む半導体装置に関するものである。
半導体デバイスは、１つの半導体基板上に多くの能動素子を集積することが可能である。しかしながら、携帯電話用の高周波デバイスにおいては、高性能で、かつ、ばらつきが小さいデバイスが求められるため、単体のバイポーラトランジスタのような個別半導体素子が用いられることが多い。
前記のような半導体デバイスは、半導体素子部と外部端子を接続するためのボンディングパッドを有している。従来の半導体デバイスでは耐湿性を向上させるために、ボンディングパッドは保護膜で覆われ、ワイヤボンディング用の開口部のみが露出した構造であった。
図５は従来のボンディングパッド構造を示す図であって、図５（ａ）は平面図、図５（ｂ）は図５（ａ）のＸ−Ｘ’断面図である。
図５において、半導体基板５０１上に絶縁膜５０２が形成され、絶縁膜５０２の上に金属からなるボンディングパッド５０３と、ボンディングパッド５０３の端部を覆うように表面保護膜５０４が形成されている。
前記のような構造によって、絶縁膜５０２とボンディングパッド５０３の界面から水分が侵入することを防止し、耐湿性を高めている。水分の浸入は半導体デバイスの信頼性不良原因になる。このため、例えば特許文献１に記載されているように、水分の浸入を防止する構造のものが提案されている。
図６（ａ），（ｂ）はそれぞれ従来の半導体装置におけるワイヤとボンディングパッドとの関係を示す図であって、６０１はＮ型半導体基板、６０２は絶縁層、６０３はボンディングパッド、６０４は表面保護膜、６０５はワイヤを示す。
従来では、ワイヤボンディング時には工程のバラツキにより、図６（ａ）に示すように、ワイヤ６０５がボンディングパッド６０３の中央に形成される場合、あるいは図６（ｂ）に示すように、ワイヤ６０５がボンディングパッド６０３の中央からずれて形成される場合がある。
図６（ｂ）に示すように、ワイヤボンディングがずれた場合に、ワイヤ６０５が表面保護膜６０４に接触すると、表面保護膜６０４にクラックが発生し、水分の浸入の原因となる。
したがって、クラックを発生させないために、特許文献１などの従来の構造では表面保護膜６０４の開口部分は、ワイヤ径とボンディングアライメントズレ量とを考慮した大きさにする必要がある。
特開平６−４５３１６号公報
前記従来の構造の半導体装置では、ボンディングパッドのサイズは、保護膜の開口部サイズよりも大きくする必要がある。しかしながら、通常の半導体デバイスではパッド自体の大きさは、電気特性に影響しないため、水分の浸入を防ぐことを考慮すれば何等問題なかった。
一方、基板自体をコレクタ電極とするバイポーラトランジスタでは、パッドの大きさが電気特性に強い影響を与える。特にＶＣＯ用などの高周波用の半導体素子では、ベース電極に接続されたパッドと、コレクタ電極である半導体基板との間に生ずる寄生容量が、ｆＴ，ｆｍａｘなどの高周波特性を劣化させるという問題がある。
本発明は、前記従来の問題を解決し、耐湿性を維持したままで基板−ボンディングパッド間の寄生容量を低減することを可能にする半導体装置およびその製造方法を提供することを目的とする。
前記目的を達成するため、第１の発明は、コレクタ電極を兼用する第１導電型の半導体基板と、半導体基板上に形成された絶縁膜と、絶縁膜上に形成され、かつ金属からなるボンディングパッドと、ボンディングパッドに接続する配線上に形成され、かつ開口部分が前記ボンディングパッドよりも大きい表面保護膜と、ボンディングパッド側壁に形成され、かつ表面保護膜と同一の組成からなる側壁保護膜とを備えた構成とする。
この半導体装置によれば、ボンディングパッド側壁の側壁保護膜によって水分の浸入を防止すると共に、ボンディングパッドサイズを表面保護膜の開口部サイズに対して小さくすることが可能になるため、コレクタ電極である半導体基板とベース電極パッド間の寄生容量（帰還容量）を従来のバイポーラトランジスタに比べて小さくすることができる。
第１の発明に係る半導体装置の製造方法は、コレクタ電極を兼用する第１導電型の半導体基板の上に、絶縁膜を形成する工程と、前記絶縁膜上に金属からなるボンディングパッドと配線とを形成する工程と、表面保護膜を形成する工程と、表面保護膜をエッチングするためのレジストパターンを形成する工程と、異方性エッチングにより表面保護膜を除去し、かつボンディングパッド側壁に側壁保護膜を形成する工程を有するものである。
第１の発明の半導体装置の製造方法によれば、耐湿性を低下させるボンディングパッド電極下面からの水分の浸入を側壁保護膜により防止することができるので、表面保護膜開口部サイズに対してボンディングパッドサイズを小さくすることができ、コレクタ電極とベース電極パッド間の寄生容量（帰還容量）を従来のバイポーラトランジスタと比べて小さくすることができる。
また、前記の目的を達成するため、第２の発明は、コレクタ電極を兼用する第１導電型の半導体基板と、半導体基板上に形成された絶縁膜と、絶縁膜上に形成され、かつ金属からなるボンディングパッドと、ボンディングパッドに接続する配線上に形成され、開口部分が前記ボンディングパッドよりも大きい第１の保護膜と、ボンディングパッド側壁および前記第１の保護膜の側壁に形成され、かつ第１の保護膜とは組成が異なる第２の保護膜とを備えた構成とする。
この半導体装置によれば、第２の保護膜はボンディングパッド側壁にのみ形成されるため、第２の保護膜は応力が著しく強くとも問題にならない。したがって、第１の保護膜に比べ、より緻密な膜を用いることが可能である。よって、水分の浸入防止能力を一層高めることが可能となると共に、ボンディングパッドサイズを保護膜の開口部サイズに対して小さくすることが可能になるため、コレクタ電極である半導体基板とベース電極パッド間の寄生容量（帰還容量）を従来のバイポーラトランジスタに比べて小さくすることができる。
第２の発明に係る半導体装置の製造方法は、コレクタ電極を兼用する第１導電型の半導体基板の上に、絶縁膜を形成する工程と、絶縁膜上に金属からなるボンディングパッドと配線とを形成する工程と、ボンディングパッド上に第１の保護膜を形成する工程と、第１の保護膜をエッチングするためのレジストパターンを形成する工程と、第１の保護膜を除去工程と第２の保護膜を形成する工程と、異方性エッチングにより第２の保護膜を除去する工程（ｈ）とを有するものである。
第２の発明の半導体装置の製造方法によれば、耐湿性を低下させるボンディングパッド電極下面からの水分の浸入を第１の保護膜より緻密な第２の側壁保護膜により防止することができるため、耐湿性をさらに高めることができる。さらに、第１の保護膜の開口部サイズに対してボンディングパッドサイズを小さくすることができ、コレクタ電極とベース電極パッド間の寄生容量（帰還容量）を従来のバイポーラトランジスタと比べて小さくすることができる。
本発明に係る半導体装置およびその製造方法によれば、耐湿性を低下させるボンディングパッド電極と絶縁膜界面からの水分の浸入を、側壁保護膜により防止することができるため、従来に比べてボンディングパッドサイズを小さくすることができる。
したがって、基板からなるコレクタ電極とベース電極パッド間の寄生容量（帰還容量）を、基板をコレクタ電極とする従来型バイポーラトランジスタと比べて小さくすることができ、高周波特性を向上することができる。
以下、本発明の実施形態を図面を参照しながら説明する。
（実施形態１）
図１は本発明の実施形態１に係る半導体装置であって、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＸ−Ｘ’断面図である。
図１に示すように、比抵抗が例えば０．０１Ωｃｍ以下のシリコン単結晶からなる支持基板としての低抵抗のＮ型半導体基板１０１の上に、厚さが０．1μｍ〜５．０μｍの絶縁層１０２が形成されている。
絶縁層１０２には、ベース電極に接続されたボンディングパッド１０３が形成されている。ボンディングパッド１０３はバイポーラトランジスタのベース１０７に接続されている。また、バイポーラトランジスタのエミッタ１０８にも、同様のボンディングパッドが接続されている。
バイポーラトランジスタのベース１０７，エミッタ１０８上には、厚みが例えば０．５μｍ〜３μｍのプラズマＳｉＮ膜からなる表面保護膜１０４が形成されている。さらにボンディングパッド１０３の側壁には、前記保護膜１０４と同時に形成された、厚みが例えば０．５μｍ〜３μｍのプラズマＳｉＮ膜からなる側壁保護膜１０６が形成されている。
次に、前記のように構成された実施形態１に係る半導体装置の製造方法について、図２（ａ）〜図２（ｆ）を参照しながら説明する。
まず、図２（ａ）に示す比抵抗が例えば０．０１Ωｃｍ以下のシリコン（Ｓｉ）の単結晶からなるＮ型半導体基板１０１の上に、図２（ｂ）に示すように、例えば化学的気相堆積（ＣＶＤ）法により、厚さが０．1μｍ〜５．０μｍの絶縁層１０２を成長させる。
さらに、バイポーラトランジスタを形成する工程の後に、図２（ｃ）に示すように、絶縁膜１０２上に金属からなるボンディングパッド１０３を形成する。その後、図２（ｄ）に示すように、ボンディングパッド１０３上に表面保護膜１０４を形成し、図２（ｅ）に示すように、表面保護膜１０４をエッチングするためのレジスト膜１０５のパターンを形成し、図２（ｆ）に示すように、異方性エッチング後、レジスト膜１０５を除去することにより、ボンディングパッド１０３上の表面保護膜１０４を除去し、かつ前記ボンディングパッド側壁に側壁保護膜１０６を形成する。
実施形態１では、耐湿性を低下させるボンディングパッド１０３と絶縁膜１０２との界面からの水分の浸入を、側壁保護膜１０６により防止することができるため、従来に比べてボンディングパッドサイズを小さくすることができる。
（実施形態２）
図３は本発明の実施形態２に係る半導体装置であって、図３（ａ）は平面図、図３（ｂ）は図３（ａ）のＸ−Ｘ’断面図である。
図３に示すように、比抵抗が例えば０．０１Ωｃｍ以下のシリコン単結晶からなる支持基板としての低抵抗のＮ型半導体基板３０１の上に、厚さが０．1μｍ〜５．０μｍの絶縁層３０２が形成されている。
絶縁層３０２には、ベース電極に接続されたボンディングパッド３０３が形成されている。ボンディングパッド３０３はバイポーラトランジスタのベース３０７に接続されている。またバイポーラトランジスタのエミッタ３０８にも同様のボンディングパッドが接続されている。
バイポーラトランジスタのベース３０７，エミッタ３０８上には、厚みが例えば０．５μｍ〜３μｍのプラズマＳｉＮ膜からなる第１の保護膜３０４が形成されている。さらにボンディングパッド３０３および第１の保護膜３０４の側壁には、第１の保護膜３０４と膜質が異なり、より緻密で、かつ厚みが例えば０．５μｍ〜３μｍの減圧ＳｉＮ膜からなる第２の保護膜３０６が形成されている。
以下、前記のように構成された実施形態２に係る半導体装置の製造方法について図４（ａ）〜図４（ｆ）を参照しながら説明する。
まず、図４（ａ）に示す比抵抗が例えば０．０１Ωｃｍ以下のシリコン（Ｓｉ）の単結晶からなるＮ型半導体基板３０１の上に、図４（ｂ）に示すように、例えば化学的気相堆積（ＣＶＤ）法により、厚さが０．1μｍ〜５．０μｍの絶縁層３０２を成長させる。
さらに、バイポーラトランジスタを形成する工程の後に、図４（ｃ）に示すように、絶縁膜上に金属からなるボンディングパッド３０３を形成する。次に、図４（ｄ）に示すように、ボンディングパッド３０３上に第１の保護膜３０４を形成し、図４（ｅ）に示すように、第１の保護膜３０４をエッチングするためのレジスト膜３０５のパターンを形成し、図４（ｆ）に示すように、第１の保護膜３０４をエッチングした後、レジスト膜３０５を除去する。
さらに、図４（ｇ）に示すように、第１の保護膜３０４よりも緻密な第２の保護膜３０６を形成する。最後に図４（ｈ）に示すように、全面を異方性エッチングすることにより、第１の保護膜３０４の側壁およびボンディングパッド３０３の側壁に第２の保護膜３０６を形成する。
第２の保護膜３０６となる緻密な保護膜は、水分の浸入の防止能力が高いため、より高い信頼性を得ることが可能である。しかしながら膜の応力が大きいため、半導体チップ全面に形成するとリーク電流が増加するなどの特性劣化を招く。よって、本実施形態では、緻密な保護膜をパッド電極側壁にのみ形成する構成とすることにより、実施形態１に比べて、より信頼性の高い素子を提供することができる。
本発明に係る半導体装置およびその製造方法は、基板自体をコレクタ電極とするバイポーラトランジスタを含む半導体装置に実施して有効であり、特に信頼性を低下させるボンディングパッド電極下面からの水分の浸入を保護膜によって防止することができ、従来に比べてボンディングパッドサイズを小さくすることができるため、基板からなるコレクタ電極とベース電極パッド間の寄生容量（基幹容量）を、基板をコレクタ電極とする従来のバイポーラトランジスタと比べて小さくすることができ、高周波特性を向上することが要求される半導体装置に有用である。
（ａ），（ｂ）は本発明の実施形態１に係る半導体装置を示す平面図およびその断面図 （ａ）〜（ｆ）は実施形態１に係る半導体装置の製造方法の工程を説明するための断面図 （ａ），（ｂ）は本発明の実施形態２に係る半導体装置を示す平面図およびその断面図 （ａ）〜（ｈ）は実施形態２に係る半導体装置の製造方法の工程を説明するための断面図 （ａ），（ｂ）は従来の基板を電極とするバイポーラトランジスタに係る半導体装置を示す平面およびその断面図 （ａ），（ｂ）は従来の半導体装置のワイヤとボンディングパッドの関係を示す断面図
符号の説明
１０１ Ｎ型半導体基板
１０２ 絶縁層
１０３ ボンディングパッド
１０４ 表面保護膜
１０５ レジスト膜
１０６ 側壁保護膜
１０７ ベース
１０８ エミッタ
３０１ Ｎ型半導体基板
３０２ 絶縁層
３０３ ボンディングパッド
３０４ 第１の保護膜
３０５ レジスト膜
３０６ 第２の保護膜
３０７ ベース
３０８ エミッタ

Claims (4)

  1. コレクタ電極を兼用する第１導電型の半導体基板と、前記半導体基板上に形成された絶縁膜と、前記絶縁膜上に形成され、かつ金属からなるボンディングパッドと、前記ボンディングパッドに接続する配線上に形成され、かつ開口部分が前記ボンディングパッドよりも大きい表面保護膜と、前記ボンディングパッド側壁に形成され、かつ前記表面保護膜と同一の組成からなる側壁保護膜とを備えたことを特徴とする半導体装置。
  2. コレクタ電極を兼用する第１導電型の半導体基板の上に絶縁膜を形成する工程と、前記絶縁膜上に金属からなるボンディングパッドと配線とを形成する工程と、表面保護膜を形成する工程と、前記表面保護膜をエッチングするためのレジストパターンを形成する工程と、異方性エッチングにより前記表面保護膜を除去し、かつ前記ボンディングパッド側壁に側壁保護膜を形成する工程とからなることを特徴とする半導体装置の製造方法。
  3. コレクタ電極を兼用する第１導電型の半導体基板と、前記半導体基板上に形成された絶縁膜と、前記絶縁膜上に形成され、かつ金属からなるボンディングパッドと、前記ボンディングパッドに接続する配線上に形成され、かつ開口部分が前記ボンディングパッドよりも大きい第１の保護膜と、前記ボンディングパッド側壁および前記第１の保護膜の側壁に形成され、かつ第１の保護膜とは組成が異なる第２の保護膜とを備えたことを特徴とする半導体装置。
  4. コレクタ電極を兼用する第１導電型の半導体基板の上に絶縁膜を形成する工程と、前記絶縁膜上に金属からなるボンディングパッドと配線とを形成する工程と、前記ボンディングパッド上に第１の保護膜を形成する工程と、前記第１の保護膜をエッチングするためのレジストパターンを形成する工程と、前記第１の保護膜を除去工程と第２の保護膜を形成する工程と、異方性エッチングにより第２の保護膜を除去する工程とからなることを特徴とする半導体装置の製造方法。
JP2005377051A 2005-12-28 2005-12-28 半導体装置およびその製造方法 Pending JP2007180272A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005377051A JP2007180272A (ja) 2005-12-28 2005-12-28 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005377051A JP2007180272A (ja) 2005-12-28 2005-12-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007180272A true JP2007180272A (ja) 2007-07-12

Family

ID=38305164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005377051A Pending JP2007180272A (ja) 2005-12-28 2005-12-28 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2007180272A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010268010A (ja) * 2010-08-31 2010-11-25 Sony Chemical & Information Device Corp 電子部品、並びに、接合体及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010268010A (ja) * 2010-08-31 2010-11-25 Sony Chemical & Information Device Corp 電子部品、並びに、接合体及びその製造方法

Similar Documents

Publication Publication Date Title
KR100438163B1 (ko) 반도체 장치 및 그의 제조방법
JP5154000B2 (ja) 半導体装置
TWI253729B (en) A system and method of heat dissipation in semiconductor devices
JP2006278646A (ja) 半導体装置の製造方法
JPWO2018174191A1 (ja) キャパシタ
JP2005109221A (ja) ウェーハレベルパッケージ及びその製造方法
JP2006310726A (ja) 半導体装置およびその製造方法
JP2005093486A (ja) 半導体装置の製造方法及び半導体装置
JP2006093367A (ja) 半導体装置の製造方法
JP2011155310A (ja) 半導体装置並びに配線基板及びその製造方法
CN100456463C (zh) 半导体装置及其制造方法
JP4432470B2 (ja) 半導体装置
JP4837939B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2010114352A (ja) 半導体装置の製造方法および半導体装置
US8778757B2 (en) Methods of manufacturing a DRAM device
JP4382687B2 (ja) 半導体装置およびその製造方法
JP2007180272A (ja) 半導体装置およびその製造方法
JP2005101144A (ja) 半導体装置および半導体装置の製造方法
JP2008010778A (ja) 半導体装置
JP2757665B2 (ja) 半導体装置
CN217062066U (zh) 一种晶体三极管芯片和电子器件
KR102156148B1 (ko) 대면적 반도체 다이들을 위한 낮은 열응력 패키지
US20220189845A1 (en) Heat dissipating substrate, manufacturing method thereof, and semiconductor integrated device including the same
US20220384373A1 (en) Chip package and manufacturing method thereof
JP2009266935A (ja) 半導体装置及びその製造方法