CN217062066U - 一种晶体三极管芯片和电子器件 - Google Patents

Abstract

本申请公开了一种晶体三极管芯片和电子器件，包括外延片，设于外延片上表面依次层叠的氧化硅层和第一氮化硅层，贯穿氧化硅层和第一氮化硅层的基极电极和发射极电极，设于基极电极、发射极电极和第一氮化硅层上表面的第二氮化硅层，基极电极和发射极电极的剖面形状呈T型。本申请中基极电极和发射极电极的横向部分下表面与第一氮化硅层接触，基极电极、发射极电极与第一氮化硅层的结合力强于与二氧化硅层的结合力，且第一氮化硅层的致密性、阻挡钠离子能力、化学稳定性优于二氧化硅层，因此可以提升晶体三极管芯片电参数的稳定性，且本申请设置有第一氮化硅层和第二氮化硅层两层氮化硅层，可以更加有效阻止水汽和污染物的影响，提高可靠性。

Description

一种晶体三极管芯片和电子器件

技术领域

本申请涉及半导体领域，特别是涉及一种晶体三极管芯片和电子器件。

背景技术

晶体三极管，也称双极型晶体管、三极管，具有把微弱信号放大成幅度值较大的电信号、以及用作无触点开关的作用，是电子电路的核心元件。

晶体三极管是在一块半导体基片上制作两个相距很近的PN结，两个PN结把整块半导体分成三部分，中间部分是基区，两侧部分是发射区和集电区，按极性的不同分为PNP和NPN两种类型。以NPN类型为例，现有的晶体三极管芯片的结构示意图如图1所示，发射极电极、基极电极的横向部分的下表面与二氧化硅层直接接触，两者与二氧化硅的结合力弱，且二氧化硅层的致密性、阻挡钠离子能力、化学稳定性等性能也较差，导致晶体三极管芯片的电参数稳定性差，并且，在高温、高湿等严苛的条件下，晶体三极管芯片也更容易受到水汽和污染物的影响，可靠性差。

因此，如何解决上述技术问题应是本领域技术人员重点关注的。

实用新型内容

本申请的目的是提供一种晶体三极管芯片和电子器件，以提升晶体三极管芯片的稳定性和可靠性。

为解决上述技术问题，本申请提供一种晶体三极管芯片，包括外延片，设于所述外延片上表面依次层叠的氧化硅层和第一氮化硅层，贯穿所述氧化硅层和所述第一氮化硅层的基极电极和发射极电极，设于所述基极电极、所述发射极电极和所述第一氮化硅层上表面的第二氮化硅层，其中，所述基极电极和所述发射极电极的剖面形状呈T型。

可选的，所述的晶体三极管芯片中，所述第一氮化硅层的厚度小于所述第二氮化硅层的厚度。

可选的，所述的晶体三极管芯片中，所述第一氮化硅层的厚度在

至

之间，包括端点值。

可选的，所述的晶体三极管芯片中，所述第二氮化硅层的厚度在

至

之间，包括端点值。

可选的，所述的晶体三极管芯片中，所述氧化硅层的厚度在

至

之间，包括端点值。

可选的，所述的晶体三极管芯片中，所述基极电极和所述发射极电极均为铝电极。

可选的，所述的晶体三极管芯片中，所述基极电极和所述发射极电极均为铝铜电极。

本申请还提供一种电子器件，所述电子器件包括上述任一种所述的晶体三极管芯片。

本申请所提供的一种晶体三极管芯片，包括外延片，设于所述外延片上表面依次层叠的氧化硅层和第一氮化硅层，贯穿所述氧化硅层和所述第一氮化硅层的基极电极和发射极电极，设于所述基极电极、所述发射极电极和所述第一氮化硅层上表面的第二氮化硅层，其中，所述基极电极和所述发射极电极的剖面形状呈T型。

可见，本申请的晶体三极管芯片中在外延片上设有氧化硅层、第一氮化硅层和第二氮化硅层，基极电极和发射极电极的剖面形状呈T型且贯穿氧化硅层和第一氮化硅层，即基极电极和发射极电极横向部分的下表面与第一氮化硅层接触，基极电极、发射极电极与第一氮化硅层的结合力强于与二氧化硅层的结合力，且第一氮化硅层的致密性、阻挡钠离子能力、化学稳定性优于二氧化硅层，因此可以提升晶体三极管芯片电参数的稳定性，且本申请中设置有第一氮化硅层和第二氮化硅层两层氮化硅层，在高温、高湿等严苛的条件下，第一氮化硅层和第二氮化硅层可以更加有效的阻止水汽的侵蚀以及污染物的影响，提高晶体三极管芯片的可靠性，从而提升晶体三极管芯片的寿命和品质。

此外，本申请还提供一种电子器件。

附图说明

为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中晶体三极管芯片的结构示意图；

图2为本申请实施例所提供的一种晶体三极管芯片的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本实用新型，但是本实用新型还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广，因此本实用新型不受下面公开的具体实施例的限制。

正如背景技术部分所述，现有的晶体三极管芯片中，仅在最外表面设置有一层氮化硅层5，发射极电极3、基极电极4的横向部分的下表面与二氧化硅层2直接接触，两者与二氧化硅的结合力弱，且二氧化硅层2的致密性、阻挡钠离子能力、化学稳定性等性能也较差，导致晶体三极管芯片的电参数稳定性差，并且，在高温、高湿等严苛的条件下，晶体三极管芯片也更容易受到水汽和污染物的影响，可靠性差。

有鉴于此，本申请提供了一种晶体三极管芯片，请参考图2，包括：

外延片1，设于所述外延片1上表面依次层叠的二氧化硅层2和第一氮化硅层6，贯穿所述二氧化硅层2和所述第一氮化硅层6的基极电极4和发射极电极3，设于所述基极电极4、所述发射极电极3和所述第一氮化硅层6上表面的第二氮化硅层5，其中，所述基极电极4和所述发射极电极3的剖面形状呈T型。

外延片1中包括集电区、基区和发射区，发射区位于基区内，基极电极4与基区电连接，发射极电极3与发射区电连接。

需要指出的是，本申请中对晶体三极管芯片的类型不做限定，既可以为PNP类型，也可以为NPN类型。图2中以NPN类型示出。

还需要指出的是，本申请中对基极电极4和发射极电极3的种类不做限定，根据晶体三极管芯片制备工艺中压焊步骤而定。例如，所述基极电极4和所述发射极电极3均为铝电极，或者，所述基极电极4和所述发射极电极3均为铝铜电极。

氮化硅的致密性、阻挡钠离子能力、化学稳定性均优于二氧化硅，现有的晶体三极管芯片只在最外表面设置有一层氮化硅，而本申请中设置有第一氮化硅层6和第二氮化硅层5两层氮化硅，对水汽和污染物的阻挡效果更好。

为了缩小晶体三极管芯片的制作成本和提升晶体三极管芯片的制作效率，在本申请的一个实施例中所述第一氮化硅层6的厚度小于所述第二氮化硅层5的厚度。第一氮化硅层6和第二氮化硅层5为玻璃钝化层，由于第二氮化硅层5位于最外层，具有一定的阻挡能力，因此第一氮化硅层6的厚度可以稍微薄一些。

可选的，所述第一氮化硅层6的厚度可以在

至

之间，包括端点值，例如，

等。

可选的，所述第二氮化硅层5的厚度可以在

至

之间，包括端点值，例如，

等。

二氧化硅层2对外延片1起到钝化保护的作用，外延片1为硅基外延片1，直接进行氧化即可得到二氧化硅层2，非常方便，所述二氧化硅层2的厚度可以在

至

之间，包括端点值，例如

等。

本申请的晶体三极管芯片中在外延片1上设有二氧化硅层2、第一氮化硅层6和第二氮化硅层5，基极电极4和发射极电极3的剖面形状呈T型且贯穿二氧化硅层2和第一氮化硅层6，即基极电极4和发射极电极3横向部分的下表面与第一氮化硅层6接触，基极电极4、发射极电极3与第一氮化硅层6的结合力强于与二氧化硅层2的结合力，且第一氮化硅层6的致密性、阻挡钠离子能力、化学稳定性优于二氧化硅层2，因此可以提升晶体三极管芯片电参数的稳定性，且本申请中设置有第一氮化硅层6和第二氮化硅层5两层氮化硅层，在高温、高湿等严苛的条件下，第一氮化硅层6和第二氮化硅层5可以更加有效的阻止水汽的侵蚀以及污染物的影响，提高晶体三极管芯片的可靠性，从而提升晶体三极管芯片的寿命和品质。

以晶体三极管芯片类型为NPN类型、基极电极和发射极电极均为铝电极为例，下面对本申请中的晶体三极管芯片的制作过程进行介绍。

主要工艺流程大体为：一次氧化→光刻→硼扩散→光刻→磷扩散→淀积第一氮化硅层→光刻引线孔→蒸铝→光刻铝电极→淀积第二氮化硅层→光刻压焊窗口。

一次氧化、光刻、硼扩散、光刻、磷扩散可参考现有晶体三极管芯片的制作过程，此处不再详细赘述。

淀积第一氮化硅层：在完成芯片扩散工艺后，在晶体三极管表面淀积一层氮化硅层，厚度略小于最外表面的氮化硅层。

光刻引线孔：按晶体三极管芯片版图设计，刻蚀发射极电极和基极电极的引线孔。具体过程为：先刻蚀第一氮化硅层，再刻蚀二氧化硅层，第一氮化硅层采用等离子体干法刻蚀，干法刻蚀具有横向和纵向异步刻蚀速率的特点，横向刻蚀速率远低于纵向刻蚀速率，因此刻蚀的引线孔尺寸更容易满足产品版图设计要求；干法刻蚀完成后，再将硅片放入二氧化硅腐蚀液中，快速的采用湿法腐蚀，确保下层二氧化硅层腐蚀干净，在第一氮化硅层的保护下，湿法腐蚀对引线孔横向尺寸的影响也较小，更好满足产品设计要求。

蒸铝：按设计的厚度要求，在芯片表面蒸发一层铝层，作为芯片的金属化电极。

光刻铝电极：按晶体三极管芯片版图设计要求，保留设计的铝电极部位铝层，多余的铝层需腐蚀干净，留下发射极铝电极与发射区形成电连接，基极铝电极与基区形成电连接，同时留下压焊窗口和延伸电极部分的铝层。

淀积第二氮化硅层：在整个晶体三极管表面再淀积一层氮化硅层，作为芯片的玻璃钝化，氮化硅层形成阻挡层，能阻止水汽和污染物的影响，从而保护晶体三极管芯片。

压焊孔刻蚀：按晶体三极管芯片版图设计，将需要压焊的基极铝电极和发射极铝电极位置氮化硅膜刻蚀干净，露出铝电极压焊窗口，用于芯片装配后的压焊。

本申请还提供一种电子器件，所述电子器件包括上述任一实施例所述的晶体三极管芯片。

电子器件包括但不限于开关、放大器。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

以上对本申请所提供的晶体三极管芯片和电子器件进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

Claims (8)

1.一种晶体三极管芯片，其特征在于，包括外延片，设于所述外延片上表面依次层叠的氧化硅层和第一氮化硅层，贯穿所述氧化硅层和所述第一氮化硅层的基极电极和发射极电极，设于所述基极电极、所述发射极电极和所述第一氮化硅层上表面的第二氮化硅层，其中，所述基极电极和所述发射极电极的剖面形状呈T型。

2.如权利要求1所述的晶体三极管芯片，其特征在于，所述第一氮化硅层的厚度小于所述第二氮化硅层的厚度。

3.如权利要求2所述的晶体三极管芯片，其特征在于，所述第一氮化硅层的厚度在

至

之间，包括端点值。

4.如权利要求2所述的晶体三极管芯片，其特征在于，所述第二氮化硅层的厚度在

至

之间，包括端点值。

5.如权利要求1所述的晶体三极管芯片，其特征在于，所述氧化硅层的厚度在

至

之间，包括端点值。

6.如权利要求1至5任一项所述的晶体三极管芯片，其特征在于，所述基极电极和所述发射极电极均为铝电极。

7.如权利要求1至5任一项所述的晶体三极管芯片，其特征在于，所述基极电极和所述发射极电极均为铝铜电极。

8.一种电子器件，其特征在于，所述电子器件包括如权利要求1至7任一项所述的晶体三极管芯片。

Images