JPWO2018174191A1 - キャパシタ - Google Patents

キャパシタ Download PDF

Info

Publication number
JPWO2018174191A1
JPWO2018174191A1 JP2019506990A JP2019506990A JPWO2018174191A1 JP WO2018174191 A1 JPWO2018174191 A1 JP WO2018174191A1 JP 2019506990 A JP2019506990 A JP 2019506990A JP 2019506990 A JP2019506990 A JP 2019506990A JP WO2018174191 A1 JPWO2018174191 A1 JP WO2018174191A1
Authority
JP
Japan
Prior art keywords
main surface
electrode
capacitor
capacitor layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019506990A
Other languages
English (en)
Other versions
JP6802536B2 (ja
Inventor
康裕 村瀬
智行 芦峰
博 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2018174191A1 publication Critical patent/JPWO2018174191A1/ja
Application granted granted Critical
Publication of JP6802536B2 publication Critical patent/JP6802536B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/236—Terminals leading through the housing, i.e. lead-through
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05019—Shape in side view being a non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

Abstract

キャパシタ（１００）は、トレンチ部を有する第１トレンチ構造（１２５）が設けられた第１基板（１１０）と、第１電極（１１５）と、第１トレンチ構造（１２５）のトレンチ部（１２６）を含む領域に設けられた第２電極（１１９）と、を有する第１キャパシタ層（１０１）と、第２基板（１３０）と、第３電極（１３９）と、第４電極（１３５）と、を有する第２キャパシタ層（１０３）と、を備え、第１キャパシタ層（１０１）と第２キャパシタ層（１０３）は、第２電極（１１９）と第３電極（１３９）とが互いに向き合うとともに電気的に接続されるように配置される。

Description

本発明は、キャパシタに関する。
電子機器の微細化、高機能化に伴い、基板に搭載される電子部品の高密度な集積化が求められている。キャパシタにおいても、専有面積を維持又は縮小させつつ大容量化を図るため、例えば、特許文献１にあるような、溝内に形成したキャパシタであるトレンチキャパシタの構成が検討されている。
特許文献１には、基板と、基板の上方に配置され細孔絶縁マトリクスを形成する金属層と、当該金属層上及び当該細孔絶縁マトリクスの内側に形成された金属−絶縁体−金属型コンデンサと、を備える改良型コンデンサの構造が開示されている。また、特許文献１において、２つの金属−絶縁体−金属型コンデンサがトレンチ面を上にして接続されている構成が開示されている。これによれば、２つのコンデンサの電極をコンデンサが並列接続になるよう接続させ、単位面積当たりのキャパシタンス値を増加させることを可能にしている。
このような、能動素子であるコンデンサは、様々な機能を持ったモジュールを構成するため、例えばＳｉ−ＩＧＢＴのような能動素子などと共に回路基板上に実装される。その際、例えばワイヤボンディングや半田などが素子の電気的接続を得るために用いられている。ワイヤボンディングには、例えばパワーモジュールでは、アルミニウムの太いワイヤやアルミニウムリボンや、銅ワイヤが用いられている。
特表２０１６−５３５４４１号公報
しかしながら、トレンチ構造を有するようなコンデンサにワイヤボンディングやボールボンディングなどを行うと、ボンディング時の圧力により、トレンチ構造にクラックが入り、信頼性の劣化を引き起こす可能性がある。一方、トレンチ構造を避けるようにボンディングパッド領域を設けると、容量形成部の面積が減少し、容量密度が低下する。特にパワーモジュールに用いられる高耐圧キャパシタへのボンディングに好適に使用される銅ワイヤやアルミニウム太線ワイヤなど、ボンディング時に強い圧力を要する部材でのボンディングの場合には、強い圧力によりトレンチ構造が損傷し、電気的特性や信頼性の劣化が顕著になる。
本発明はこのような事情に鑑みてなされたものであり、電気的特性や信頼性の劣化の抑制を図ることができるキャパシタを提供することを目的とする。
本発明の一態様に係るキャパシタは、互いに対向する第１主面及び第２主面を有し、トレンチ部を有する第１トレンチ構造が第２主面に設けられた第１基板と、第１基板の第１主面側に設けられた第１電極と、第１基板の第２主面側において第１トレンチ構造のトレンチ部を含む領域に設けられた第２電極と、を有する第１キャパシタ層と、互いに対向する第３主面及び第４主面を有する第２基板と、第２基板の第３主面側に設けられた第３電極と、第２基板の第４主面側に設けられた第４電極と、を有する第２キャパシタ層と、を備え、第１キャパシタ層と第２キャパシタ層は、第２電極と第３電極とが互いに向き合うとともに電気的に接続されるように配置される。
本発明の他の一態様に係るキャパシタは、第１キャパシタ層と、第２キャパシタ層と、第１キャパシタ層及び第２キャパシタ層の間に位置する少なくとも１つの中間キャパシタ層と、を備えたキャパシタであって、第１キャパシタ層は、互いに対向する第１主面及び第２主面を有し、トレンチ部を有する第１トレンチ構造が第２主面に設けられた第１基板と、第１基板の第１主面側に設けられた第１電極と、第１基板の第２主面側において第１トレンチ構造のトレンチ部を含む領域に設けられた第２電極と、を備え、第２キャパシタ層は、互いに対向する第３主面及び第４主面を有し、トレンチ部を有する第２トレンチ構造が第３主面に設けられた第２基板と、第２基板の第３主面側において第２トレンチ構造のトレンチ部を含む領域に設けられた第３電極と、第２基板の第４主面側に設けられた第４電極と、を備え、中間キャパシタ層は、互いに対向する第５主面及び第６主面を有し、トレンチ部を有する第３トレンチ構造が第５主面に設けられ、トレンチ部を有する第４トレンチ構造が第６主面に設けられた第３基板と、第３基板の第５主面側において第３トレンチ構造のトレンチ部を含む領域に設けられた第５電極と、第３基板の第６主面側において第４トレンチ構造のトレンチ部を含む領域に設けられた第６電極と、を備え、第１キャパシタ層と前記中間キャパシタ層は、前記第１トレンチ構造と前記第３トレンチ構造が互いに向き合うように配置され、前記第２キャパシタ層と前記中間キャパシタ層は、前記第２トレンチ構造と前記第４トレンチ構造が互いに向き合うように配置される。
本発明によれば、電気的特性や信頼性の劣化の抑制を図ることができるキャパシタを提供することが可能となる。例えば、キャパシタにワイヤボンディングを行う場合、ワイヤボンディングをする面にトレンチ構造がないため、ボンディング時に強い圧力を要する部材でボンディングした場合でも、強い圧力によるトレンチ構造の損傷がなく、電気的特性や信頼性の劣化の抑制を図ることができる。
図１は、本発明の第１実施形態に係るキャパシタが実装された電子機器を概略的に示す断面図である。 図２は、第１実施形態に係るキャパシタの構成を概略的に示す断面図である。 図３は、第１実施形態に係るキャパシタの第１キャパシタ層の構成を概略的に示す断面図である。 図４は、第１実施形態に係るキャパシタの第１キャパシタ層の構成を概略的に示す平面図である。 図５は、第２実施形態に係るキャパシタの第１キャパシタ層の構成を概略的に示す平面図である。 図６は、第３実施形態に係るキャパシタの第１キャパシタ層の構成を概略的に示す平面図である。 図７は、第４実施形態に係るキャパシタの第１キャパシタ層の構成を概略的に示す断面図である。 図８は、第４実施形態に係るキャパシタの第１キャパシタ層の構成を概略的に示す平面図である。 図９は、第５実施形態に係るキャパシタの第１キャパシタ層の構成を概略的に示す平面図である。 図１０は、第６実施形態に係るキャパシタの第１キャパシタ層の構成を概略的に示す平面図である。 図１１は、第７実施形態に係るキャパシタの構成を概略的に示す断面図である。
以下に本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の構成要素は同一又は類似の符号で表している。同様の構成については説明を省略する。図面は例示であり、各部の寸法や形状は模式的なものであり、本願発明の技術的範囲を当該実施形態に限定して解するべきではない。
以下の説明において、第１方向Ｘ、第２方向Ｙ、及び第３方向Ｚは例えば互いに直交する方向であるが、互いに交差する方向であれば特に限定されるものではなく、互いに直角以外の角度で交差する方向であってもよい。なお、本願明細書において、主面とは、第１方向Ｘ及び第２方向Ｙによって特定される面（以下、ＸＹ面と呼ぶ。）と平行な面であるものとする。
＜第１実施形態＞
図１〜図４を参照しつつ、本発明の第１実施形態に係るキャパシタ１００の構成について説明する。このとき、図１は、本発明の第１実施形態に係るキャパシタが実装された電子機器を概略的に示す断面図である。図２は、第１実施形態に係るキャパシタの構成を概略的に示す断面図である。図３は、第１実施形態に係るキャパシタの第１キャパシタ層の構成を概略的に示す断面図である。図４は、第１実施形態に係るキャパシタの第１キャパシタ層の構成を概略的に示す平面図である。
電子機器１は、ベース部材２０と、キャパシタ１００と、電子部品３０とを備えている。キャパシタ１００は、ベース部材２０の上に配置され、接合部材２１によってベース部材２０と電気的に接続されている。電子部品３０は、キャパシタ１００と並ぶようにベース部材２０の上に配置され、接合部材２２によってベース部材２０と電気的に接続されている。キャパシタ１００及び電子部品３０は、ベース部材２０と対向する側とは反対側で、互いにワイヤ４０によってボンディングされている。キャパシタ１００とワイヤ４０との接合点４１は、位置を特に限定されるものではない。
キャパシタ１００は、第３方向Ｚで重畳する第１キャパシタ層１０１及び第２キャパシタ層１０３を備えている。第１キャパシタ層１０１は、第２キャパシタ層１０３よりもベース部材２０に近い側に位置する。
まずは、第１キャパシタ層１０１の構造について説明する。第１キャパシタ層１０１は、第１基板１１０、第１電極１１５、第１誘電膜１１２、第２誘電膜１１７、第２電極１１９、及び保護絶縁膜１２３を備えている。
第１基板１１０は、第３方向Ｚで互いに対向する第１主面１１０Ａ及び第２主面１１０Ｂを備えている。第１主面１１０Ａは、ベース部材２０と対向する側に位置し、平面状に形成されている。第２主面１１０Ｂは、第２キャパシタ層１０３と対向する側に位置し、中央部に第１トレンチ構造１２５が形成されている。第１基板１１０は、例えば、シリコン基板１１１を有している。
シリコン基板１１１は、第１主面１１０Ａを形成している。シリコン基板１１１は、Ｓｉ（シリコン）系の材料によって形成されている。例えば、シリコン基板１１１は、導電性を有するｎ型Ｓｉ又はｐ型Ｓｉによって形成されている。シリコン基板１１１が導電性を有する場合、シリコン基板１１１が後述する第１電極１１５の機能を兼ねることができる。例えば、シリコン基板１１１の厚さは６８０μｍ程度である。
第１基板１１０は、シリコン基板１１１に材料が限定されるものではく、例えば、シリコン酸化物からなる絶縁性基板や、シリコン系以外の導電性基板等によって形成されていてもよい。また、第１基板１１０は単層構造に限定されるものではなく、２層以上の多層構造でもよい。
第１トレンチ構造１２５は、シリコン基板１１１に対して第３方向Ｚに形成された、少なくとも１つの溝（トレンチ部１２６）を有している。図３に示した例では、第１トレンチ構造１２５は、第１方向Ｘに並ぶ４つのトレンチ部１２６と、トレンチ部１２６の間に位置する３つの領域１２８とを有している。トレンチ部１２６の数は、上記したものに限定されるものではなく、５つ以上でもよく、３つ以下でもよい。また、図４に示すように、トレンチ部１２６は、例えば、第２方向Ｙに沿って形成されている。なお、第１トレンチ構造１２５のトレンチ部１２６の形状や配置は特に限定されるものではなく、例えば、より単位面積当たりの容量密度を高めるため、円柱状のトレンチ部が、第２主面１１０Ｂの法線方向から平面視したときに第１方向Ｘ及び第２方向Ｙにマトリクスに並んでいてもよい。
第１誘電膜１１２は、シリコン基板１１１の第２電極１１９側の表面を覆い、第２主面１１０Ｂを成形している。第１誘電膜１１２は、例えば、絶縁性を有するシリコン酸化物（例えば、ＳｉＯ２）によって形成されている。第１誘電膜１１２は、シリコン基板１１１を熱酸化等の手法によって酸化されることで形成される。この第１誘電膜１１２は、第２電極１１９のある領域において、第２誘電膜１１７とともにキャパシタの誘電体としての機能を果たす。例えば、第１誘電膜１１２の厚さは０．３μｍ程度である。
第１誘電膜１１２は、第１トレンチ構造１２５に沿って配置され、トレンチ部１２６の内部にも形成されている。第１トレンチ構造１２５のトレンチ部１２６は、例えば、シリコン基板１１１をドライエッチングすることで形成される。図３に示すように、トレンチ部１２６の第３方向Ｚの深さＤ１は、例えば、１０μｍ以上５０μｍ以下である。トレンチ部１２６の第１方向Ｘの幅Ｗ２は、例えば５μｍ程度であり、トレンチ部１２６間の領域１２８の第１方向Ｘの幅Ｗ３は、例えば３μｍ程度である。
第２誘電膜１１７は、第２主面１１０Ｂ上（第１誘電膜１１２の第２キャパシタ層１０３と対向する側）及び第１トレンチ構造１２５のトレンチ部１２６内に設けられ、第１基板１１０と第２電極１１９との間に設けられている。第２誘電膜１１７は、第２主面１１０Ｂの法線方向（第３方向Ｚの正方向側）から平面視したときに第１トレンチ構造１２５の外側まで延在している。第１トレンチ構造１２５の端部から第２誘電膜１１７の端部までの第１方向Ｘの幅Ｗ１は、例えば、５０μｍ以上２００μｍ以下である。第２誘電膜１１７の厚さは、例えば１μｍ程度である。第２誘電膜１１７は、シリコン酸窒化物（ＳｉＯＮ）やシリコン窒化物（Ｓｉ３Ｎ４）等の誘電体材料によって形成されている。第２誘電膜１１７は、例えばＣＶＤ（化学気相堆積法）などで形成される。また、第２誘電膜１１７は、第１基板１１０に含まれる材料よりも誘電率が高い誘電体によって形成されると、より容量密度を高めることができる。第２誘電膜１１７は、単層だけでなく、複数の誘電体による積層構造でもよい。こうすることにより、より任意の容量や耐圧設計が可能になる。
第１電極１１５は、第１主面１１０Ａを覆っており、接合部材２１に電気的に接続されている。第１電極１１５は、例えば、Ｍｏ（モリブデン）、Ａｌ（アルミニウム）、Ａｕ（金）、Ｗ（タングステン）、Ｐｔ（プラチナ）、Ｔｉ（チタン）、等の金属材料によって形成されている。これら金属材料は、スパッタ法や真空蒸着法などで形成される。なお、第１電極１１５の材料は、導電性材料であれば金属材料に限定されるものではなく、導電性樹脂等で形成されてもよい。第１電極１１５は、必ずしも第１主面１１０Ａの全面に形成される必要はなく、少なくとも、第２電極１１９と第３方向Ｚで対向する領域に形成されていればよい。
第２電極１１９は、第２誘電膜１１７上（第２誘電膜１１７の第２キャパシタ層１０３と対向する側）及び第１トレンチ構造１２５のトレンチ部１２６内に設けられている。また、第２電極１１９は、第２主面１１０Ｂの法線方向から平面視したときに第１トレンチ構造１２５の外側まで延在している。第２電極１１９は、第１電極１１５から電気的に離れており、第３方向Ｚで第１電極１１５と対向している。
第２電極１１９は、第１導電膜１２０及び第２導電膜１２１を有している。第１導電膜１２０は、第２誘電膜１１７上（第２誘電膜１１７の第２キャパシタ層１０３と対向する側）及び第１トレンチ構造１２５のトレンチ部１２６内に設けられている。第２導電膜１２１は、第１導電膜１２０上（第１導電膜１２０の第２キャパシタ層１０３と対向する側）に設けられている。
第１導電膜１２０は、例えばｐ型又はｎ型の多結晶Ｓｉ（ポリシリコン）等の導電性材料によって形成される。第１導電膜１２０は第２誘電膜と接触している。第１導電膜１２０の厚さは、例えば０．５μｍ程度である。なお、第２誘電膜１１７と第２導電膜との密着性が充分に高く、トレンチ部１２６内の第２誘電膜にも高い被覆率で形成することができる場合は、第１導電膜１２０が省略されて、第２導電膜１２１が第２誘電膜１１７の上に直接設けられてもよい。
第２導電膜１２１は、例えば、Ｍｏ（モリブデン）、Ａｌ（アルミニウム）、Ａｕ（金）、Ｗ（タングステン）、Ｐｔ（プラチナ）、Ｔｉ（チタン）等の金属材料によって形成されている。なお、第２導電膜１２１の材料は、導電性材料であれば金属材料に限定されるものではなく、導電性樹脂等で形成されてもよい。
保護絶縁膜１２３は、第２電極１１９を覆っている。また、保護絶縁膜１２３は、第２誘電膜１１７、及びその端部を覆っていることが望ましく、第２主面１１０Ｂの第２誘電膜１１７に覆われていない部分を覆っていることが望ましい。保護絶縁膜１２３は、第２誘電膜１１７よりも誘電率が低くてもよく、高くてもよい。保護絶縁膜１２３は、第２誘電膜１１７が第１基板１１０に対して引張応力を有している場合に、第１基板１１０に対して圧縮応力を有することが望ましい。つまり、保護絶縁膜１２３は、第１基板１１０に対する第２誘電膜１１７の応力を緩和するような応力を有することが望ましい。保護絶縁膜１２３は、例えば、ポリイミド等を用いて形成され、厚さが３０μｍ程度である。
接続電極１２４は、保護絶縁膜１２３を第３方向Ｚに貫通するように設けられており、第２電極１１９と電気的に接続している。接続電極１２４は、第２主面１１０Ｂの法線方向から平面視したときに、第１トレンチ構造１２５から離れ、第２電極１１９と重なっている。図４に示すように、接続電極１２４は、例えば、第１トレンチ構造１２５の外側に位置するように、矩形状に形成されている。
次に、第２キャパシタ層１０３の構造について説明する。第２キャパシタ層１０３は、第１キャパシタ層１０１と上下（第３方向Ｚ）対称な構造であり、第１キャパシタ層１０１及び第２キャパシタ層１０３は、第１トレンチ構造１２５及び第２トレンチ構造１４５が対向するように重ねられている。
第２キャパシタ層１０３は、第２基板１３０、第３電極１３９、第３誘電膜１３２、第４誘電膜１３７、保護絶縁膜１４３、及び第４電極１３５を備えている。第２キャパシタ層１０３の各部において、第１キャパシタ層１０１の各部と同様の構成については、その旨を記載し、適宜説明を省略する。
第２基板１３０は、第３方向Ｚで互いに対向する第３主面１３０Ａ及び第４主面１３０Ｂを備えている。第３主面１３０Ａは、第１キャパシタ層１０１と対向する側に位置し、中央部に第２トレンチ構造１４５が形成されている。第４主面１３０Ｂは、ワイヤ４０に対向する側に位置し、平面状に形成されている。第２トレンチ構造１４５は、第１トレンチ構造１２５と同様の構成である。
第２基板１３０は、シリコン基板１３１を有している。シリコン基板１３１は、第４主面１３０Ｂを形成している。第３誘電膜１３２は、第３主面１３０Ａを形成している。シリコン基板１３１及び第３誘電膜１３２は、それぞれ、シリコン基板１１１及び第１誘電膜１１２と同様の構成である。
第４電極１３５は、第４主面１３０Ｂを覆っており、ワイヤ４０に電気的に接続されている。第４電極１３５は、ワイヤ４０に対するキャパシタ１００のボンディングパッドに相当する。第４電極１３５は、第１電極１１５と同様の構成である。第４電極１３５上に設けられるワイヤ４０との接合点４１は、その位置を限定されるものではなく、第１トレンチ構造１２５及び第２トレンチ構造１４５と第３方向Ｚで対向するように位置してもよい。
第４誘電膜１３７は、第３主面１３０Ａ下（第３誘電膜１３２の第１キャパシタ層１０１と対向する側）及び第２トレンチ構造１４５のトレンチ部内に設けられ、第２基板１３０と第３電極１３９との間に設けられている。第４誘電膜１３７は、第３主面１３０Ａの法線方向（第３方向Ｚの負方向側）から平面視したときに第２トレンチ構造１４５の外側まで延在している。第４誘電膜１３７は、第２誘電膜１１７と同様の構成である。
第３電極１３９は、第４誘電膜１３７下（第４誘電膜１３７の第１キャパシタ層１０１と対向する側）及び第２トレンチ構造１４５のトレンチ部内に設けられている。また、第２電極１１９は、第３主面１３０Ａの法線方向から平面視したときに第２トレンチ構造１４５の外側まで延在している。第２電極１１９は、第１電極１１５から電気的に離れており、第３方向Ｚで第１電極１１５と対向している。
第３電極１３９は、第３導電膜１４０及び第４導電膜１４１を有している。第３導電膜１４０は、第４誘電膜１３７上（第４誘電膜１３７の第１キャパシタ層１０１と対向する側）及び第２トレンチ構造１４５のトレンチ部内に設けられている。第２導電膜１２１は、第１導電膜１２０上（第１導電膜１２０の第２キャパシタ層１０３と対向する側）に設けられている。第３導電膜１４０及び第４導電膜１４１は、それぞれ、第１導電膜１２０及び第２導電膜１２１と同様の構成である。
保護絶縁膜１４３は、第３電極１３９を覆っている。また、保護絶縁膜１４３は、第４誘電膜１３７、及びその端部を覆っていることが望ましく、第３主面１３０Ａの第４誘電膜１３７に覆われていない部分を覆っていることが望ましい。保護絶縁膜１４３は、保護絶縁膜１２３と同様の構成である。
接続電極１４４は、保護絶縁膜１４３を第３方向Ｚに貫通するように設けられており、第３電極１３９と電気的に接続している。接続電極１４４は、第３主面１３０Ａの法線方向から平面視したときに、第２トレンチ構造１４５から離れている。接続電極１４４は、接続電極１２４と同様の構成である。
接続電極１２４及び接続電極１４４は、ろう部材１０２によって電気的に接続されている。つまり、第２電極１１９及び第３電極１３９は電気的に接続される。また、第１キャパシタ層１０１及び第２キャパシタ層１０３は、ろう部材１０２によって互いに固定されている。ろう部材１０２は、接続電極１２４及び接続電極１４４の突出部分を囲むようにフィレット形状で形成されている。これによって、接続電極１２４及び接続電極１４４の接合強度及び導電性を向上させている。なお、ろう部材１０２は、接続電極１２４及び接続電極１４４を互いにはんだ付けする場合に用いられる部材であるが、接続電極１２４及び接続電極１４４の接合ははんだ付けに限定されるものではない。例えば、接続電極１２４及び接続電極１４４は導電性接着剤（粘着剤）によって接合されてもよく、溶接等によって直接接合されてもよい。
以上、第１実施形態として、第１キャパシタ層１０１の第２主面１１０Ｂ及び第２キャパシタ層１０３の第３主面１３０Ａの両方に、向かい合うようにトレンチ構造が形成されたキャパシタ１の構成について説明した。しかし、本発明の実施形態に係るキャパシタは、上記の構成に限定されるものではなく、第２主面及び第３主面のうち少なくとも一方の主面にトレンチ構造が形成されていればよい。例えば、キャパシタは、第１キャパシタ層の第２主面にトレンチ構造が形成され、第２キャパシタ層の第３主面が平坦に形成されてもよい。つまり、キャパシタは、トレンチ型の第１キャパシタ層と、第１キャパシタ層のトレンチ構造を覆うように配置されたプレーナ型の第２キャパシタ層と、を備えたものであってもよい。なお、プレーナ型のキャパシタとは、容量を形成する一対の電極が両方とも平板状に設けられたキャパシタである。このとき、第２キャパシタ層は、ダイオードやトランジスタなどの半導体素子の一部、例えば空乏層領域、を利用して設けることができる。なお、キャパシタは、第２キャパシタ層の第３主面にトレンチ構造が形成され、第１キャパシタ層の第２主面が平坦に形成されてもよい。
以下において、第１実施形態以外の実施形態について、図５〜図１１を参照しつつ説明する。なお、以下の実施形態の説明において参照される図面は、第１実施形態の説明において参照した図面と同一又は類似の構成についての図示を適宜省略している。また、以下の実施形態の説明について、第１実施形態と同一又は類似の構成についての説明を省略している。
＜第２実施形態＞
次に、図５を参照しつつ、本発明の第２実施形態に係るキャパシタの第１キャパシタ層２０１の構成について説明する。図５は、第２実施形態に係るキャパシタの第１キャパシタ層の構成を概略的に示す平面図である。
第２実施形態の第１キャパシタ層２０１は、第２主面２１０Ｂの法線方向から平面視したときに、接続電極２２４が第１トレンチ構造２２５を囲むように複数の島状に形成されている点で、図４に示した第１実施形態の第１キャパシタ層１０１と相違している。具体的には、接続電極２２４は、第１トレンチ構造２２５を囲むように、不連続な枠状に形成されている。
＜第３実施形態＞
次に、図６を参照しつつ、本発明の第３実施形態に係るキャパシタの第１キャパシタ層３０１の構成について説明する。図６は、第３実施形態に係るキャパシタの第１キャパシタ層の構成を概略的に示す平面図である。
第３実施形態の第１キャパシタ層３０１は、接続電極３２４が第１トレンチ構造３２５を囲むように複数の島状に形成されている点で、図４に示した第１実施形態の第１キャパシタ層１０１と相違している。具体的には、接続電極３２４は、第１トレンチ構造３２５を囲むように、複数の柱状に形成されている。接続電極３２４の形状は、円柱状（楕円柱状）でも、角柱状でもよい。
＜第４実施形態＞
次に、図７及び図８を参照しつつ、本発明の第４実施形態に係るキャパシタの第１キャパシタ層４０１の構成について説明する。図７は、第４実施形態に係るキャパシタの第１キャパシタ層の構成を概略的に示す断面図である。図８は、第４実施形態に係るキャパシタの第１キャパシタ層の構成を概略的に示す平面図である。
第４実施形態の第１キャパシタ層４０１は、第１トレンチ構造４２５がトレンチ部４２６に挟まれた第１領域４２８及び第２領域４２９を備えている点で、図６に示した第３実施形態の第１キャパシタ層３０１と相違している。また、第２領域４２９と第３方向Ｚで対向するように接続電極４２４が設けられている点でも相違している。
第１領域４２８は、トレンチ部４２６間に設けられた平面状の領域であり、第１方向Ｘの幅がＷ３である。第２領域４２９もトレンチ部４２６間に設けられた平面状の領域であるが、第１方向Ｘの幅が第１領域４２８の幅Ｗ３とは異なるＷ４である。幅Ｗ４は、幅Ｗ３よりも大きい。幅Ｗ４は、例えば２０μｍ程度である。幅Ｗ４は、第２領域４２９の上方に設けられる接続電極４２４の幅よりも大きい。
＜第５実施形態＞
次に、図９を参照しつつ、本発明の第５実施形態に係るキャパシタの第１キャパシタ層５０１の構成について説明する。図９は、第５実施形態に係るキャパシタの第１キャパシタ層の構成を概略的に示す断面図である。
第５実施形態の第１キャパシタ層５０１は、接続電極５２４が第１トレンチ構造５２５と第３方向Ｚで対向するように設けられている点で、図３に示した第１実施形態の第１キャパシタ層１０１と相違している。具体的には、接続電極５２４が保護絶縁膜５２３の上にも設けられている。なお、接続電極５２４は、保護絶縁膜５２３を貫通するように設けられた部材と、保護絶縁膜５２３を覆うように設けられた部材とを有する多層構造であってもよい。
＜第６実施形態＞
次に、図１０を参照しつつ、本発明の第６実施形態に係るキャパシタの第１キャパシタ層６０１の構成について説明する。図１０は、第６実施形態に係るキャパシタの第１キャパシタ層の構成を概略的に示す断面図である。
第６実施形態の第１キャパシタ層６０１は、接続電極が省略され、第２電極６１９が保護絶縁膜６２３で覆われていない点で、図３に示した第１実施形態の第１キャパシタ層１０１と相違している。具体的には、第２主面６１０Ｂの法線方向から平面視したときに、第２電極６１９の表面が保護絶縁膜６２３の表面と隣り合っており、第２電極６１９の表面が露出している。
＜第７実施形態＞
次に、図１１を参照しつつ、本発明の第７実施形態に係るキャパシタ７００の構成について説明する。図１１は、第７実施形態に係るキャパシタの構成を概略的に示す断面図である。
キャパシタ７００は、第３方向Ｚで重畳する第１キャパシタ層７０１、第２キャパシタ層７０３及び中間キャパシタ層７０５を備えている。中間キャパシタ層７０５は、第１キャパシタ層７０１と第２キャパシタ層７０３との間に位置している。第１キャパシタ層７０１及び第２キャパシタ層７０３は、それぞれ第１実施形態と同様の構成のため、説明を省略する。
中間キャパシタ層７０５は、第３基板７５０、第５誘電膜７５２、第６誘電膜７５７、第５電極７５９、第７誘電膜７５３、第８誘電膜７６７、第６電極７６９、保護絶縁膜７６３，７７３、及び接続電極７６４，７７４を備えている。中間キャパシタ層７０５の各部において、第１実施形態において説明した第１キャパシタ層１０１及び第２キャパシタ層１０３の各部と同様の構成については、その旨を記載し、適宜説明を省略する。
第３基板７５０は、第３方向Ｚで互いに対向する第５主面７５０Ａ及び第６主面７５０Ｂを備えている。第５主面７５０Ａは、第１キャパシタ層７０１と対向する側に位置し、中央部に第３トレンチ構造７６５が形成されている。第６主面７５０Ｂは、第２キャパシタ層７０３と対向する側に位置し、中央部に第４トレンチ構造７７５が形成されている。第３基板７５０は、例えば、シリコン基板７５１、第５誘電膜７５２，第７誘電膜７５３を有している。
第５誘電膜７５２は、シリコン基板７５１の第１キャパシタ層７０１と対向する側に位置し、第５主面７５０Ａを形成している。第７誘電膜７５３は、シリコン基板７５１の第２キャパシタ層７０３と対向する側に位置し、第６主面７５０Ｂを形成している。シリコン基板７５１はシリコン基板１１１と同様の構成であり、第５誘電膜７５２，第７誘電膜７５３は第１誘電膜１１２の構成と同様である。第３トレンチ構造７６５及び第４トレンチ構造７７５は、それぞれ、第２トレンチ構造１４５及び第１トレンチ構造１２５と同様の構成である。
第６誘電膜７５７は、第５主面７５０Ａ下（第５誘電膜７５２の第１キャパシタ層７０１と対向する側）及び第３トレンチ構造７６５のトレンチ部内に設けられ、第３基板７５０と第５電極７５９との間に設けられている。第６誘電膜７５７は、第５主面７５０Ａの法線方向（第３方向Ｚの負方向側）から平面視したときに第３トレンチ構造７６５の外側まで延在している。
第５電極７５９は、第６誘電膜７５７下（第６誘電膜７５７の第１キャパシタ層７０１と対向する側）及び第３トレンチ構造７６５のトレンチ部内に設けられている。また、第５電極７５９は、第５主面７５０Ａの法線方向から平面視したときに第３トレンチ構造７６５の外側まで延在している。
第８誘電膜７６７は、第６主面７５０Ｂ上（第７誘電膜７５３の第２キャパシタ層７０３と対向する側）及び第４トレンチ構造７７５のトレンチ部内に設けられ、第３基板７５０と第６電極７６９との間に設けられている。第８誘電膜７６７は、第６主面７５０Ｂの法線方向（第３方向Ｚの正方向側）から平面視したときに第４トレンチ構造７７５の外側まで延在している。なお、第６誘電膜７５７及び第８誘電膜７６７は、それぞれ、第４誘電膜１３７及び第２誘電膜１１７と同様の構成である。
第６電極７６９は、第８誘電膜７６７上（第８誘電膜７６７の第２キャパシタ層７０３と対向する側）及び第４トレンチ構造７７５のトレンチ部内に設けられている。また、第６電極７６９は、第６主面７５０Ｂの法線方向から平面視したときに第４トレンチ構造７７５の外側まで延在している。第６電極７６９は、第５電極７５９から電気的に離れており、第３方向Ｚで第５電極７５９と対向している。なお、第５電極７５９及び第６電極７６９は、それぞれ、第３電極１３９及び第２電極１１９と同様の構成である。
保護絶縁膜７６３は、第５電極７５９を覆っている。保護絶縁膜７７３は、第６電極７６９を覆っている。接続電極７６４は、保護絶縁膜７６３を貫通するように設けられ、第５電極７５９と電気的に接続している。接続電極７７４は、保護絶縁膜７７３を貫通するように設けられ、第６電極７６９と電気的に接続している。保護絶縁膜７６３及び保護絶縁膜７７３は、それぞれ、保護絶縁膜１４３及び保護絶縁膜１２３と同様の構成である。接続電極７６４及び接続電極７７４は、それぞれ、接続電極１４４及び接続電極１２４と同様の構成である。
図１１に示した例では、中間キャパシタ層が１層だけなので、接続電極７２４及び接続電極７６４は、ろう部材７０６によって電気的に接続される。また、接続電極７７４及び接続電極７４４は、ろう部材７０７によって電気的に接続される。つまり、第２電極７１９及び第５電極７５９は電気的に接続され、第６電極７６９及び第３電極７３９は電気的に接続される。但し、中間キャパシタ層は１層に限定されるものではなく、２層以上備えられていてもよい。複数の中間キャパシタ層が備えられている場合、それぞれの中間キャパシタは、同様に構成される。
以上のとおり、本発明の一態様によれば、互いに対向する第１主面１１０Ａ及び第２主面１１０Ｂを有し、トレンチ部１２６を有する第１トレンチ構造１２５が第２主面１１０Ｂに設けられた第１基板１１０と、第１基板１１０の第１主面１１０Ａ側に設けられた第１電極１１５と、第１基板１１０の第２主面１１０Ｂ側において第１トレンチ構造１２５のトレンチ部１２６を含む領域に設けられた第２電極１１９と、を有する第１キャパシタ層１０１と、互いに対向する第３主面１３０Ａ及び第４主面１３０Ｂを有する第２基板１３０と、第２基板１３０の第３主面１３０Ａ側に設けられた第３電極１３９と、第２基板１３０の第４主面１３０Ｂ側に設けられた第４電極１３５と、を有する第２キャパシタ層１０３と、を備え、第１キャパシタ層１０１と第２キャパシタ層１０３は、第２電極１１９と第３電極１３９とが互いに向き合うとともに電気的に接続されるように配置されるキャパシタ、が提供される。
上記したように、本発明の一態様によれば、キャパシタは直列接続された第１及び第２キャパシタ層を有しているため、ベース部材におけるキャパシタの耐圧値を向上させることができる。また、ボンディングパッドとして機能する第４電極が、基材に対して、第２トレンチ構造を有する第３主面とは反対側の第４主面に設けられる。このため、ワイヤをキャパシタへボンディングする際にトレンチ構造へ掛かる応力を分散させることができ、外部応力によるトレンチ構造の損傷を抑制することができる。パワーデバイスにキャパシタを適用する際にボンディングに好適に用いられるＣｕワイヤや太線ワイヤ等のボンディング時の圧力が高いものであっても、トレンチ構造の損傷を抑制しつつボンディングすることができる。また、ボンディングの接合点とトレンチ構造が平面視したときに重なってもよいため、ベース部材におけるキャパシタの専有面積を低減することができる。
本発明の一態様によれば、第１キャパシタ層１０１は、第１基板１１０と第２電極１１９との間に位置するとともにトレンチ部１２６を含む領域に設けられた第２誘電膜１１７をさらに備えている。これによれば、第１電極と第２電極との間の誘電率を制御することができ、キャパシタの容量値を調整することができる。例えば、第１誘電膜として誘電率の高い誘電体を用いることで、キャパシタの容量値を向上させることができる。また、第１基板又はその一部が、ｎ−Ｓｉやｐ−Ｓｉ等の導電性材料によって形成され、第１電極として機能する場合であっても、第１電極と第２電極との間での電気的な短絡を防止し容量を形成することができる。また、キャパシタは複数のキャパシタ層を直列接続するため、耐圧値の向上を図る目的で誘電膜の膜厚を大きくする必要がない。このため、誘電膜の基板に対する引張応力によるクラック発生を抑制することができ、トレンチ構造の損傷を抑止することができる。
本発明の一態様によれば、第１キャパシタ層１０１は、少なくとも第２誘電膜１１７を覆う保護絶縁膜１２３をさらに有している。これによれば、高圧の電圧をキャパシタに印加する場合であっても、誘電膜の端部や第２主面の表面での沿面放電を抑制することができる。つまり、キャパシタを高耐圧化することができる。
本発明の一態様によれば、保護絶縁膜１２３の誘電率は、第２誘電膜１１７の誘電率よりも高い。これによれば、高圧の電圧をキャパシタに印加する場合であっても、第２電極からの漏れ電界を抑制することができる。つまり、キャパシタを高耐圧化することができる。
本発明の一態様によれば、保護絶縁膜１２３の誘電率は、第２誘電膜１１７の誘電率よりも低い。これによれば、第２電極が寄生容量を形成することを抑制するこができる。つまり、キャパシタの容量値の誤差を低減することができる。
本発明の一態様によれば、保護絶縁膜１２３は、第２誘電膜１１７における第１基板１１０に対する引張応力又は圧縮応力を緩和するよう構成されている。これによれば、キャパシタの内部応力による第１トレンチ構造の損傷を抑制することができる。
本発明の一態様によれば、第１キャパシタ層１０１は、第２電極１１９に電気的に接続された接続電極１２４をさらに有し、第２キャパシタ層１０３は、第３電極１３９に電気的に接続された接続電極１４４をさらに有し、第２電極１１９と第３電極１３９が互いに接続電極１２４及び接続電極１４４によって電気的に接続されている。接続電極を介することで、第２電極と第３電極を電気的に接続する際に、第２電極又は第３電極が他の部材と接触することによって損傷する可能性を低減可能である。
本発明の一態様によれば、第１キャパシタ層１０１の接続電極１２４は、第２主面１１０Ｂの法線方向から平面視したときに、第１トレンチ構造１２５の領域よりも外側に配置されている。これによれば、第４電極へのボンディング時に接続電極１２４を介してトレンチ部に掛かる応力を低減することができ、第１トレンチ構造の損傷を抑制することができる。
本発明の一態様によれば、第１キャパシタ層１０１の接続電極１２４は、第２主面１１０Ｂの法線方向から平面視したときに、第１トレンチ構造１２５の領域を囲むように枠状に設けられている。これによれば、平面視したときの接続電極の面積を拡大させることで、第２電極と第３電極との間の導電性を向上させることができる。
本発明の一態様によれば、第１キャパシタ層２０１の接続電極２２４は、第２主面２１０Ｂの法線方向から平面視したときに、第１トレンチ構造２２５の領域を囲むように、複数の島状に設けられている。これによれば、上記したのと同様の効果を得ることができることに加え、接続電極により囲まれたトレンチ構造１２５の領域が外部と遮断され、例えば温度上昇による内部圧力上昇による接続電極の破壊などが抑制できる。
本発明の一態様によれば、第１キャパシタ層４０１は、複数の接続電極４２４を有し、第１キャパシタ層４０１の複数の接続電極４２４の少なくとも１つは、第２主面４１０Ｂの法線方向から平面視したときに、第１トレンチ構造４２５の領域の内側に配置され且つ第１トレンチ構造４２５のトレンチ部４２６を避けた領域と重なるように設けられている。これによれば、上記したのと同様の効果を得ることができる。また、接続電極を第２電極の表面の面方向に分散するように配置することができるため、接続電極の一部が接触不良を起こしたとしても、第２電極と第３電極との間の導電性を確保することができる。さらに、素子の周辺部のみに接続電極を設ける場合に比べ、ボンディング時の圧力をより分散させることができ、より信頼性の高いキャパシタを提供できる。
本発明の一態様によれば、第２基板１３０は、トレンチ部を有する第２トレンチ構造１４５が第３主面１３０Ａに設けられ、第３電極１３９は、第２基板１３０の第３主面１３０Ａ側において第２トレンチ構造１４５のトレンチ部を含む領域に設けられ、第１キャパシタ層１０１と第２キャパシタ層１０３は、第１トレンチ構造１２５と第２トレンチ構造１４５が互いに向き合うように配置されている。これによれば、キャパシタは、第２キャパシタ層の容量密度を増大させることができ、容量値を向上させることができる。第１キャパシタ層及び第２キャパシタ層の互いに対向する側の主面にトレンチ構造を設けたとしても、ボンディング時の圧力を直接受ける主面は平坦である。このため、キャパシタは、ボンディング時にトレンチ部に掛かる応力を低減することができ、第１トレンチ構造及び第２トレンチ構造の損傷を抑制することができる。
上記したように、本発明の他の一態様によれば、第１キャパシタ層７０１と、第２キャパシタ層７０３と、第１キャパシタ層７０１及び第２キャパシタ層７０３の間に位置する少なくとも１つの中間キャパシタ層７０５と、を備えたキャパシタであって、第１キャパシタ層７０１は、互いに対向する第１主面７１０Ａ及び第２主面７１０Ｂを有し、トレンチ部を有する第１トレンチ構造７２５が第２主面７１０Ｂに設けられた第１基板７１０と、第１基板７１０の第１主面７１０Ａ側に設けられた第１電極７１５と、第１基板７１０の第２主面７１０Ｂ側において第１トレンチ構造７２５のトレンチ部を含む領域に設けられた第２電極７１９と、を備え、第２キャパシタ層７０３は、互いに対向する第３主面７３０Ａ及び第４主面７３０Ｂを有し、トレンチ部を有する第２トレンチ構造７４５が第３主面７３０Ａに設けられた第２基板７３０と、第２基板７３０の第３主面７３０Ａ側において第２トレンチ構造７４５のトレンチ部を含む領域に設けられた第３電極７３９と、第２基板７３０の第４主面７３Ｂ側に設けられた第４電極７３５と、を備え、中間キャパシタ層７０５は、互いに対向する第５主面７５０Ａ及び第６主面７５０Ｂを有し、トレンチ部を有する第３トレンチ構造７６５が第５主面７５０Ａに設けられ、トレンチ部を有する第４トレンチ構造７７５が第６主面７５０Ｂに設けられた第３基板７５０と、第３基板７５０の第５主面７５０Ａ側において第３トレンチ構造７６５のトレンチ部を含む領域に設けられた第５電極７５９と、第３基板７５０の第６主面７５０Ｂ側において第４トレンチ構造７７５のトレンチ部を含む領域に設けられた第６電極７６９と、を備え、第１キャパシタ層７０１と中間キャパシタ層７０５は、第１トレンチ構造７２５と第３トレンチ構造７６５が互いに向き合うように配置され、第２キャパシタ層７０３と中間キャパシタ層７０５は、第２トレンチ構造７４５と第４トレンチ構造７７５が互いに向き合うように配置されるキャパシタ、が提供される。
これによれば、上記したのと同様の効果を得ることができる。また、中間キャパシタ層の数を増やすことで、キャパシタ耐圧値を向上させることができる。
以上説明したように、本発明の一態様によれば、電気的特性や信頼性の劣化の抑制を図ることができるキャパシタを提供することが可能となる。
なお、以上説明した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
１００…キャパシタ
１０１…第１キャパシタ層
１１０…第１基板 １１１…シリコン基板 １１２…第１誘電膜
１１０Ａ…第１主面 １１０Ｂ…第２主面
１１５…第１電極 １１７…第２誘電膜
１１９…第２電極 １２０…第１導電膜 １２１…第２導電膜
１２３…保護絶縁膜 １２４…接続電極
１０３…第２キャパシタ層
１３０…第２基板 １３１…シリコン基板 １３２…第３誘電膜
１３０Ａ…第３主面 １３０Ｂ…第４主面
１３９…第３電極 １４０…第３導電膜 １４１…第４導電膜
１３７…誘電膜 １３５…第４電極
１４３…保護絶縁膜 １４４…接続電極
１０２…ろう部材

Claims (13)

  1. 互いに対向する第１主面及び第２主面を有し、トレンチ部を有する第１トレンチ構造が前記第２主面に設けられた第１基板と、
    前記第１基板の第１主面側に設けられた第１電極と、
    前記第１基板の第２主面側において前記第１トレンチ構造の前記トレンチ部を含む領域に設けられた第２電極と、
    を有する第１キャパシタ層と、
    互いに対向する第３主面及び第４主面を有する第２基板と、
    前記第２基板の第３主面側に設けられた第３電極と、
    前記第２基板の第４主面側に設けられた第４電極と、
    を有する第２キャパシタ層と、
    を備え、
    前記第１キャパシタ層と前記第２キャパシタ層は、前記第２電極と前記第３電極とが互いに向き合うとともに電気的に接続されるように配置される、キャパシタ。
  2. 前記第１キャパシタ層は、
    前記第１基板と前記第２電極との間に位置するとともに前記トレンチ部を含む領域に設けられた誘電膜をさらに備える、
    請求項１に記載のキャパシタ。
  3. 前記第１キャパシタ層は、少なくとも前記誘電膜を覆う保護絶縁膜をさらに有する、
    請求項２に記載のキャパシタ。
  4. 前記保護絶縁膜の誘電率は、前記誘電膜の誘電率よりも高い、
    請求項３に記載のキャパシタ。
  5. 前記保護絶縁膜の誘電率は、前記誘電膜の誘電率よりも低い、
    請求項３に記載のキャパシタ。
  6. 前記保護絶縁膜は、前記誘電膜における前記第１基板に対する引張応力又は圧縮応力を緩和するように構成される、
    請求項３から５のいずれか１項に記載のキャパシタ。
  7. 前記第１キャパシタ層は、前記第２電極に電気的に接続された接続電極をさらに有し、
    前記第２キャパシタ層は、前記第３電極に電気的に接続された接続電極をさらに有し、
    前記第２電極と前記第３電極が互いに前記接続電極によって電気的に接続される、
    請求項１から６のいずれか１項に記載のキャパシタ。
  8. 前記第１キャパシタ層の前記接続電極は、前記第２主面の法線方向から平面視したときに、前記第１トレンチ構造の領域よりも外側に配置される、
    請求項７に記載のキャパシタ。
  9. 前記第１キャパシタ層の前記接続電極は、前記第２主面の法線方向から平面視したときに、前記第１トレンチ構造の領域を囲むように枠状に設けられる、
    請求項８に記載のキャパシタ。
  10. 前記第１キャパシタ層の前記接続電極は、前記第２主面の法線方向から平面視したときに、前記第１トレンチ構造の領域を囲むように複数の島状に設けられる、
    請求項８に記載のキャパシタ。
  11. 前記第１キャパシタ層は、複数の前記接続電極を有し、
    前記第１キャパシタ層の前記複数の接続電極の少なくとも１つは、前記第２主面の法線方向から平面視したときに、前記第１トレンチ構造の領域の内側に配置され且つ前記第１トレンチ構造の前記トレンチ部を避けた領域と重なるように設けられる、
    請求項７に記載のキャパシタ。
  12. 前記第２基板は、トレンチ部を有する第２トレンチ構造が前記第３主面に設けられ、
    前記第３電極は、前記第２基板の第３主面側において前記第２トレンチ構造の前記トレンチ部を含む領域に設けられ、
    前記第１キャパシタ層と前記第２キャパシタ層は、前記第１トレンチ構造と前記第２トレンチ構造が互いに向き合うように配置されている、
    請求項１から１１のいずれか１項に記載のキャパシタ。
  13. 第１キャパシタ層と、第２キャパシタ層と、前記第１キャパシタ層及び前記第２キャパシタ層の間に位置する少なくとも１つの中間キャパシタ層と、を備えたキャパシタであって、
    前記第１キャパシタ層は、
    互いに対向する第１主面及び第２主面を有し、トレンチ部を有する第１トレンチ構造が前記第２主面に設けられた第１基板と、
    第１基板の第１主面側に設けられた第１電極と、
    前記第１基板の第２主面側において前記第１トレンチ構造の前記トレンチ部を含む領域に設けられた第２電極と、を備え、
    前記第２キャパシタ層は、
    互いに対向する第３主面及び第４主面を有し、トレンチ部を有する第２トレンチ構造が前記第３主面に設けられた第２基板と、
    前記第２基板の第３主面側において前記第２トレンチ構造の前記トレンチ部を含む領域に設けられた第３電極と、
    前記第２基板の第４主面側に設けられた第４電極と、を備え、
    前記中間キャパシタ層は、
    互いに対向する第５主面及び第６主面を有し、トレンチ部を有する第３トレンチ構造が前記第５主面に設けられ、トレンチ部を有する第４トレンチ構造が前記第６主面に設けられた第３基板と、
    前記第３基板の第５主面側において前記第３トレンチ構造の前記トレンチ部を含む領域に設けられた第５電極と、
    前記第３基板の第６主面側において前記第４トレンチ構造の前記トレンチ部を含む領域に設けられた第６電極と、を備え、
    前記第１キャパシタ層と前記中間キャパシタ層は、前記第１トレンチ構造と前記第３トレンチ構造が互いに向き合うように配置され、
    前記第２キャパシタ層と前記中間キャパシタ層は、前記第２トレンチ構造と前記第４トレンチ構造が互いに向き合うように配置される、キャパシタ。
JP2019506990A 2017-03-24 2018-03-22 キャパシタ Active JP6802536B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017059875 2017-03-24
JP2017059875 2017-03-24
PCT/JP2018/011500 WO2018174191A1 (ja) 2017-03-24 2018-03-22 キャパシタ

Publications (2)

Publication Number Publication Date
JPWO2018174191A1 true JPWO2018174191A1 (ja) 2019-11-07
JP6802536B2 JP6802536B2 (ja) 2020-12-16

Family

ID=63585528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019506990A Active JP6802536B2 (ja) 2017-03-24 2018-03-22 キャパシタ

Country Status (5)

Country Link
US (1) US10879347B2 (ja)
JP (1) JP6802536B2 (ja)
CN (1) CN110326073B (ja)
DE (1) DE112018000289T5 (ja)
WO (1) WO2018174191A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2577545B (en) 2018-09-28 2022-07-20 Power Roll Ltd Energy storage device
CN110071096B (zh) * 2019-03-13 2021-09-10 福建省福联集成电路有限公司 一种提高容值和耐压的叠状电容的制作方法
US11063131B2 (en) * 2019-06-13 2021-07-13 Intel Corporation Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering
US11063034B2 (en) * 2019-06-27 2021-07-13 Micron Technology, Inc. Capacitor structures
DE112020003302T5 (de) * 2019-09-17 2022-04-07 Murata Manufacturing Co., Ltd. Halbleitervorrichtung
JP7317649B2 (ja) * 2019-09-20 2023-07-31 株式会社東芝 コンデンサ
JP7180623B2 (ja) * 2020-01-31 2022-11-30 株式会社村田製作所 半導体装置
CN112018096B (zh) * 2020-07-31 2022-05-24 复旦大学 一种用于能量缓冲的纳米电容三维集成系统及其制备方法
CN112151535B (zh) * 2020-08-17 2022-04-26 复旦大学 一种硅基纳米电容三维集成结构及其制备方法
CN112652621B (zh) * 2020-12-22 2022-11-25 复旦大学 三维集成结构及其制造方法
WO2022158340A1 (ja) * 2021-01-19 2022-07-28 Tdk株式会社 回路基板
US11869988B2 (en) * 2021-08-26 2024-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Double-sided stacked DTC structure
US20230123402A1 (en) * 2021-10-18 2023-04-20 Globalfoundries Singapore Pte. Ltd. Three electrode capacitor structure using spaced conductive pillars
CN116666382A (zh) * 2023-07-26 2023-08-29 湖北三维半导体集成创新中心有限责任公司 半导体结构及制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045739A (ja) * 2001-07-12 2003-02-14 Ind Technol Res Inst 積層式マイクロ構造大容量コンデンサ
JP2004165557A (ja) * 2002-11-15 2004-06-10 Sanyo Electric Co Ltd コンデンサチップ
US7186625B2 (en) * 2004-05-27 2007-03-06 International Business Machines Corporation High density MIMCAP with a unit repeatable structure
US20080050874A1 (en) * 2006-08-24 2008-02-28 Won Seok-Jun Metal-insulator-metal capacitor and method of manufacturing the same
JP2009105369A (ja) * 2007-10-19 2009-05-14 Young Joo Oh 金属キャパシタ及びその製造方法
JP2009170861A (ja) * 2008-01-11 2009-07-30 Young Joo Oh 金属キャパシタ及びその製造方法
JP2010050177A (ja) * 2008-08-20 2010-03-04 Sharp Corp 半導体装置
US20150145103A1 (en) * 2013-11-27 2015-05-28 Taiwan Semiconductor Mnaufacturing Company, Ltd. Capacitive device and method of making the same
JP2015111671A (ja) * 2013-11-22 2015-06-18 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ 集積キャパシタおよびそれを製造する方法
JP2016058618A (ja) * 2014-09-11 2016-04-21 太陽誘電株式会社 電子部品、回路モジュール及び電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0168346B1 (ko) * 1994-12-29 1998-12-15 김광호 고유전율 재료를 이용한 커패시터 및 그 제조방법
WO2009051297A1 (en) * 2007-10-19 2009-04-23 Young Joo Oh Metal capacitor and manufacturing method thereof
WO2009051296A1 (en) * 2007-10-19 2009-04-23 Young Joo Oh Metal capacitor and manufacturing method thereof
JP2009295925A (ja) * 2008-06-09 2009-12-17 Tdk Corp トレンチ型コンデンサ及びその製造方法
WO2013009711A1 (en) * 2011-07-08 2013-01-17 Timler John P Insulator based upon one or more dielectric structures
FR3012664B1 (fr) 2013-10-29 2016-01-01 Ipdia Structure a capacite amelioree
EP2924730A1 (en) * 2014-03-25 2015-09-30 Ipdia Capacitor structure

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045739A (ja) * 2001-07-12 2003-02-14 Ind Technol Res Inst 積層式マイクロ構造大容量コンデンサ
JP2004165557A (ja) * 2002-11-15 2004-06-10 Sanyo Electric Co Ltd コンデンサチップ
US7186625B2 (en) * 2004-05-27 2007-03-06 International Business Machines Corporation High density MIMCAP with a unit repeatable structure
US20080050874A1 (en) * 2006-08-24 2008-02-28 Won Seok-Jun Metal-insulator-metal capacitor and method of manufacturing the same
JP2009105369A (ja) * 2007-10-19 2009-05-14 Young Joo Oh 金属キャパシタ及びその製造方法
JP2009170861A (ja) * 2008-01-11 2009-07-30 Young Joo Oh 金属キャパシタ及びその製造方法
JP2010050177A (ja) * 2008-08-20 2010-03-04 Sharp Corp 半導体装置
JP2015111671A (ja) * 2013-11-22 2015-06-18 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ 集積キャパシタおよびそれを製造する方法
US20150145103A1 (en) * 2013-11-27 2015-05-28 Taiwan Semiconductor Mnaufacturing Company, Ltd. Capacitive device and method of making the same
JP2016058618A (ja) * 2014-09-11 2016-04-21 太陽誘電株式会社 電子部品、回路モジュール及び電子機器

Also Published As

Publication number Publication date
US20190348496A1 (en) 2019-11-14
DE112018000289T5 (de) 2019-10-10
CN110326073A (zh) 2019-10-11
JP6802536B2 (ja) 2020-12-16
WO2018174191A1 (ja) 2018-09-27
US10879347B2 (en) 2020-12-29
CN110326073B (zh) 2021-09-21

Similar Documents

Publication Publication Date Title
JP6802536B2 (ja) キャパシタ
JP4153932B2 (ja) 半導体装置および半導体装置の製造方法
JP4984485B2 (ja) 半導体装置
US9847299B2 (en) Semiconductor package and mounting structure thereof
JP5154000B2 (ja) 半導体装置
US10903309B2 (en) Capacitor
JP6731777B2 (ja) チップコンデンサ
JP5378045B2 (ja) 半導体装置
JPWO2018198990A1 (ja) 電子部品および半導体装置
JP2015233132A (ja) 半導体装置
JP2018117054A (ja) 半導体装置および電力変換装置
JP4432470B2 (ja) 半導体装置
US20040016979A1 (en) Semiconductor device
JP2017195322A (ja) チップコンデンサ
JP4837939B2 (ja) 半導体装置、及び半導体装置の製造方法
JP5601072B2 (ja) 半導体装置
JP5054755B2 (ja) 半導体装置
JP6923303B2 (ja) ダイオード素子
JP2013045973A (ja) 半導体装置
JP2008263135A (ja) 半導体装置の実装構造
JP4375077B2 (ja) 半導体保護装置
JP2008010778A (ja) 半導体装置
JP2021125475A (ja) 半導体装置
JP2016143782A (ja) 電子装置
CN113410200A (zh) 一种芯片封装框架和芯片封装结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201028

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201110

R150 Certificate of patent or registration of utility model

Ref document number: 6802536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150