JP2010258342A - 半導体基板 - Google Patents
半導体基板 Download PDFInfo
- Publication number
- JP2010258342A JP2010258342A JP2009109028A JP2009109028A JP2010258342A JP 2010258342 A JP2010258342 A JP 2010258342A JP 2009109028 A JP2009109028 A JP 2009109028A JP 2009109028 A JP2009109028 A JP 2009109028A JP 2010258342 A JP2010258342 A JP 2010258342A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- semiconductor substrate
- substrate layer
- bonding pad
- electrode body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Pressure Sensors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】本発明は、ボンディングパッドが形成されている半導体基板を提供する。この半導体基板は、導電性の基板層と、基板層の表面の一部に積層されている絶縁性の絶縁体と、絶縁体の表面に積層されている固定部と、絶縁体の存在範囲を超えて伸びる張り出し部と、を有するボンディングパッドと、を備える。張り出し部は、張り出し部の裏面が基板層の表面に接するまで弾性変形可能である。
【選択図】図1
Description
第1構成例は、ボンディングパッドが形成されている半導体基板を提供する。この半導体基板は、導電性の基板層と、前記基板層の表面の一部に積層されている絶縁性の絶縁体と、前記絶縁体の表面に積層されている固定部と、前記絶縁体の存在範囲を超えて伸びる張り出し部と、を有するボンディングパッドと、を備える。前記張り出し部は、前記張り出し部の裏面が前記基板層の表面に接するまで弾性変形可能であることを特徴とする。
前記張り出し部は、前記張り出し部の表面のボンディング範囲と、前記ボンディング範囲と前記固定部との間に形成された弾性支持部と、を有する。前記弾性支持部は、前記ボンディング範囲内の前記ボンディングパッドの裏面が前記基板層の表面に接するまで弾性変形可能であることを特徴とする。
前記弾性支持部が、前記ボンディング範囲内の前記ボンディングパッドを前記基板層から離反させる向きの予備荷重を印加する予備荷重印加膜を有する。こうすれば、たとえばボンディングパッドと基板層の対向面の距離を大きくして寄生容量を低減させることができる。
(特徴1)弾性支持部が有する予備荷重印加膜は、タングステンとクロムの少なくとも一方を含む金属膜である。
(特徴2)弾性支持部が有する予備荷重印加膜は、酸化アルミニウム、炭化ケイ素、およびアルミニウムのいずれか一つを主成分とする膜である。
(特徴3)弾性支持部が有する予備荷重印加膜は、アニールされた多結晶シリコンを主成分とする膜である。
(特徴4)ボンディングパッドは、SOI(Silicon on Insulator)基板の一部として形成されている。
(特徴5)ボンディングパッドは、静電容量の検出によって加速度や角速度を計測する慣性センサとして機能する半導体基板に形成されている。
(特徴6)半導体基板は、電極本体の変位を機械的に制限するとともに、制限された方向に予備荷重を印加するように構成されている。
A.本発明の第1実施例におけるボンディングパッドの構成:
B.本発明の第2実施例におけるボンディングパッドの構成:
C.変形例:
図1は、本発明の第1実施例におけるボンディングパッド100を有する半導体基板10の構成を示す立体図である。図2は、本発明の第1実施例における半導体基板10の構成を示す平面図である。図3は、本発明の第1実施例における半導体基板10の構成を示す側面図である。半導体基板10は、基板層SLと、絶縁層BL(絶縁体の一例)と、配線層WLと、を有している。配線層WLには、ボンディングパッド100が形成されている。
図6は、本発明の第2実施例における半導体基板10aの構成を示す平面図である。図7は、本発明の第2実施例における半導体基板10aの構成を示す側面図である。第2実施例の半導体基板10aは、ボンディングパッド100がボンディングパッド100aに変更されている点で第1実施例の半導体基板10と相違する。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。具体的には、たとえば以下のような変形例も実施可能で-ある。
(1)ボンディング作業時においては、弾性支持部が主として変形し、電極本体自体の変形が抑制された状態で基板層の表面でボンディング範囲を支持することができる。これにより、ボンディング範囲と基板層が接する際の両者の平行度を維持することができるので、基板層がボンディング範囲を支持する面を広くすることができる。
(2)上述のように、ボンディング範囲自体の変形が抑制されているので、ボンディング作業完了後のボンディング範囲自体のスプリングバックによる変形に起因するボンディング不良を予め防止することができる。
(1)ボンディングパッドの必要面積を小さくして、高密度の実装を可能とすることができる。
(2)電極本体の設計において、ボンディングとして機能する部分の設計と、弾性変形して基板からの支持を実現する部分の設計と、を有機的に関係付けた設計を実現することができる。具体的には、たとえば図8および図9に示される変形例の半導体基板10bは、このような観点から好ましい設計がなされた一例として例示されている。
100、100a…ボンディングパッド
100h…エッチング孔
100v…空隙
110、110b…電極本体
110b1…包囲枠
110b2…中央領域部
111…梁部
112…内部枠
120…電極本体支持部
130、130a…弾性支持部
130m…予備荷重印加膜
135…弾性支持構造
140…固定支持部
700…ワイヤー
Claims (3)
- ボンディングパッドが形成されている半導体基板であって、
導電性の基板層と、
前記基板層の表面の一部に積層されている絶縁性の絶縁体と、
前記絶縁体の表面に積層されている固定部と、前記絶縁体の存在範囲を超えて伸びる張り出し部と、を有するボンディングパッドと、
を備え、
前記張り出し部が、前記張り出し部の裏面が前記基板層の表面に接するまで弾性変形可能であることを特徴とする半導体基板。 - 請求項1記載の半導体基板であって、
前記張り出し部が、前記張り出し部の表面のボンディング範囲と、前記ボンディング範囲と前記固定部との間に形成された弾性支持部と、を有し、
前記弾性支持部が、前記ボンディング範囲内の前記ボンディングパッドの裏面が前記基板層の表面に接するまで弾性変形可能であることを特徴とする半導体基板。 - 請求項1または2に記載の半導体基板であって、
前記張り出し部が、前記張り出し部を前記基板層から離反させる向きの予備荷重を印加する予備荷重印加膜を有することを特徴とする半導体基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009109028A JP5195619B2 (ja) | 2009-04-28 | 2009-04-28 | 半導体基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009109028A JP5195619B2 (ja) | 2009-04-28 | 2009-04-28 | 半導体基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010258342A true JP2010258342A (ja) | 2010-11-11 |
JP5195619B2 JP5195619B2 (ja) | 2013-05-08 |
Family
ID=43318887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009109028A Expired - Fee Related JP5195619B2 (ja) | 2009-04-28 | 2009-04-28 | 半導体基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5195619B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111968955A (zh) * | 2020-08-27 | 2020-11-20 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
KR20210121125A (ko) | 2019-03-06 | 2021-10-07 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4950869U (ja) * | 1972-08-05 | 1974-05-04 | ||
JPS6373661A (ja) * | 1986-09-17 | 1988-04-04 | Mitsubishi Electric Corp | 半導体装置 |
JPH0779011A (ja) * | 1993-09-09 | 1995-03-20 | Mitsubishi Electric Corp | 半導体受光素子 |
JPH0888325A (ja) * | 1994-09-20 | 1996-04-02 | Sharp Corp | 半導体素子の電極パッドおよびその製造方法 |
JP2000299319A (ja) * | 1999-04-13 | 2000-10-24 | Nec Corp | 半導体素子用電極パッド、半導体装置及びその製造方法 |
-
2009
- 2009-04-28 JP JP2009109028A patent/JP5195619B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4950869U (ja) * | 1972-08-05 | 1974-05-04 | ||
JPS6373661A (ja) * | 1986-09-17 | 1988-04-04 | Mitsubishi Electric Corp | 半導体装置 |
JPH0779011A (ja) * | 1993-09-09 | 1995-03-20 | Mitsubishi Electric Corp | 半導体受光素子 |
JPH0888325A (ja) * | 1994-09-20 | 1996-04-02 | Sharp Corp | 半導体素子の電極パッドおよびその製造方法 |
JP2000299319A (ja) * | 1999-04-13 | 2000-10-24 | Nec Corp | 半導体素子用電極パッド、半導体装置及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210121125A (ko) | 2019-03-06 | 2021-10-07 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
US11876061B2 (en) | 2019-03-06 | 2024-01-16 | Mitsubishi Electric Corporation | Semiconductor device including bond pad with fixing parts fixed onto insulating film |
CN111968955A (zh) * | 2020-08-27 | 2020-11-20 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
CN111968955B (zh) * | 2020-08-27 | 2021-10-12 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5195619B2 (ja) | 2013-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11344507A (ja) | マイクロマシンの構成エレメント | |
WO2015083572A1 (ja) | 圧電デバイス | |
JP2010238921A (ja) | Memsセンサ | |
US9902612B2 (en) | Method for forming a microelectromechanical device | |
CN111504540A (zh) | 传感器装置 | |
JP5195619B2 (ja) | 半導体基板 | |
JP4847686B2 (ja) | 半導体加速度センサ | |
JP4839826B2 (ja) | センサモジュール | |
JP5654904B2 (ja) | 静電容量型加速度センサ | |
JP3938199B1 (ja) | ウェハレベルパッケージ構造体およびセンサ装置 | |
JP2008241482A (ja) | センサ装置 | |
JP2010225654A (ja) | 半導体装置 | |
JP2006208272A (ja) | 半導体多軸加速度センサ | |
JP2010008123A (ja) | センサモジュール | |
JP5033045B2 (ja) | 半導体素子の実装構造 | |
JP4665733B2 (ja) | センサエレメント | |
JP5299353B2 (ja) | 半導体装置 | |
JP4466344B2 (ja) | 加速度センサ | |
JP2010048700A (ja) | Memsおよびmems製造方法 | |
CN112744779B (zh) | 微机电系统及其制造方法 | |
JP2023037783A (ja) | 慣性センサー、慣性センサーの製造方法、および慣性計測装置 | |
JP2008210640A (ja) | 静電駆動素子およびそれを備えた静電駆動デバイス | |
JP5678535B2 (ja) | 力学量センサ及び力学量センサの製造方法 | |
JP2010216834A (ja) | 力学量検出センサ | |
JP2009130056A (ja) | 半導体素子の実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5195619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |