JPS6341060A - Ｍｉｓ型コンデンサおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ＭＯＳダイナミックＲＡＭ　（以後ＤＲＡＭ
と記す）の製作に好適なＭＩＳ型コンデンサおよびその
製造方法に関するものである。

従来の技術 ダイナミックＲＡＭは、人容吊、高集積化への要望が強
く、１ビット当りのメモリーセル面積を縮小することが
重要課題となっている。１ビツトのメモリーセルが１ト
ランジスタ、１コンデンサからなるＤＲＡＭでは、メモ
リーセルの大部分の面積をコンデンサが占めるようにな
る。しかし、ソフトエラー率やノイズマージンの確保か
ら、メモリーセルを構成するコンデンサ８吊は小さくで
きない。したがって、メモリーセル面積を縮小し、しか
もメモリーセル容量を保つためには、コンデンサを構成
する絶縁膜の実効膜厚を薄くする方法や、実効面積を拡
大する方法を用いる必要がある。

実効面積を拡大する方法としては、半導体基板に数ミク
ロンの深さの溝を掘り、この内壁を利用して、ＭＯＳキ
ャパシタを形成する方法があるが俊者のこの方法は半導
体基板への溝形成など製造技術上複雑であり、高度な加
工技術が必要とされる。

絶縁膜の実効膜厚を薄くする前者の方法においては二酸
化珪素膜による平面型ＭＯＳキャパシタの場合、膜厚１
０ｎＩｌ（１００人）が実用上限界であり、これ以下で
は二酸化珪素膜のピンホール密度の増加による絶縁破壊
耐圧の低下や素子の使用中の劣化が起りやすくなり、素
子の信頼性の観点から問題がある。これを解決する方法
として、絶縁膜に高誘電体膜を用い、実効膜厚（二酸化
珪素の膜厚に酊■る）を薄くする方法が（２案されてい
る。高誘電体としては、窒化珪素膜（比誘電率８）、タ
ンタルオキサイド膜（比Ｗ　Ｍ率２８）が実用化の可能
性が大きい。タンタルオキサイド膜は二酸化珪素膜の約
７倍の比誘電率があり、実効膜厚の薄膜化に適している
。

以下タンタルオキサイド膜を用いた従来例として、電気
学会電子装置研究会資料、１９８４年、■４５（Ｅ　Ｄ
　Ｄ−８４−４５（Ｐ、３３〜４１）　＞　　ｒメガピ
ットＲＡＭ用タンタル酸化膜技術」に示されたＭＩＳ型
コンデンサを図面に基づいて説明する。第３図はタンタ
ルオキサイド膜を用いたＭ　Ｉ　Ｓ型コンデンサをＤＲ
ＡＭのメモリーセルに応用した断面図であり、ＤＲＡＭ
１ビットは１トランジスタ、１コンデンサから構成され
ている。第３図において、１はｐ型シリコン基板であり
、ｐ型シリコン基板１の所定の主面には、二酸化珪素か
らなる素子分離領域２が選択酸化法により形成されてい
る。メモリーセルのコンデンサを構成する絶縁膜は二酸
化珪素膜３およびタンタルオキサイド膜４の２層からな
り、電極５はモリブデンシリサイドからなる゛。電極５
の下部に対応するｐ型シリコン基板１には、デプレッシ
ョン化のために、ヒ素を拡散し、表面がｎ型化されたｎ
型拡散層６が形成されている。コンデンυを構成する絶
縁膜の形成方法は次の通りである。タンタル膜をｐ型シ
リコン基板１の主面および素子分離領域２の上にＲＦス
パッタリング法により堆積し、これを５２５℃のドライ
酸素中で酸化し、タンタルをタンタルオキサイド（Ｔａ
２０ｓ　＞とし、さらにこれを８００℃ウェットで追加
酸化することによりｐ型シリコン基板１の表面を酸化し
、二酸化珪素膜ｊおよびタンタルオキサイド膜４の２層
膜が得られる。タンタルオキサイド単層膜では、リーク
電流が大きく実用化されないが、２Ｗｉ化されるように
酸化条件を設定すると、リークレベルは大幅に改善され
る。次に、タンタルオキサイド膜４の上にモリブデンシ
リサイドを堆積し、反応性エツチング方法により、電極
パターンをエツチングして電極５を形成する。

次に、ＭＯ８ＦＥ、Ｔを構成するゲート絶縁膜７、多結
晶シリコンからなるゲート電極８、ソース・ドレイン拡
散領域９および層間絶Ｒ膜１０を形成し、７ｆｉ極１１
Ａ、　１１Ｂを取り出す。本ＤＲＡＭの例では、電極５
がメモリーセルプレート、ゲート電極８がワードライン
、電極１１３がピットラインとなる。

この例ではコンデンサの電極５として、モリブデンシリ
サイドを用いているが、絶縁膜であるタンタルオキサイ
ドと電極材料の反応が起るため、実用上大きな制約とな
っている。代表的な反応（Ａ）は、 １３８　ｉ　＋　２Ｔａ２０ｓ　−＋ ４ＴａＳ　ｉ２＋５８　ｉｏ２ であり、モリブデンシリサイド中のシリコンとの反応も
発生する危険があるが、モリブデンリッチな化学組成に
することにより避けている。これによりリークは改善さ
れているが、モリブデンリッチは膜の安定性からも実用
上大きな障害である。

発明が解決しようとする問題点 ＤＲＡＭでは一般的にＭＩＳ型コンデンサのセルプレー
トは多結晶シリコンが用いられている。

これは多結晶シリコンが高温に耐え、酸化することによ
り層間絶縁膜が自己整合的に形成されること、および従
来の技術が利用できるなど、技術上からも、製造上から
も、多結晶シリコンを用いる利点は大きい。タンタルオ
キサイドを絶縁膜として用いると、熱処理で前記反応（
Ａ）により、多結晶シリコン膜とタンタルオキサイドが
反応し、一部がタンタルシリサイドとなり、タンタルオ
キサイドの膜減りが進み、リーク電流が著しく増加する
。また、前記従来例ではモリブデンシリサイドを用いた
が、この場合でもシリコンリッチの化学組成とした場合
、同様な現象が起る。したがつて、タンタルオキサイド
を絶縁膜として安定して用いられるのは、高融点金属に
限られ、実用上大きな制約となっている。

本発明は上記問題点を解決するものであり、タンタルオ
キサイドの膜減りがなく、リーク電流が低減しかつ電極
として多結晶シリコンおよび全屈珪化物を使用できるＭ
ＩＳ型コンデンサを提供することを目的とするものであ
る。

問題点を解決づるための手段 上記問題点を解決するため、本発明は、半導体基板の主
面上に順次積層された第１の二酸化珪素膜と、タンタル
オキサイド膜と、第２の二酸化珪素膜とからなる３層膜
を絶縁膜とし、前記第２の二酸化珪素膜上に形成された
多結晶シリコン膜または金属珪化物膜を電極とするもの
である。

さらに、本発明は、半導体基板の主面上に、第１の二酸
化珪素膜とタンタルオキサイド膜からなる２層膜を形成
する工程と、前記２層膜上に第２の二酸化珪素膜を堆積
する工程と、前記第２の二酸化珪素膜上に多結晶シリコ
ン膜または金属珪化物膜からなる電極を形成する工程と
を有して、上記ＭＩＳ型コンデンサを冑るものである。

作用 上記構成により、ＭＩＳ型コンデンナの絶縁膜として、
第１の二酸化珪素膜、タンタルオキサイド膜ｉＪ３　Ｊ
：び第２の二酸化珪素膜の３層構造の膜を用いることに
より、タンタルオキサイド膜のリーク電流を低減し、同
時に、電極として多結晶シリコン膜および金属珪化物膜
を用いることを可能とし、従来のこれらを電極として用
いた製造工程に、絶縁膜のみを置き換え、絶縁膜の実効
膜厚の薄膜化による、ＭＩＳ型コンデンサの人容伍化を
可能にでさる。

実施例 以下、本発明の一実施例Ｊ３よびその製造方法を図面に
基づいて説明する。

第１図において、２１はｐ型シリコン基板であり、この
ｐ型シリコン基板２１の所定の主面には、二酸化珪素か
らなる素子分離領域２２が形成されている。

ＭＩＳ型コンデンサの絶縁膜は、素子分離領域２２に覆
われていないｐ型シリコン基板２１の主面に形成された
第１の二酸化珪素膜２３と、素子分離領域２２および第
１の二酸化珪素膜２３の表面に形成されたタンタルオキ
サイド（Ｔａ２０５　＞　膜２４と、タンタルオキサイ
ド膜２４の表面に形成された第２の二酸化珪Ｓ膜２５と
の３層膜から構成されており、第２の二酸化珪素膜２５
の表面には、リンがドープされた多結晶シリコンからな
る電極２６が形成されている。

第２図（ａ）〜第２図（ｄ）に本実施例の製造工程を順
に示すＭＩＳ型コンデンサの断面図を示す。

まず、第２図（ａ）に示すように、ｐ型シリコン基板２
１に選択酸化法により二酸化珪素からなる素子分離領域
２２を形成する。次に、第２図（ｂ）に示すように、反
応性スパッタ法によりｐ型シリコン基板２１の上の数人
の自然酸化ｒｆＡ（図示せず）および素子分離領域２２
の上に膜厚１００人のタンタルオキサイドｖ！２４を形
成する。さらに、第２図（Ｃ）に示づように、８００℃
ドライ酸素中にて３０分酸化することにより、タンタル
オキサイド膜２４を酸素が通過し、ｐ型シリコン基板２
１の主面を酸化して、幌厚約２０人の第１の二酸化珪素
膜２３を形成する。このとき、膜組成分析結果によると
タンタルオキサイド膜２４の膜厚にはほとんど変化は見
られない。

次に、第２図（ｄ）に示すように、反応性スパッタ法に
より、タンタルオキサイド膜２４の表面に膜厚約２０人
の第２の二酸化珪素膜２５を形成し、その後、８００℃
の窒素ガス雰囲気中でアニール処理を行ない、次に多結
晶シリコンを堆積した後リンをドープして電極２６を形
成する。パッシベーション膜の形成、電極取り出し工程
などは公知のものとして、第２図においては省略してい
る。

このように、第１の二酸化珪素膜２３、タンタルオキサ
イド膜２４、第２の二酸化珪素膜２５の３層からなる絶
縁膜を誘電体として用いることにより、電極２６の多結
晶シリコンとタンタルオキサイドとの反応が防止され、
従来例に示した電極材料の制約をなくすることができる
。また、本実施例に示す３層構造において、ＭＩＳ型コ
ンデンサの容量は１μゴ当り６．５ｆＦを得ることがで
き、タンタルオキサイドが１層の場合に比べて、約３分
の１になったが、二酸化珪素膜に換算すると、実効膜厚
は約５３人となり、実効膜厚を薄くすることができた。

３層構造の絶縁膜とすることにより、絶縁破壊耐圧の改
善効果があり、二酸化珪素膜では８〜９ＭＶ／ｃＩＩで
あるが本実施例では１５〜１８Ｍ　Ｖ　／　ｃｚｒと向
上した。さらに、リーク電流もピンホール防止の効果な
どにより、著しく改善されて低減した。

な；Ｊ３、本実施例では多結晶シリコンによる電極２６
のみについて記した・が、モリブデンシリサイド、タン
グステンシリサイドについても同様な効果が得られる。

発明の効果 以上のように本発明によれば、ＭＩＳ型コンデンサの誘
電体である絶縁膜を第１の二酸化珪素、タンタルオキサ
イド膜および第２の二酸化珪素の３層膜構造とすること
により、電極として多結晶シリコン膜または金属珪化物
膜〈モリブデンシリサイド膜（シリコンリッチ）、タン
グステンシリサイド膿なと）を用いることが可能となっ
た。従来のタンタルオキサイドが１層または二酸化珪素
膜との２層膜に比べて、絶縁破壊耐圧の向上およびリー
ク電流の低減の効果も大きく、高誘電体膜の実デバイス
への導入が可能となった。また、絶縁膜の実効膜厚の薄
膜化により、ＭＩＳ型コンデンサの大容量化をも可能に
した。

【図面の簡単な説明】

第１図は本発明の一実施例を示すＭＩＳ型コンデンサの
断面図、第２図（ａ）〜（ｄ）は本発明の一実施例の製
造工程を順に示すＭＩＳ型コンデンサの断面図、第３図
は従来のａ造によるＭＩＳ型コンデンサを備えたダイナ
ミックＲＡＭのメモリーセルの断面図である。 ２１・・・ｐ型シリコン基板、２２・・・素子分離領域
、２３・・・第１の二酸化珪素膜、２４・・・タンタル
オキサイド膜、２５・・・第２の二酸化珪素膜、２６・
・・電極。 代理人　　　森　　本　　義　　弘 第７図 ２／−Ｐｖシ９〕ン薄引線（ ２２−封へ燵侑域 ２５−％（の二廟し庄十Ｉ（ ２４−、ダンタル１１ド梢（ ２古″−・ラド２り二級イ乙五虹未月すｊ、２６−・−
電格 第２［−

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の主面上に順次積層された第１の二酸化
   珪素膜と、タンタルオキサイド膜と、第２の二酸化珪素
   膜とからなる３層膜を絶縁膜とし、前記第２の二酸化珪
   素膜上に形成された多結晶シリコン膜または金属珪化物
   膜を電極とするＭＩＳ型コンデンサ。 ２、半導体基板の主面上に、第１の二酸化珪素膜とタン
   タルオキサイド膜からなる２層膜を形成する工程と、前
   記２層膜上に第２の二酸化珪素膜を堆積する工程と、前
   記第２の二酸化珪素膜上に多結晶シリコン膜または金属
   珪化物膜からなる電極を形成する工程とを有するＭＩＳ
   型コンデンサの製造方法。