JPS63314869A - 高電圧mosトランジスタ - Google Patents
高電圧mosトランジスタInfo
- Publication number
- JPS63314869A JPS63314869A JP63100015A JP10001588A JPS63314869A JP S63314869 A JPS63314869 A JP S63314869A JP 63100015 A JP63100015 A JP 63100015A JP 10001588 A JP10001588 A JP 10001588A JP S63314869 A JPS63314869 A JP S63314869A
- Authority
- JP
- Japan
- Prior art keywords
- region
- drain region
- conductivity type
- extended
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 45
- 239000000463 material Substances 0.000 claims description 32
- 230000005669 field effect Effects 0.000 claims description 19
- 230000000295 complement effect Effects 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 34
- 235000012239 silicon dioxide Nutrition 0.000 description 17
- 239000000377 silicon dioxide Substances 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 239000007943 implant Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000011109 contamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0925—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising an N-well only in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
- H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、一般に、高電圧MOS(酸化金属半導体)電
界効果トランジスタ、特に、n−チャネル導電形又はp
−チャネル導電形の離散デバイス又は集積デバイスのい
ずれとしても製作されることのできるトランジスタ、同
一チップ上において低電圧制御論理素子と容易に組み合
わされることのできる集積デバイス、ざらに、同一チッ
プ上において相補的に反対S電形のデバイスと組み合わ
さ机ることのできるデバイスに関する。
界効果トランジスタ、特に、n−チャネル導電形又はp
−チャネル導電形の離散デバイス又は集積デバイスのい
ずれとしても製作されることのできるトランジスタ、同
一チップ上において低電圧制御論理素子と容易に組み合
わされることのできる集積デバイス、ざらに、同一チッ
プ上において相補的に反対S電形のデバイスと組み合わ
さ机ることのできるデバイスに関する。
[従来の技術]
自己分離技術は、高電圧MOSデバイス、特に同一チッ
プ上において低電圧制御論理素子と組み合わされる集積
高電圧デバイスの製作に使用される。軽くドープされた
延長ドレイン領域が使用されるので、電圧はオフセット
ゲートによって維持される。このようなデバイスは、片
側接合ゲート形電界効果(JFET) トランジスタと
直列接続された絶縁ゲート形電界効果(IGFET)
トランジスタ又はMOS電界効果(MOSFET)トラ
ンジスタであると考えられる。反対導電形を持った二つ
のこのような高電圧デバイスは同一チップ上において相
補対として使用されることができ、この場合このデバイ
スはp形幕板内のn−井戸に埋設されている延長p形ド
レインを有する。
プ上において低電圧制御論理素子と組み合わされる集積
高電圧デバイスの製作に使用される。軽くドープされた
延長ドレイン領域が使用されるので、電圧はオフセット
ゲートによって維持される。このようなデバイスは、片
側接合ゲート形電界効果(JFET) トランジスタと
直列接続された絶縁ゲート形電界効果(IGFET)
トランジスタ又はMOS電界効果(MOSFET)トラ
ンジスタであると考えられる。反対導電形を持った二つ
のこのような高電圧デバイスは同一チップ上において相
補対として使用されることができ、この場合このデバイ
スはp形幕板内のn−井戸に埋設されている延長p形ド
レインを有する。
[発明が解決しようとする問題点〕
このような高電圧デバイスの電圧可能出力は、その基板
のドーピング、延長ドレイン領域の長さ、及び同領域内
の電荷の正味数によって決定される。
のドーピング、延長ドレイン領域の長さ、及び同領域内
の電荷の正味数によって決定される。
最適性能に対しては、この電荷の正味数は、約1×10
12/Cl112であるべきである。このようなデバイ
スは100から200■の範囲にある表示装置駆動回路
の製作に使用されるが、しかしこれらのデバイスの電流
可能出力は悲い。その主たる利点は、低電圧論理素子が
同一チップ上に容易に組み合わされることができるとい
うことにある。
12/Cl112であるべきである。このようなデバイ
スは100から200■の範囲にある表示装置駆動回路
の製作に使用されるが、しかしこれらのデバイスの電流
可能出力は悲い。その主たる利点は、低電圧論理素子が
同一チップ上に容易に組み合わされることができるとい
うことにある。
これらのデバイスにとって、全体的な良さの指数は、積
RonXA(ここに、ROnは線形領域内のオン−抵抗
、またへはそのデバイスによって占められる面積である
)によって決定される。250から300■の電圧範囲
にあるn−チャネル形デバイスに対しては、ROn X
Aは典型的には、10から15Ω1nIR2である。
RonXA(ここに、ROnは線形領域内のオン−抵抗
、またへはそのデバイスによって占められる面積である
)によって決定される。250から300■の電圧範囲
にあるn−チャネル形デバイスに対しては、ROn X
Aは典型的には、10から15Ω1nIR2である。
これと同じ電圧範囲ニアル11r!llu構IIS 二
重拡散MOS(D−MOS)デバイスは3Ω履2の良さ
の指数を右するが、しかし同一のチップ上において低電
圧制御論理素子と組み合わされるのは遥かに困難である
。したがって、このような高電圧デバイスの応用は、表
示興行駆動回路のような、100m八未満の電流の大き
さに制限される。このような駆動回路であっても、高電
圧デバイスの面積効率の悪さのために割高になる。
重拡散MOS(D−MOS)デバイスは3Ω履2の良さ
の指数を右するが、しかし同一のチップ上において低電
圧制御論理素子と組み合わされるのは遥かに困難である
。したがって、このような高電圧デバイスの応用は、表
示興行駆動回路のような、100m八未満の電流の大き
さに制限される。このような駆動回路であっても、高電
圧デバイスの面積効率の悪さのために割高になる。
[問題を解決するための手段]
本発明の目的は、高性能高電圧M OS l−ランジス
タを提供することにある。
タを提供することにある。
本発明の他の目的は、5ボルト論理素子と両立性のt!
A電圧MOSトランジスタを提供することにある。
A電圧MOSトランジスタを提供することにある。
本発明のさらに他の[1的は、2.0ΩHR2の良さの
指数、ROnXAを持つ300ボルトn−チャネル形バ
イスを提供することにある。
指数、ROnXAを持つ300ボルトn−チャネル形バ
イスを提供することにある。
要約すると、本発明は、高電圧MOS)−ランジスタを
形成するために同一チップ上に直列に接続された絶縁ゲ
ート形又はMOS電界効果(IGFET又はMOSFE
T)i−ランジスタと両側接合ゲート形電界効果(JF
ET)t−ランジスタを含む。本発明の好適実施例にお
いでは、反対導電形を有するこのような高電圧MOSl
−ランジスタの相補対が同一のチップ上に配設される。
形成するために同一チップ上に直列に接続された絶縁ゲ
ート形又はMOS電界効果(IGFET又はMOSFE
T)i−ランジスタと両側接合ゲート形電界効果(JF
ET)t−ランジスタを含む。本発明の好適実施例にお
いでは、反対導電形を有するこのような高電圧MOSl
−ランジスタの相補対が同一のチップ上に配設される。
本発明の利点は、5ボルト論理素子と両立性の、及びn
−チャネルの場合は、2.0ΩMR2の良さの指数、R
onxAを持つ電圧可能出力300Vの高性能高電圧M
OSトランジスタ゛を含む。
−チャネルの場合は、2.0ΩMR2の良さの指数、R
onxAを持つ電圧可能出力300Vの高性能高電圧M
OSトランジスタ゛を含む。
本発明のこれら及び他の目的と利点は、付図を参照して
行われる本発明の好適実施例についての次の説明によっ
て、当業者にとって紛れもなく明らかになるはずである
。
行われる本発明の好適実施例についての次の説明によっ
て、当業者にとって紛れもなく明らかになるはずである
。
[実 施 例]
第1図を参照すると、全体的に番号10で指示されたn
−チャネル高電圧MOSトランジスタが二酸化ケイ素層
12によって被覆されたp形基板11上に形成されてい
る。金属ソース接点14及び金属ドレイン接点16は、
二酸化ケイ素層を通し基板へ延びている。多結晶シリコ
ンゲート17は、このゲートが基板から僅かにオフセッ
トしかつごれから絶縁されるように二酸化ケイa層の極
めて薄い場所においてソース接点とドレイン接点との間
に配置されている。多結晶シリコンゲートはゲート電極
であり、絶縁層18はこのゲートと二酸化ケイ素層を被
覆している。
−チャネル高電圧MOSトランジスタが二酸化ケイ素層
12によって被覆されたp形基板11上に形成されてい
る。金属ソース接点14及び金属ドレイン接点16は、
二酸化ケイ素層を通し基板へ延びている。多結晶シリコ
ンゲート17は、このゲートが基板から僅かにオフセッ
トしかつごれから絶縁されるように二酸化ケイa層の極
めて薄い場所においてソース接点とドレイン接点との間
に配置されている。多結晶シリコンゲートはゲート電極
であり、絶縁層18はこのゲートと二酸化ケイ素層を被
覆している。
ソース接点14の下において、p+形材料の島状ノソー
ス領H(packet) 19及びn+形材料の島状の
ソース領域21が、p−形基板11内に拡散されている
。ソース領域21は、ソース接点の下からゲート17へ
延長している。このゲートの下に、しきい電圧を調節す
るp形材料のしきい電圧打ち込み層22と突抜は降服電
圧を回避するp形材料の突扱は打込み層23がある。ド
レイン接点16の下において、n+形材料の島状のドレ
イン領域24が、基板内に拡散されている。n形材料の
延長ドレイン領域26はp形基板の頂上に拡散又はイオ
ン打込みによって形成され、かつゲート17の下からド
レイン領域24までこのドレイン゛領域の反対側と同様
な距離だけ延長している。
ス領H(packet) 19及びn+形材料の島状の
ソース領域21が、p−形基板11内に拡散されている
。ソース領域21は、ソース接点の下からゲート17へ
延長している。このゲートの下に、しきい電圧を調節す
るp形材料のしきい電圧打ち込み層22と突抜は降服電
圧を回避するp形材料の突扱は打込み層23がある。ド
レイン接点16の下において、n+形材料の島状のドレ
イン領域24が、基板内に拡散されている。n形材料の
延長ドレイン領域26はp形基板の頂上に拡散又はイオ
ン打込みによって形成され、かつゲート17の下からド
レイン領域24までこのドレイン゛領域の反対側と同様
な距離だけ延長している。
p−形材料の頂上層27は延長ドレイン領域の中継部分
を被覆するために延長ドレイン領域の場合と同じマスク
窓を通してイオン打込みによって作られ、一方延長ドレ
イン領域の端部分は被覆されないで二酸化ケイ素層12
に接触している。この頂上層は、基板に接続されるか又
は浮遊したままにされる。
を被覆するために延長ドレイン領域の場合と同じマスク
窓を通してイオン打込みによって作られ、一方延長ドレ
イン領域の端部分は被覆されないで二酸化ケイ素層12
に接触している。この頂上層は、基板に接続されるか又
は浮遊したままにされる。
ゲート17は、電界効果によって、p形材料を通って延
長ドレイン領1a26内のn形材料へこのゲートの下を
横方向に流れる電流を制御する。さらに、この延長ドレ
イン領域を流れる電流は、幕板11及び頂上FfJ27
によって制御され、基板と頂上層はその間の延長ドレイ
ン領域をピンチオフする゛電界効果を与えるゲートとし
て働く。したがって、トランジスタ10は、両側接合ゲ
ート形電界効果(JFET)!−ランジスタと直列接続
される絶縁ゲート形又はMOS電界効果<IGFET又
tまMOSFET)トランジスタと考えられる。
長ドレイン領1a26内のn形材料へこのゲートの下を
横方向に流れる電流を制御する。さらに、この延長ドレ
イン領域を流れる電流は、幕板11及び頂上FfJ27
によって制御され、基板と頂上層はその間の延長ドレイ
ン領域をピンチオフする゛電界効果を与えるゲートとし
て働く。したがって、トランジスタ10は、両側接合ゲ
ート形電界効果(JFET)!−ランジスタと直列接続
される絶縁ゲート形又はMOS電界効果<IGFET又
tまMOSFET)トランジスタと考えられる。
表示されている絶縁ゲート形電界効果トランジスタtま
従来のMOS形て・あるけれども、これは横溝)も二重
拡散MOS(D、−MOS)形又はディプリーションM
OS形でもよいことは云うまでbない。
従来のMOS形て・あるけれども、これは横溝)も二重
拡散MOS(D、−MOS)形又はディプリーションM
OS形でもよいことは云うまでbない。
延長ドレイン領1a26の上に頂上層27を付加しかつ
この頂上層を基板11に接続することによって、この延
長ドレイン領域内の電荷の正味数を1×1012/cI
I2から2×1012/cm2、すなわち約2倍に増加
することができる。これは、トランジスタ100オン−
抵抗を極端に低減する。この延長ドレイン領域のピンチ
オフ竜圧を、典型的には、約40Vから10V未満に低
減することができる。したがって、従来の短チャネル、
酸化物婢膜ゲートMOSl〜ランジスタを二重拡散MO
S(D−MOS) トランジスタの代わりに直列接続ト
ランジスタとして使用することができる。この結果、次
のような利点が得られる。第一に、従来のMOSトラン
ジスタのしきい電圧は、典型的に、D−MOSデバイス
のそれよりも遥かに低く(D= M OSデバイスの場
合の2から4vに比べて0.7V)、L、たがって5ボ
ルト論理素子と直接に両立性である。D−MOSデバイ
スは、そのゲート駆動用に10から15Vの追加電源を
通常必要とする。第二に、従従来のMOSトランジスタ
は、低いオン−抵抗を有し、したがって、さらに全オン
−抵抗を低減する。
この頂上層を基板11に接続することによって、この延
長ドレイン領域内の電荷の正味数を1×1012/cI
I2から2×1012/cm2、すなわち約2倍に増加
することができる。これは、トランジスタ100オン−
抵抗を極端に低減する。この延長ドレイン領域のピンチ
オフ竜圧を、典型的には、約40Vから10V未満に低
減することができる。したがって、従来の短チャネル、
酸化物婢膜ゲートMOSl〜ランジスタを二重拡散MO
S(D−MOS) トランジスタの代わりに直列接続ト
ランジスタとして使用することができる。この結果、次
のような利点が得られる。第一に、従来のMOSトラン
ジスタのしきい電圧は、典型的に、D−MOSデバイス
のそれよりも遥かに低く(D= M OSデバイスの場
合の2から4vに比べて0.7V)、L、たがって5ボ
ルト論理素子と直接に両立性である。D−MOSデバイ
スは、そのゲート駆動用に10から15Vの追加電源を
通常必要とする。第二に、従従来のMOSトランジスタ
は、低いオン−抵抗を有し、したがって、さらに全オン
−抵抗を低減する。
p形頂上層27は1μm以下の深さを持つように極めて
浅く製作されることができるので、この層のドーピング
濃度は5x1016から1×1017/α3の範囲に入
るであろう。10”/cm3より高いドーピング濃度に
おいては、移動度が低下し始め、移動度の低下は降服に
対する臨界電界を上昇するであろう、したがって、固定
した幾何学的寸法形状に対し高い降服電圧を与えるであ
ろう。
浅く製作されることができるので、この層のドーピング
濃度は5x1016から1×1017/α3の範囲に入
るであろう。10”/cm3より高いドーピング濃度に
おいては、移動度が低下し始め、移動度の低下は降服に
対する臨界電界を上昇するであろう、したがって、固定
した幾何学的寸法形状に対し高い降服電圧を与えるであ
ろう。
この頂上層内の電荷の数は、約1×1012/α2であ
りかつ一次近似まではその深さに無関係である。
りかつ一次近似まではその深さに無関係である。
上記の特徴の複合利点の結果、トランジスタ10の場合
、300Vの電圧司能出力、これと共に約2.0Ωm2
の良さの指数、RonxAを得る。
、300Vの電圧司能出力、これと共に約2.0Ωm2
の良さの指数、RonxAを得る。
現在使用されている集積MOSトランジスタは約10か
ら15Ω履2の良さの指数を有し、一方同じような電圧
範囲において市場の最良の*1rll縦横inD M
OSは3から4Ω履2の良さの指数を有する。
ら15Ω履2の良さの指数を有し、一方同じような電圧
範囲において市場の最良の*1rll縦横inD M
OSは3から4Ω履2の良さの指数を有する。
第2図を参照すると、p−チャネル形高電圧MoSトラ
ンジスタが、全体的に参照番号30によって指示されて
いる。このトランジスタに対する基板の椙、すなわち、
二酸化ケイ素層、及び絶縁層は、トランジスタ10に対
して上に述べたものと類似しているので、これらには、
前の場合と同様の参照番号が与えられている。p形基板
11は、二酸化ケイ素層12及び絶縁層18によって被
覆されている。金属ソース接点31及び金属ドレイン接
点32は、この絶縁層と二酸化ケイ素かを通し基板内に
埋設されたn−井戸33へ延びている。電極である多結
晶シリコンゲート34は、このゲートが基板から僅かに
オフセットしかつn−井戸から絶縁されるように、二酸
化ケイ素層の極めて薄い場所においてソース接点とドレ
イン接点との間に配置されている。このゲートとこの二
酸化ケイ素層は、絶縁R18によって被覆されている。
ンジスタが、全体的に参照番号30によって指示されて
いる。このトランジスタに対する基板の椙、すなわち、
二酸化ケイ素層、及び絶縁層は、トランジスタ10に対
して上に述べたものと類似しているので、これらには、
前の場合と同様の参照番号が与えられている。p形基板
11は、二酸化ケイ素層12及び絶縁層18によって被
覆されている。金属ソース接点31及び金属ドレイン接
点32は、この絶縁層と二酸化ケイ素かを通し基板内に
埋設されたn−井戸33へ延びている。電極である多結
晶シリコンゲート34は、このゲートが基板から僅かに
オフセットしかつn−井戸から絶縁されるように、二酸
化ケイ素層の極めて薄い場所においてソース接点とドレ
イン接点との間に配置されている。このゲートとこの二
酸化ケイ素層は、絶縁R18によって被覆されている。
n+形材料の島状のソース領域35及びp+形材料の島
状のソース領域36が、金属ソース接点31の下に配設
されている。ソース領域36は、ゲート34まで延びて
いる。p+材料の延長ドレイン領域37は、n−井戸内
に形成されかつこのゲートの下からドレイン接点32の
下に配置されている島状のドレイン領域38まで延びて
おり、かつ延長ドレイン領域はドレイン接点の反対側へ
同様の距離だけ連続している。n形材料の頂上層39は
、この延長ドレイン領域の中継部分を被覆するために延
長ドレイン領域の場合と同じマスク窓を通してイオン打
込みによって作られる。この延長ドレイン領域の端部分
は、被覆されないで二酸化ケイ素層12と接触している
。この頂上層は、n−井戸に接続されるか又は浮遊した
ままにされる。
状のソース領域36が、金属ソース接点31の下に配設
されている。ソース領域36は、ゲート34まで延びて
いる。p+材料の延長ドレイン領域37は、n−井戸内
に形成されかつこのゲートの下からドレイン接点32の
下に配置されている島状のドレイン領域38まで延びて
おり、かつ延長ドレイン領域はドレイン接点の反対側へ
同様の距離だけ連続している。n形材料の頂上層39は
、この延長ドレイン領域の中継部分を被覆するために延
長ドレイン領域の場合と同じマスク窓を通してイオン打
込みによって作られる。この延長ドレイン領域の端部分
は、被覆されないで二酸化ケイ素層12と接触している
。この頂上層は、n−井戸に接続されるか又は浮遊した
ままにされる。
ゲート34は、電界効果によって、n形材料を通して延
長ドレイン領1ii!37内のn形材料へこのゲートの
下を横方向に流れる電流を制御する。さらに、この延長
ドレイン領域を流れる電流は、n−井戸33及び頂上層
39によって$り御され、この井戸と頂上層はその間の
延長ドレイン領域をピンチオフする電界効果を与えるゲ
ートとして動く。
長ドレイン領1ii!37内のn形材料へこのゲートの
下を横方向に流れる電流を制御する。さらに、この延長
ドレイン領域を流れる電流は、n−井戸33及び頂上層
39によって$り御され、この井戸と頂上層はその間の
延長ドレイン領域をピンチオフする電界効果を与えるゲ
ートとして動く。
したがって、トランジスタ30は、両側接合ゲート形電
界効果(JFET)トランジスタと直列接続される絶縁
ゲート形又はMOS電界効果(IGFET又はMOSF
ET> トランジスタと考えられる。この延長ドレイン
領域の下のn−井戸は、p゛形ドレイン領1i138と
n−井戸との間に降服が起こる前に空乏させられなけれ
ばならない。
界効果(JFET)トランジスタと直列接続される絶縁
ゲート形又はMOS電界効果(IGFET又はMOSF
ET> トランジスタと考えられる。この延長ドレイン
領域の下のn−井戸は、p゛形ドレイン領1i138と
n−井戸との間に降服が起こる前に空乏させられなけれ
ばならない。
第3図を参照すると、第1図に示されたものと類似のn
−チャネルトランジスタ10、及び第2図に示されたも
のと類似のp−チャネルトランジスタ30が同じ基板1
1上において相補対としてかつ互いに絶縁されて表示さ
れている。各トランジスタの詳細については、第1図及
び第2図を参照して先に説明されているので、さらに説
明することは必要ないと考えられる。
−チャネルトランジスタ10、及び第2図に示されたも
のと類似のp−チャネルトランジスタ30が同じ基板1
1上において相補対としてかつ互いに絶縁されて表示さ
れている。各トランジスタの詳細については、第1図及
び第2図を参照して先に説明されているので、さらに説
明することは必要ないと考えられる。
第4図を参照すると、低電圧相補形MOS(C−MOS
)作成デバイス43.44を、第3図に示された高電圧
MOSトランジスタ10及び30のように同一のp形基
板11上に組み合わすことができる。これらの低電圧デ
バイスは、低電圧論理及びアナログ開催に高電圧デバイ
スを制御させることを可能にする。デバイス43は、ソ
ース接点46、ドレイン接点47及び多結晶シリコンゲ
ート48を有するn−チャネル形である。p+形島状の
ソース領域49及びn+形島状のソース領域51が、ソ
ース接点の下のp−形基板内に配設されている。n+形
ソース領域51はゲートの下へ延びている。n+形島状
のドレイン領域52が、ドレイン接点の下に配設されて
いる。ゲート48は、基板から二酸化ケイ素層12によ
って絶縁されているが、しかしこのゲーートはソース領
域51とドレイン領域52どの間を基板を通して流れる
電流を制m+する。このゲートは、絶縁層18によって
被覆されている。n−井戸53は、低電圧、p−チャネ
ルデバイス44に適合するためにこの基板内に配設され
ている。このデバイスは、ソース接点54、ドレイン接
点56及び多結晶シリコンゲート57を含む。n+形島
状のソース領域58及びp+形島状のソース領ii!5
5がソース接点下のn−井戸内に配設されまたp+形島
状のドレイン領域61がドレイン接点下のn−井戸内に
配設されている。ゲート57は、このn−井戸から絶縁
されかつソース領域5つとドレイン領域61との間にお
いてこの井戸の上に延びている。
)作成デバイス43.44を、第3図に示された高電圧
MOSトランジスタ10及び30のように同一のp形基
板11上に組み合わすことができる。これらの低電圧デ
バイスは、低電圧論理及びアナログ開催に高電圧デバイ
スを制御させることを可能にする。デバイス43は、ソ
ース接点46、ドレイン接点47及び多結晶シリコンゲ
ート48を有するn−チャネル形である。p+形島状の
ソース領域49及びn+形島状のソース領域51が、ソ
ース接点の下のp−形基板内に配設されている。n+形
ソース領域51はゲートの下へ延びている。n+形島状
のドレイン領域52が、ドレイン接点の下に配設されて
いる。ゲート48は、基板から二酸化ケイ素層12によ
って絶縁されているが、しかしこのゲーートはソース領
域51とドレイン領域52どの間を基板を通して流れる
電流を制m+する。このゲートは、絶縁層18によって
被覆されている。n−井戸53は、低電圧、p−チャネ
ルデバイス44に適合するためにこの基板内に配設され
ている。このデバイスは、ソース接点54、ドレイン接
点56及び多結晶シリコンゲート57を含む。n+形島
状のソース領域58及びp+形島状のソース領ii!5
5がソース接点下のn−井戸内に配設されまたp+形島
状のドレイン領域61がドレイン接点下のn−井戸内に
配設されている。ゲート57は、このn−井戸から絶縁
されかつソース領域5つとドレイン領域61との間にお
いてこの井戸の上に延びている。
注意すべきことは、用語「基板」はマイクロ回路がその
Fで製作される物理的材料を指すということである。も
しトランジスタがn又はn形材料の井戸上において製作
されこの井戸が反対導電形の第−基板内にあるならば、
その井戸材料は第二基板であると考えられる。同様に、
もし1−ランジスタがこれを単に支持しかつ絶縁するエ
ピタキシャル層又はエピタキシャル島状領域上において
製作されるならば、これらのエピタキシャル層又はエピ
タキシャル島状領域は第二基板と考えられる。
Fで製作される物理的材料を指すということである。も
しトランジスタがn又はn形材料の井戸上において製作
されこの井戸が反対導電形の第−基板内にあるならば、
その井戸材料は第二基板であると考えられる。同様に、
もし1−ランジスタがこれを単に支持しかつ絶縁するエ
ピタキシャル層又はエピタキシャル島状領域上において
製作されるならば、これらのエピタキシャル層又はエピ
タキシャル島状領域は第二基板と考えられる。
エピタキシャル島状領域は、反対導電形の拡散領域によ
ってエピタキシャル層の残りの部分から絶縁された一つ
の導電形のエピタキシャル層の部分である。相補形トラ
ンジスタが同一チップFに形成されるとき、−・つの相
補形トランジスタが埋設される井戸は他のトランジスタ
に対する延長ドレイン領域として同じ拡散によって形成
される。
ってエピタキシャル層の残りの部分から絶縁された一つ
の導電形のエピタキシャル層の部分である。相補形トラ
ンジスタが同一チップFに形成されるとき、−・つの相
補形トランジスタが埋設される井戸は他のトランジスタ
に対する延長ドレイン領域として同じ拡散によって形成
される。
第5図は、ソース接点64及びドレイン接点66を有す
る対称n−チャネル形デバイス63を示す。多結晶シリ
コンゲート67は基板68から二酸化ケイ素層69によ
って絶縁されかつこのゲートは絶縁層70によって被覆
される。n形延長ソース領域71が、ソース接点とn形
島状のソース領域72との下に配設されている。p形材
の頂上層73は、延長ソース領域の中継部分を覆って配
置され、一方この延長ソース領域の端部分はその上の二
酸化ケイ素層に接触している。このドレイン接点の下に
n+形形状状ドレイン領域74n形延長ドレイング1域
76がある。p形材料の頂上層73は延長ドレイン領域
の中継部分を覆って配置されかつこの延長ドレイン領域
の端部分は二酸化シリコン層と接触している。p形材料
の打込み領11i78が、しきい電圧を維持するために
延長ソースFi域と延長ドレイン接点域との開において
ゲート67の下に配設される。突扱は電圧を維持するた
めに同様の打込み領域79づ、打込み領域78の下に配
設されている。この対称チャネル形デバイスは、延長ソ
ース領域と延長ドレイン領域の両方を有するから、その
ソースはそのドレインと同じ高電位を維持することがで
きる。対称p−チャネル形デバイスも、これと反対導電
形材利を使用して同じような仕方で作製される。
る対称n−チャネル形デバイス63を示す。多結晶シリ
コンゲート67は基板68から二酸化ケイ素層69によ
って絶縁されかつこのゲートは絶縁層70によって被覆
される。n形延長ソース領域71が、ソース接点とn形
島状のソース領域72との下に配設されている。p形材
の頂上層73は、延長ソース領域の中継部分を覆って配
置され、一方この延長ソース領域の端部分はその上の二
酸化ケイ素層に接触している。このドレイン接点の下に
n+形形状状ドレイン領域74n形延長ドレイング1域
76がある。p形材料の頂上層73は延長ドレイン領域
の中継部分を覆って配置されかつこの延長ドレイン領域
の端部分は二酸化シリコン層と接触している。p形材料
の打込み領11i78が、しきい電圧を維持するために
延長ソースFi域と延長ドレイン接点域との開において
ゲート67の下に配設される。突扱は電圧を維持するた
めに同様の打込み領域79づ、打込み領域78の下に配
設されている。この対称チャネル形デバイスは、延長ソ
ース領域と延長ドレイン領域の両方を有するから、その
ソースはそのドレインと同じ高電位を維持することがで
きる。対称p−チャネル形デバイスも、これと反対導電
形材利を使用して同じような仕方で作製される。
[発明の効果コ
以上の説明から、n電圧MOSトランジスタが提供され
ることが判ったであろう。このトランジスタは、同一チ
ップ上に容易に集積されることのできる5ボルト論理素
子と両立性である。このトランジスタは、n−チャネル
の場合300Vfi圧可能出力を有し、かつ約2.00
InIR2の良さの指数、Ronx八を有する。このト
ランジスタは、同一チップ上において直列に接続された
絶縁ゲート形電界効果トランジスタと両側接合ゲート形
電界効果トランジスタとによって形成される。これらの
トランジスタは、n−チャネル又はp−チャネル導電形
の離散デバイス又は集積デバイスのいずれとしても製作
されることができる。この集積デバイスは、同一チップ
上において低電圧制御I論理素子と容易に組み合わされ
ることができる。さらに、反対導電形のデバイスどうし
が同一チップ上において相補的に組み合わされることが
できる。
ることが判ったであろう。このトランジスタは、同一チ
ップ上に容易に集積されることのできる5ボルト論理素
子と両立性である。このトランジスタは、n−チャネル
の場合300Vfi圧可能出力を有し、かつ約2.00
InIR2の良さの指数、Ronx八を有する。このト
ランジスタは、同一チップ上において直列に接続された
絶縁ゲート形電界効果トランジスタと両側接合ゲート形
電界効果トランジスタとによって形成される。これらの
トランジスタは、n−チャネル又はp−チャネル導電形
の離散デバイス又は集積デバイスのいずれとしても製作
されることができる。この集積デバイスは、同一チップ
上において低電圧制御I論理素子と容易に組み合わされ
ることができる。さらに、反対導電形のデバイスどうし
が同一チップ上において相補的に組み合わされることが
できる。
本発明は、好適実施例を使って説明されたけれども、こ
の開示は限定的に解釈されるべきではない。本発明の名
神の代替及び変更は当業考にとって紛れもなく明白であ
る。したがって、前掲の特許請求の範囲は、本発明の真
の精神と範囲に含まれるあらゆる代替及び範囲に及ぶも
のと解釈されることを意図するものである。
の開示は限定的に解釈されるべきではない。本発明の名
神の代替及び変更は当業考にとって紛れもなく明白であ
る。したがって、前掲の特許請求の範囲は、本発明の真
の精神と範囲に含まれるあらゆる代替及び範囲に及ぶも
のと解釈されることを意図するものである。
第1図は、本発明の実施例のn−チャネル形高電圧MO
Sトランジスタの構造図、 第2図は、本発明の実施例のp−チャネル形高電圧MO
Sトランジスタの構造図、 第3図は、同一チップ上において相補対を形成する第1
図及び第2図に示されたトランジスタの構造図、 第4図は、第3図に示された高電圧MOSトランジスタ
の相補対と同一チップ上において粗み合わされることの
できる相補形MOS作成デバイスの構造図、 第5図は、本発明の実施例の、ソース領域とドレイン領
域が類似の対称高電圧n−チャネル形デバイスの構造図
、である。 [記号の説明] 1o:高電圧MoSトランジスタ 11:p形基板 12:二酸化ケイ県層 14:ソース接点 16:ドレイン接点 17:多結晶シリコンゲート 19.21:ソース領域 22.23:打込み層 24ニドレイン領域 26:延長ドレインl11 27:頂上層 30:高電圧MOSトランジスタ 31:ソース接点 32ニドレイン接点 33:n−井戸 34:多結晶シリコンゲート 35.36:ソース領域 37:延長ドレイン領域 38ニドレイン領域 39:頂上層 43.44:低電圧相補形M OS作成デバイス46.
54:ソース接点 47.56:ドレイン接点 48.57:多結晶シリコンゲート 49.51.58.59:ソース領域 52.61ニドレイン領域 53:n−神戸 63:対称n−チャネル形デバイス 64:ソース接点 66:ドレイン接点 68:p形基板 67:多結晶シリコンゲート 69:二酸化ケイ素層 71:延長ソース領域 72:ソース領域 73.77:頂上層 74ニドレイン領域 76:延長ドレイン領域 78.79:打込み領域
Sトランジスタの構造図、 第2図は、本発明の実施例のp−チャネル形高電圧MO
Sトランジスタの構造図、 第3図は、同一チップ上において相補対を形成する第1
図及び第2図に示されたトランジスタの構造図、 第4図は、第3図に示された高電圧MOSトランジスタ
の相補対と同一チップ上において粗み合わされることの
できる相補形MOS作成デバイスの構造図、 第5図は、本発明の実施例の、ソース領域とドレイン領
域が類似の対称高電圧n−チャネル形デバイスの構造図
、である。 [記号の説明] 1o:高電圧MoSトランジスタ 11:p形基板 12:二酸化ケイ県層 14:ソース接点 16:ドレイン接点 17:多結晶シリコンゲート 19.21:ソース領域 22.23:打込み層 24ニドレイン領域 26:延長ドレインl11 27:頂上層 30:高電圧MOSトランジスタ 31:ソース接点 32ニドレイン接点 33:n−井戸 34:多結晶シリコンゲート 35.36:ソース領域 37:延長ドレイン領域 38ニドレイン領域 39:頂上層 43.44:低電圧相補形M OS作成デバイス46.
54:ソース接点 47.56:ドレイン接点 48.57:多結晶シリコンゲート 49.51.58.59:ソース領域 52.61ニドレイン領域 53:n−神戸 63:対称n−チャネル形デバイス 64:ソース接点 66:ドレイン接点 68:p形基板 67:多結晶シリコンゲート 69:二酸化ケイ素層 71:延長ソース領域 72:ソース領域 73.77:頂上層 74ニドレイン領域 76:延長ドレイン領域 78.79:打込み領域
Claims (7)
- (1)表面を有する第一導電形半導体基板と、前記基板
内にありかつ前記基板表面に隣接する第二導電形半導体
材料の横方向に間隔を取つた一対の島状領域と、前記一
つの島状領域であるソース領域に接続されたソース接点
と、前記他の島状領域であるドレイン領域に接続された
ドレイン接点と、前記ドレイン領域から前記基板表面隣
接位置へ横方向に各様に延長する第二導電形の延長ドレ
イン領域と、前記ドレイン領域と前記基板表面隣接位置
との間の前記延長ドレイン領域の中継部分の頂上にある
第一導電形の材料層と、前記基板表面上にある絶縁層で
あつて前記ソース領域と前記延長ドレイン領域の最近接
前記基板表面隣接位置との問の部分を少なくとも被覆す
る前記絶縁図と、前記絶縁層上にあるゲート電極であつ
て前記ソース領域と前記延長ドレイン領域の前記最近接
基板表面隣接位置との間に横方向にチャネルを形成する
前記ゲート電極の下の領域から電気的に分離された前記
ゲート電極とを包含し、前記中継部分の頂上にある第一
導電形の前記材料層と前記基板とは逆バイアス電圧を印
加され、前記ゲート電極は電界効果によつて前記チャネ
ルを通る前記ゲート電極の下の電流を制御することを特
徴とする高電圧MOSトランジスタ。 - (2)請求項1記載の高電圧MOSトランジスタであつ
て、該トランジスタと同一チツプ上に組み込まれかつ互
いに分離した反対導電形チヤネルの相補形高電圧MOS
トランジスタとの組み合わせにおいて一つの導電形を有
することを特徴とする前記高電圧MOSトランジスタ。 - (3)請求項1記載の高電圧MOSトランジスタであつ
て、同一チップ上において低電圧相補形MOS作成デバ
イスと組み合わされることを特徴とする前記高電圧MO
Sトランジスタ。 - (4)請求項3記載の高電圧MOSトランジスタにおい
て、前記組み合わせは同一チップ上にありかつ互いに絶
縁された相補形高電圧MOSトランジスタ、及び相補形
低電圧MOS作成デバイスをさらに含むことを特徴とす
る前記高電圧MOSトランジスタ。 - (5)請求項1記載の高電圧MOSトランジスタであつ
て、前記延長ドレイン領域の中継部分の頂上にある第一
導電形の前記材料層は1マイクロメータ以下の厚さを有
することを特徴とする前記高電圧MOSトランジスタ。 - (6)請求項1記載の高電圧MOSトランジスタであつ
て、前記延長ドレイン領域の中継部分の頂上にある第一
導電形の前記材料層は移動度が低下し始めるように5×
10^1^6/cm^3より高いドーピング濃度を有す
ることを特徴とする前記高電圧MOSトランジスタ。 - (7)表面を有する第一導電形半導体基板と、前記基板
内にありかつ前記基板表面に隣接する第二導電形半導体
材料の横方向に間隔を取つた一対の島状領域と、前記一
つの島状領域であるソース領域に接続されたソース接点
と、前記ソース領域から前記基板表面隣接位置へ横方向
に各様に延長する第二導電形の延長ソース領域と、前記
基板表面隣接位置間の前記延長ソース領域の中継部分の
頂上にある第一導電形の材料層と、前記他の島状領域で
あるドレイン領域に接続されたドレイン接点と、前記ド
レイン領域から前記基板表面隣接位置へ横方向に各様に
延長する第二導体形の延長ドレイン領域と、前記ドレイ
ン領域と前記基板表面隣接位置との間の前記延長ドレイ
ン領域の中継部分の頂上にある第一導電形の材料層と、
前記基板表面上にある絶縁層であつて前記延長ソース領
域の最近接前記基板表面隣接位置と前記延長ドレイン領
域との間の部分を少なくとも被覆する前記絶縁層と、前
記絶縁層上にあるゲート電極であつて前記延長ソース領
域の前記最近接基板表面隣接位置と前記延長ドレイン領
域との間に横方向にチャネルを形成する前記ゲート電極
の下の領域から電気的に分離された前記ゲート電極とを
包含し、前記延長ソース領域の中継部分の頂上にある第
一導電形の前記材料層と前記基板とは逆バイアス電圧の
印加を受け、前記延長ドレイン領域の中継部分の頂上に
ある第一導電形の前記材料層と前記基板とは逆バイアス
電圧を印加され、前記ゲート電極は電界効果によつて前
記チャネルを通る前記ゲート電極の下の電流を制御する
ことを特徴とする高電圧MOSトランジスタ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US041994 | 1987-04-24 | ||
US07/041,994 US4811075A (en) | 1987-04-24 | 1987-04-24 | High voltage MOS transistors |
US41994 | 1987-04-24 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7196950A Division JP2804460B2 (ja) | 1987-04-24 | 1995-06-28 | 高電圧mosトランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63314869A true JPS63314869A (ja) | 1988-12-22 |
JP2529717B2 JP2529717B2 (ja) | 1996-09-04 |
Family
ID=21919482
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63100015A Expired - Lifetime JP2529717B2 (ja) | 1987-04-24 | 1988-04-22 | 高電圧mosトランジスタ |
JP7196950A Expired - Lifetime JP2804460B2 (ja) | 1987-04-24 | 1995-06-28 | 高電圧mosトランジスタ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7196950A Expired - Lifetime JP2804460B2 (ja) | 1987-04-24 | 1995-06-28 | 高電圧mosトランジスタ |
Country Status (4)
Country | Link |
---|---|
US (1) | US4811075A (ja) |
EP (1) | EP0295391B1 (ja) |
JP (2) | JP2529717B2 (ja) |
DE (1) | DE3861707D1 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04107871A (ja) * | 1990-08-27 | 1992-04-09 | Matsushita Electron Corp | 半導体装置およびそれを用いたイグナイタ装置 |
JPH04107874A (ja) * | 1990-08-27 | 1992-04-09 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH05299649A (ja) * | 1991-03-19 | 1993-11-12 | Nec Corp | 半導体装置 |
US5432370A (en) * | 1992-08-17 | 1995-07-11 | Fuji Electric Co., Ltd. | High withstand voltage M I S field effect transistor and semiconductor integrated circuit |
JP2001308324A (ja) * | 2000-04-27 | 2001-11-02 | Fuji Electric Co Ltd | 横型超接合半導体素子 |
JP2005026711A (ja) * | 2001-01-24 | 2005-01-27 | Power Integrations Inc | 埋設導電層を備えた高電圧トランジスタ |
JP2008098624A (ja) * | 2006-09-15 | 2008-04-24 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
US8735997B2 (en) | 2006-09-15 | 2014-05-27 | Semiconductor Components Industries, Llc | Semiconductor device having drain/source surrounded by impurity layer and manufacturing method thereof |
Families Citing this family (85)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5264719A (en) * | 1986-01-07 | 1993-11-23 | Harris Corporation | High voltage lateral semiconductor device |
JPS6480070A (en) * | 1987-09-21 | 1989-03-24 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
US5047820A (en) * | 1988-09-14 | 1991-09-10 | Micrel, Inc. | Semi self-aligned high voltage P channel FET |
EP0468630A3 (en) * | 1990-07-27 | 1993-02-03 | Actel Corporation | Method of increasing the breakdown voltage of a mos transistor without changing the fabrication process |
US5072268A (en) * | 1991-03-12 | 1991-12-10 | Power Integrations, Inc. | MOS gated bipolar transistor |
US5146298A (en) * | 1991-08-16 | 1992-09-08 | Eklund Klas H | Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor |
US5258636A (en) * | 1991-12-12 | 1993-11-02 | Power Integrations, Inc. | Narrow radius tips for high voltage semiconductor devices with interdigitated source and drain electrodes |
US5304836A (en) * | 1992-05-04 | 1994-04-19 | Xerox Corporation | High voltage field effect transistor having a small ratio of channel width to channel length and method of manufacture |
US5294824A (en) * | 1992-07-31 | 1994-03-15 | Motorola, Inc. | High voltage transistor having reduced on-resistance |
US5282107A (en) * | 1992-09-01 | 1994-01-25 | Power Integrations, Inc. | Power MOSFET safe operating area current limiting device |
US5274259A (en) * | 1993-02-01 | 1993-12-28 | Power Integrations, Inc. | High voltage transistor |
US5313082A (en) * | 1993-02-16 | 1994-05-17 | Power Integrations, Inc. | High voltage MOS transistor with a low on-resistance |
US5477175A (en) * | 1993-10-25 | 1995-12-19 | Motorola | Off-line bootstrap startup circuit |
JPH07297409A (ja) * | 1994-03-02 | 1995-11-10 | Toyota Motor Corp | 電界効果型半導体装置 |
US5479033A (en) * | 1994-05-27 | 1995-12-26 | Sandia Corporation | Complementary junction heterostructure field-effect transistor |
JP3228093B2 (ja) * | 1995-06-28 | 2001-11-12 | 富士電機株式会社 | 高耐圧ic |
JP2755247B2 (ja) * | 1996-02-28 | 1998-05-20 | 日本電気株式会社 | 半導体装置 |
US6207994B1 (en) | 1996-11-05 | 2001-03-27 | Power Integrations, Inc. | High-voltage transistor with multi-layer conduction region |
US6800903B2 (en) * | 1996-11-05 | 2004-10-05 | Power Integrations, Inc. | High-voltage transistor with multi-layer conduction region |
US6168983B1 (en) | 1996-11-05 | 2001-01-02 | Power Integrations, Inc. | Method of making a high-voltage transistor with multiple lateral conduction layers |
JP3175923B2 (ja) * | 1997-11-05 | 2001-06-11 | 松下電子工業株式会社 | 半導体装置 |
JP3142057B2 (ja) | 1997-11-13 | 2001-03-07 | 日本電気株式会社 | 半導体装置とその製造方法、及び駆動装置 |
DE19828191C1 (de) | 1998-06-24 | 1999-07-29 | Siemens Ag | Lateral-Hochspannungstransistor |
US6534829B2 (en) | 1998-06-25 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
KR20000014215A (ko) | 1998-08-18 | 2000-03-06 | 김덕중 | 높은 신뢰도의 횡형 디모스 트랜지스터 및 그제조방법 |
US6084277A (en) * | 1999-02-18 | 2000-07-04 | Power Integrations, Inc. | Lateral power MOSFET with improved gate design |
DE19918028A1 (de) * | 1999-04-21 | 2000-11-02 | Siemens Ag | Halbleiter-Bauelement |
JP2001094094A (ja) | 1999-09-21 | 2001-04-06 | Hitachi Ltd | 半導体装置およびその製造方法 |
US6259618B1 (en) * | 2000-05-03 | 2001-07-10 | Analog And Power Electronics Corp. | Power chip set for a switching mode power supply having a device for providing a drive signal to a control unit upon startup |
US6525390B2 (en) | 2000-05-18 | 2003-02-25 | Fuji Electric Co., Ltd. | MIS semiconductor device with low on resistance and high breakdown voltage |
US6509220B2 (en) | 2000-11-27 | 2003-01-21 | Power Integrations, Inc. | Method of fabricating a high-voltage transistor |
US6768171B2 (en) | 2000-11-27 | 2004-07-27 | Power Integrations, Inc. | High-voltage transistor with JFET conduction channels |
US6617652B2 (en) | 2001-03-22 | 2003-09-09 | Matsushita Electric Industrial Co., Ltd. | High breakdown voltage semiconductor device |
KR100535062B1 (ko) * | 2001-06-04 | 2005-12-07 | 마츠시타 덴끼 산교 가부시키가이샤 | 고내압 반도체장치 |
US20030001216A1 (en) | 2001-06-27 | 2003-01-02 | Motorola, Inc. | Semiconductor component and method of manufacturing |
DE10140628A1 (de) * | 2001-08-17 | 2003-03-06 | Ihp Gmbh | DMOS-Transistor |
WO2003017349A2 (de) * | 2001-08-17 | 2003-02-27 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | Dmos-transistor |
US7786533B2 (en) * | 2001-09-07 | 2010-08-31 | Power Integrations, Inc. | High-voltage vertical transistor with edge termination structure |
US7221011B2 (en) * | 2001-09-07 | 2007-05-22 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-gradient drain doping profile |
US6635544B2 (en) * | 2001-09-07 | 2003-10-21 | Power Intergrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
US6573558B2 (en) | 2001-09-07 | 2003-06-03 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-layered extended drain structure |
US6555873B2 (en) * | 2001-09-07 | 2003-04-29 | Power Integrations, Inc. | High-voltage lateral transistor with a multi-layered extended drain structure |
US6865093B2 (en) * | 2003-05-27 | 2005-03-08 | Power Integrations, Inc. | Electronic circuit control element with tap element |
US6867640B2 (en) | 2003-07-01 | 2005-03-15 | Ami Semiconductor, Inc. | Double-sided extended drain field effect transistor, and integrated overvoltage and reverse voltage protection circuit that uses the same |
US7049669B2 (en) * | 2003-09-15 | 2006-05-23 | Infineon Technologies Ag | LDMOS transistor |
US6989567B2 (en) * | 2003-10-03 | 2006-01-24 | Infineon Technologies North America Corp. | LDMOS transistor |
US6943069B2 (en) * | 2003-10-14 | 2005-09-13 | Semiconductor Components Industries, L.L.C. | Power system inhibit method and device and structure therefor |
US6903421B1 (en) | 2004-01-16 | 2005-06-07 | System General Corp. | Isolated high-voltage LDMOS transistor having a split well structure |
US7119399B2 (en) | 2004-02-27 | 2006-10-10 | Infineon Technologies Ag | LDMOS transistor |
US7221034B2 (en) * | 2004-02-27 | 2007-05-22 | Infineon Technologies Ag | Semiconductor structure including vias |
US7002398B2 (en) * | 2004-07-08 | 2006-02-21 | Power Integrations, Inc. | Method and apparatus for controlling a circuit with a high voltage sense device |
WO2006054148A1 (en) * | 2004-11-16 | 2006-05-26 | Acco | An integrated ultra-wideband (uwb) pulse generator |
US7365402B2 (en) * | 2005-01-06 | 2008-04-29 | Infineon Technologies Ag | LDMOS transistor |
EP1935026A1 (en) * | 2005-10-12 | 2008-06-25 | Acco | Insulated gate field-effet transistor having a dummy gate |
JP2008124421A (ja) * | 2006-10-17 | 2008-05-29 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US7468536B2 (en) | 2007-02-16 | 2008-12-23 | Power Integrations, Inc. | Gate metal routing for transistor with checkerboarded layout |
US7859037B2 (en) * | 2007-02-16 | 2010-12-28 | Power Integrations, Inc. | Checkerboarded high-voltage vertical transistor layout |
US7557406B2 (en) * | 2007-02-16 | 2009-07-07 | Power Integrations, Inc. | Segmented pillar layout for a high-voltage vertical transistor |
US7595523B2 (en) | 2007-02-16 | 2009-09-29 | Power Integrations, Inc. | Gate pullback at ends of high-voltage vertical transistor structure |
US8653583B2 (en) * | 2007-02-16 | 2014-02-18 | Power Integrations, Inc. | Sensing FET integrated with a high-voltage transistor |
US7626233B2 (en) * | 2007-04-23 | 2009-12-01 | Infineon Technologies Ag | LDMOS device |
JP2011501549A (ja) | 2007-10-16 | 2011-01-06 | エクステラ コミュニケーションズ リミティド | 位相シフトキーイング高速度シグナリング |
US7969243B2 (en) * | 2009-04-22 | 2011-06-28 | Acco Semiconductor, Inc. | Electronic circuits including a MOSFET and a dual-gate JFET |
US7863645B2 (en) * | 2008-02-13 | 2011-01-04 | ACCO Semiconductor Inc. | High breakdown voltage double-gate semiconductor device |
US8928410B2 (en) | 2008-02-13 | 2015-01-06 | Acco Semiconductor, Inc. | Electronic circuits including a MOSFET and a dual-gate JFET |
US9240402B2 (en) | 2008-02-13 | 2016-01-19 | Acco Semiconductor, Inc. | Electronic circuits including a MOSFET and a dual-gate JFET |
SE533026C2 (sv) * | 2008-04-04 | 2010-06-08 | Klas-Haakan Eklund | Fälteffekttransistor med isolerad gate seriekopplad med en JFET |
JP2009259972A (ja) * | 2008-04-15 | 2009-11-05 | Panasonic Corp | 半導体装置、及び該半導体装置を用いたエネルギー伝達装置 |
JP2009260119A (ja) * | 2008-04-18 | 2009-11-05 | Panasonic Corp | 半導体装置、及び該半導体装置を用いたエネルギー伝達装置 |
JP5150389B2 (ja) * | 2008-07-01 | 2013-02-20 | シャープ株式会社 | 半導体装置 |
JP2010016180A (ja) * | 2008-07-03 | 2010-01-21 | Panasonic Corp | 半導体装置 |
US7851857B2 (en) * | 2008-07-30 | 2010-12-14 | Freescale Semiconductor, Inc. | Dual current path LDMOSFET with graded PBL for ultra high voltage smart power applications |
US7808415B1 (en) * | 2009-03-25 | 2010-10-05 | Acco Semiconductor, Inc. | Sigma-delta modulator including truncation and applications thereof |
US7952431B2 (en) * | 2009-08-28 | 2011-05-31 | Acco Semiconductor, Inc. | Linearization circuits and methods for power amplification |
US9627524B2 (en) * | 2010-03-02 | 2017-04-18 | Richtek Technology Corporation, R.O.C. | High voltage metal oxide semiconductor device and method for making same |
US8532584B2 (en) | 2010-04-30 | 2013-09-10 | Acco Semiconductor, Inc. | RF switches |
US8867245B1 (en) | 2010-09-27 | 2014-10-21 | Champion Microelectronic Corporation | Switching power supply having high-power integrated circuit and monolithic integrated circuit therefor |
CN102544092A (zh) * | 2010-12-16 | 2012-07-04 | 无锡华润上华半导体有限公司 | Cmos器件及其制造方法 |
US9660053B2 (en) | 2013-07-12 | 2017-05-23 | Power Integrations, Inc. | High-voltage field-effect transistor having multiple implanted layers |
US9543396B2 (en) | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
US9570547B2 (en) | 2014-12-09 | 2017-02-14 | General Electronics Applications, Inc. | Monolithic DMOS transistor in junction isolated process |
US10135357B1 (en) | 2017-09-07 | 2018-11-20 | Power Integrations, Inc. | Threshold detection with tap |
SE542311C2 (en) | 2018-03-16 | 2020-04-07 | Klas Haakan Eklund Med Firma K Eklund Innovation | A semiconductor device comprising a low voltage insulated gate field effect transistor connected in series with a high voltage field effect transistor |
US11031480B2 (en) | 2019-09-13 | 2021-06-08 | K. Eklund Innovation | Semiconductor device, comprising an insulated gate field effect transistor connected in series with a field effect transistor |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS509388A (ja) * | 1973-05-22 | 1975-01-30 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0114435B1 (en) * | 1982-12-21 | 1987-03-18 | Koninklijke Philips Electronics N.V. | Lateral dmos transistor devices suitable for sourcefollower applications |
US4626879A (en) * | 1982-12-21 | 1986-12-02 | North American Philips Corporation | Lateral double-diffused MOS transistor devices suitable for source-follower applications |
FR2571178B1 (fr) * | 1984-09-28 | 1986-11-21 | Thomson Csf | Structure de circuit integre comportant des transistors cmos a tenue en tension elevee, et son procede de fabrication |
-
1987
- 1987-04-24 US US07/041,994 patent/US4811075A/en not_active Expired - Lifetime
-
1988
- 1988-04-21 DE DE8888106404T patent/DE3861707D1/de not_active Expired - Lifetime
- 1988-04-21 EP EP88106404A patent/EP0295391B1/en not_active Expired - Lifetime
- 1988-04-22 JP JP63100015A patent/JP2529717B2/ja not_active Expired - Lifetime
-
1995
- 1995-06-28 JP JP7196950A patent/JP2804460B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS509388A (ja) * | 1973-05-22 | 1975-01-30 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04107871A (ja) * | 1990-08-27 | 1992-04-09 | Matsushita Electron Corp | 半導体装置およびそれを用いたイグナイタ装置 |
JPH04107874A (ja) * | 1990-08-27 | 1992-04-09 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH05299649A (ja) * | 1991-03-19 | 1993-11-12 | Nec Corp | 半導体装置 |
US5432370A (en) * | 1992-08-17 | 1995-07-11 | Fuji Electric Co., Ltd. | High withstand voltage M I S field effect transistor and semiconductor integrated circuit |
JP2001308324A (ja) * | 2000-04-27 | 2001-11-02 | Fuji Electric Co Ltd | 横型超接合半導体素子 |
JP2005026710A (ja) * | 2001-01-24 | 2005-01-27 | Power Integrations Inc | 埋設導電層を備えた高電圧トランジスタ |
JP2005026711A (ja) * | 2001-01-24 | 2005-01-27 | Power Integrations Inc | 埋設導電層を備えた高電圧トランジスタ |
JP2006019759A (ja) * | 2001-01-24 | 2006-01-19 | Power Integrations Inc | 埋設導電層を備えた高電圧トランジスタ |
JP2010103557A (ja) * | 2001-01-24 | 2010-05-06 | Power Integrations Inc | 埋設導電層を備えた高電圧トランジスタ |
JP4512460B2 (ja) * | 2001-01-24 | 2010-07-28 | パワー インテグレーションズ、インコーポレイテッド | 埋設電導層を備えた高電圧トランジスタの製造方法 |
JP4512459B2 (ja) * | 2001-01-24 | 2010-07-28 | パワー インテグレーションズ、インコーポレイテッド | 埋設導電層を備えた高電圧トランジスタ |
JP4512534B2 (ja) * | 2001-01-24 | 2010-07-28 | パワー インテグレーションズ、インコーポレイテッド | 埋設導電層を備えた高電圧トランジスタ |
JP4663028B2 (ja) * | 2001-01-24 | 2011-03-30 | パワー インテグレーションズ、インコーポレイテッド | 埋設導電層を備えた高電圧トランジスタを製造する方法 |
JP2008098624A (ja) * | 2006-09-15 | 2008-04-24 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
US8735997B2 (en) | 2006-09-15 | 2014-05-27 | Semiconductor Components Industries, Llc | Semiconductor device having drain/source surrounded by impurity layer and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2529717B2 (ja) | 1996-09-04 |
DE3861707D1 (de) | 1991-03-07 |
JPH08172184A (ja) | 1996-07-02 |
EP0295391A1 (en) | 1988-12-21 |
EP0295391B1 (en) | 1991-01-30 |
JP2804460B2 (ja) | 1998-09-24 |
US4811075A (en) | 1989-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63314869A (ja) | 高電圧mosトランジスタ | |
KR100652449B1 (ko) | 횡형 박막 실리콘-온-절연체 jfet 디바이스 | |
US5146298A (en) | Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor | |
KR100393201B1 (ko) | 낮은 온 저항과 높은 브레이크다운 전압을 갖는 고전압수평형 디모스 트랜지스터 | |
US5973360A (en) | Field effect-controllable semiconductor component | |
US5411901A (en) | Method of making high voltage transistor | |
JP2932429B2 (ja) | Mos電界効果トランジスタ及びその製造方法 | |
US5338965A (en) | High voltage structures with oxide isolated source and RESURF drift region in bulk silicon | |
US7265416B2 (en) | High breakdown voltage low on-resistance lateral DMOS transistor | |
JP3158738B2 (ja) | 高耐圧mis電界効果トランジスタおよび半導体集積回路 | |
US5710455A (en) | Lateral MOSFET with modified field plates and damage areas | |
JP2004247754A (ja) | 低オン抵抗の高電圧mosトランジスタ | |
US5710451A (en) | High-voltage lateral MOSFET SOI device having a semiconductor linkup region | |
JP2001044424A (ja) | 高耐圧半導体装置 | |
KR100194661B1 (ko) | 전력용 트랜지스터 | |
KR20010090598A (ko) | 드레인 확장 영역을 갖는 횡형 박막 실리콘 온절연체(soi) pmos 디바이스 | |
JPH0897411A (ja) | 横型高耐圧トレンチmosfetおよびその製造方法 | |
JPH11274493A (ja) | 横型mos素子を含む半導体装置 | |
US4609929A (en) | Conductivity-enhanced combined lateral MOS/bipolar transistor | |
EP0114435A1 (en) | Lateral DMOS transistor devices suitable for sourcefollower applications | |
US7282763B2 (en) | Field effect transistor formed on an insulating substrate and integrated circuit thereof | |
JP3489404B2 (ja) | 絶縁ゲート型半導体装置 | |
JP3509896B2 (ja) | 半導体装置 | |
US6163051A (en) | High breakdown voltage semiconductor device | |
JP2007520873A (ja) | トレンチmos構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |