JPS63295277A - サ−マルプリンタのヘッド駆動制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はサーマルヘッドプリンタに関し、特にその発熱
要素の発熱制御をする制御回路に関する〔従来の技術〕 従来からサーマプリンタでは、サーマルヘッドの連続使
用時の熱蓄積による印字品位の低下を防止するため、様
々な方法が用いられてきている。

その中には特公昭５５−４８６３１のように、ドツトご
とに前のデータを記憶して通電時間を決定する方法や、
特公昭５７−１８５０７のように駆動周期によって通電
時間を変える方法等が用いられている、これらを一般に
履歴制御方式と言う。

〔発明が解決しようとする問題点〕

これら従来例では一般にＣＰＵによってデータ処理をし
ながら、サーマルヘッドのドライブｔＣへ順次データを
送出する方式が一般的であった。

このような方式では、サーマルヘッドを高速に動作させ
ようとしても処理が追い付かずサーマルプリンタの高速
化の障害となっていた。

又、高速化するために高電圧をＭ統帥に発熱要素へ印加
していたため、サーマルヘッドの耐久性を著しく低下さ
せていた。

本発明の目的は、このような従来の問題点を除去し、高
速でかつ、印字品位のすぐれたシリアル型サーマルプリ
ンタのヘッド駆動制御装置を提供することにある。

〔問題点を解決するための手段〕

本発明は、以上の問題点を解決する手段として、サーマ
ルヘッドに配置された発熱要素の少なくとも過去二回以
上の駆動データと現在の駆動データを記憶する記憶手段
と、該記憶手段に接続され、任意の発熱要素の通電時間
を現在の駆動データを出力するための主通電区間と過去
の駆動データに対応する複数の副通電区間とに分割して
出力するゲート回路と、前記主通電区間と副通電区間と
を発生した前記ゲート回路に与える通電区間信号発生回
路と、前記発熱要素へ供給する電圧を高低二種以上有す
る′ｒｒ！、源回路と、ｎ１１記ゲ一ト回路の出力信号
に応答し、前記発熱要素への通電を制御するヘッドドラ
イブ回路とを有し、前記副油゛屯区間は任意の発熱要素
の自己の駆動結果に対応する少くとも二つの通電区間を
有し、この少なくとも一方の通電区間に高電圧を前記発
熱要素に供給するように構成したサーマルプリンタのヘ
ッド駆動制御装置を提供するものである。

なお、高電圧を供給する通電区間が任意の発熱要素の一
回前の過去に対応する通電区間であるようにしてもよい
。

〔実施例〕

第１図は本発明によるサーマルプリンタのヘッド駆動制
御装置を用いたターミナルプリンタの一実施例の構成を
示す略図である。

ｌは複数の発熱要素１ａを有するサーマルヘッド、２は
このサーマルヘッドをドライブするヘッドドライブ回路
、３はＣＰＵ４とサーマルヘッドとの間に挿入されサー
マルヘッドの発熱跡、をドツトごとに制御するヘッド制
御回路（以下Ｉ　ＣＵと略す）、１２はＲＯＭ、１３は
ＲＡＭ、１７はデータバス、１５は印刷データを入力す
るインターフェイス、２０は電源入力端子をそれぞれ示
している。

ＣＰＵ４は、−例として８ビツトのＣＰＵを示し、７丁
端子及び！１０ポート、タイマー等を有している。

ＨＣＵ３はユニット回路としてＣＰＵの・一種のペリフ
ェラルとして働き、ＲＯＭ１２、ＦｔＡＭ１３と同様メ
モリアマツブ上の特定のＷＦ地に割り当てられる。デコ
ーダ１６はこのユニット回路をアクセスするためのτ丁
端子７に接続される。５はデータバス１７の接続される
データ入力端子、６はアドレスバスの下位の２ピツドを
入力するアドレス入力端子、８はＣＰＵのＷＴ出力を入
力するデータラッチタイミング入力端子９．１０は発熱
要素１ａの通電時間を決定するための、通電信号入力端
子、更に１９は通電区間信号出力端子であり第２図を用
いて詳しく述べる。

１５は高低二種類の電位Ｖｌ　、Ｖ２を有する電流回路
であり、Ｖ２　）Ｖｌの特性を有している。

６０はサーヤルへラドｌへの供給電圧ｖｈを制御する電
圧制御回路であり、６１は通電区間信号出力端子１９の
ｔ１区間に接続されバッファ、６２はオアゲート、６３
．６４は給電トランジスタ、６５．６６は給電トランジ
スタを制御するトランジスタであり、ｔ３端子がＨレベ
ルの時ｖｈ＝Ｖ２　、　Ｌ　Ｌ／へ／Ｉ／（７）時ｖｈ
＝ｖｘ　となる。

第２図は本発明によるヘッド駆動制御装置のヘッド制御
回路ＨＣｔＪの詳細回路である。

データ入力端子５はＤＯ〜Ｄ７の８ビツトデータがパラ
レルに入力可能である。

２１から２９は８ビツトのデータを保有する記憶手段の
一種のデーターラッチ回路をそれぞれ示し、２１〜２３
はヘッド駆動信号のＨＯ〜Ｈ７のデータを保持し、２４
〜２６はＨ８〜Ｈ１５のデータを、２７〜２９はＨ１６
〜Ｈ２３のデータをそれぞれラッチしている。

ヘッド駆動出力は一例として２４ドツトのサーマルヘッ
ドを駆動するものとして２４コの出力端子ＨＯＮＨ２３
を有している。

３１は現在のへラドデータの１ビツト列分を保持するラ
ッチ回路群であり、３２は１回前の過去のデータの１ビ
ツト列分を、３３は２回前の過去のデータの１ビツト列
分をそれぞれ保有するラッチ回路群を示している。

３０はＣＯＵのデータ出力のアドレス情報によってヘッ
ドデータを８ビツトごとにふり分けて格納するためのア
ドレスデコーダであり、−例としてアドレスデータの下
位の２ビツトＡＯ１ＡＩのビット情報によってデータラ
ッチ回路２１．２４．２７を選択可能である。

ＣＰＵ４からデータバスにヘッド駆動データが出力され
ると同時に、ＷＴ信号が出力され、あらかじめＣＰＵ４
のメモリマツプ上に定めたアドレス情報によってτ丁端
子がアクセスされ、アドレスバスの下位２ビツトの情報
によってデータラッチ回路２１．２４．２７のそれぞれ
にデータが転送される。すると既に格納されていたデー
タは、第２図の右方向、例えばデータラッチ回路２１の
データはデータラッチ回路２２へと言うようにシフトさ
れ過去のデータとして順次保有される。

下位２ビツトの情報では４つのデータラッチ回路までア
クセス可能であるが、発熱要素の数に応じてアドレス入
力端子数と、データラッチ回路を増加すれば良い。

データがセットされた後、通電信号入力端子９．１０に
所定のパルスを入力すると、発熱要素への通電がなされ
る。

３４はＣＰＵ４からの周期信号に変調された通電信号を
通電区間信号として復調する通電区間信号発生回路であ
り、バイナリティカウンタ３５のインバータ３５ａ％Ａ
ＮＤ回路３５ｂかもなっている。９はバイナリティカウ
ンタのクロック入力端子、１０はリセット入力端子であ
る。クロック入力は、周期を可変して転送されてくる信
号であり、この周期を選択的に取り出して区間信号を作
るのが通電区間信号発生回路３４である。

１９は通電区間信号出力端子であり、ＩＣＵ３から外部
へる通電区間信号を出力している。

ｆｆ５３図はこの回路の入出力波形を示している。

４１はリセット入力波形、４２はクロック入力波形を示
している。クロック入力信号は周期が順次変化するもの
である。パイナリイカウンタ３５がリセット入力後、こ
のクロックを受けると４ビツトのコードに変換する。こ
れをインバータ３５ａ、ＡＮＤ回路３５ｂによって、４
３〜４６の出力波形に変換する。４３は３６ａ端子の出
力波形、４４は、３６ｄ端子の出力波形をそれぞれ示し
ていてそのパルス幅はそれぞれｔ３、ｔ２．ｔｌ、ｔｏ
である。これらのパルス幅発熱要素の通電区間となり、
過去の駆動履歴と対応させた通電区間として発熱要素に
付与される。

第２図のゲート回路３７（Ｇｏ）は通電区間信号発生回
路３４の出力信号の記憶回路の駆動データとを混合し発
熱要素へのヘッド駆動信号を出力するものであり、過去
の駆動データに対応する第１のゲート回路３Ｂと現在の
駆動ゲータに対応するＷＳ２のゲート回路４０過去の駆
動履歴に応じて予熱パルスを加える第３のゲート回路３
９とから構成されている０通電区間ｔ３、ｔ２．ｔｌは
過去の駆動データ回路に入力され、通電区間ｔｏは現在
の駆動データに対応する主通電区間であり第２のゲート
回路に入力される。副通電区間のうちｔ２は予熱パルス
用として第３のゲート回路にも入力される。

第１図に示すよう副通電区間のうちｔ１区間の出力信号
はバッファ６１に接続され、ｔ３区間のみサーマルヘッ
ドへの供給電圧は高く制御される〔動作〕 第１図のＡ／Ｄコンバータ１５によってサーマルヘッド
の温度をディジタル量で読み取る０次にこれり応じた発
熱要素への主通電区間及び副通電区間のそれぞれのパル
ス幅をＣＰＵ４によって演算処理し、これを内蔵のＩ１
０ボートの出力端子である通電信号端子４ａから内蔵タ
イマー等を用いて周期信号として出力する。ＣＰＵ４は
通電信号出力手段を兼ねていることになる。

第４図は本発明による印字制御装置のサーマルヘッドへ
の通電方法を示す説明図であり、５１．５２．５３は記
憶回路３１．３２．３３内のデーターをそれぞれ表し、
５１は現在の、５２は一つ前の回の、５３は二つ前の回
のデータを示している。５４〜５８はヘッド駆動信号の
出力波形を示していて、５４はＨＯ端子の、５５はＨ２
端子の、５６はＨ５端子の、５７はＨ７端子の、５８は
ＨＩＯ端子の出力波形をそれぞ示している。

Ｐ１４４図では５３が印刷開始時のデータとして示して
いる０通電初回に通電オンのドツトは全ての通電区間が
通電される全通電間が印加され、通電オフのドツトはｔ
１区間が予熱パレスとして付与される。この予熱パルス
はサーマルヘッドの基板温度を高めるだけでドツトを形
成することはない一つ前のタイミングで自己の発熱要素
の通電データがオンであると斜線部を示したｔ３区間が
削減され（出力波形５４に示す）、二つ前のタイミング
で駆動データがるとｔ２区間が削減され（出力波形５７
に示す）、これが連続していると、ｔ３＋ｔ２区間が削
減される（出力波形５４に示す）、前回の駆動結果で隣
接した双方のドツトが通電オンである時はｔ１区間が削
減される（出力波形５６に示す）、そして全ての削減し
ようとして比較されるデータがオンデータであって自己
の現在のデータがオンの時は、ｔｏ区間のみが通電オン
となる。逆に削減しようとして比較されるデータがオフ
データで、かつ現在のデータがオフの時は予熱パルスが
与えられる。このような駆動データの比較と通電区間の
選択をゲート回路３７が行っている。

ヘッド制御回路２はゲートアレイ化しワンチップとする
とによってきわめて簡略な構成を有するサーマルプリン
タを実現することが可能となる。

これはサーマルプリンタを用いたターミナルプリンタば
かりでなく、ポータプルワードプロセッサ等の小型化指
向の機器に組み込む場合きわめて重要な要素である。

本実施例では一例として過去のデータ二回前まで記憶す
る例で示したが、これを三回、四回として副通電区間の
数を４回、５回と増加することが可能であり、このよう
にすることによって更にきめ細かな履歴制御を実現する
ことができる。

又、ＣＰＵ４は、インクリボンの種類や紙の種類に応じ
て、全通電時間、通電区間の幅を便宜可変して通電信号
を出力するため、これらの印字のモード別に全通全時間
、各通電区間の比をＲＯＭ１２内に記憶しておき、印字
モードに対応してこれらを読み出して周期信号に変換し
て出力する。

第５図は本発明によるヘッド駆動制御装置を用いた時の
発熱要素の発熱特性を示す説明図である、−例としてｌ
＠４図のＨＯドツトの発熱特性を示し、７１はその発熱
特性を示し縦軸は表面温度Ｔｈを示している保、又、７
２はサーマルヘッドへの供給電圧を示す。

副通電区間のｔ３区間では７２に示すように高電圧ｖ２
が供給され、発熱要素の表面温度は７１ａに示すよう急
激に上昇し、他の区間では低電圧ｖ１が供給され７１ｂ
に示すようゆるやかに上昇する。この制御方法では、通
電が連続した時は、既に発熱要素の下部が暖められてい
るため高電圧を印加する必要がなく、発熱要素のピーク
温度を下げる効果があり、かつ熱ストレスを防止し、発
熱要素の耐久性そ向上することが可能となる。常に高電
圧を印加する従来の方法と異なり、断続的に通電される
場合だけであることから印字デユーティの高いグラフィ
ック印字の時には高電圧の印加される率が下降し、逆に
文字等の線のエツジがくっきりと表現できるメリットを
有している。

更に高電圧印加する機会を減少させ発熱要素の耐久性を
上昇させるとともに、発熱要素が冷却している時には高
電圧を印加して急激に昇温させるため、サーマルヘッド
の高速制御が可能となる等の多くの利点を有している。

〔発明の効果〕

本発明によれば、過去の駆動履歴によるデータ処理をＣ
ＰＵで行う必要がないため、ＣＰＵの高速処理が可能と
なり、サーマルプリンタの印字スピードを上昇すること
が可能となる。

又、ゲートアレイ等によってヘッド制御回路をユニット
化することにより、これをＣＰＵのメモリマツプ上に割
に当て、データバス、アドレスバスと直結しＣＰＵから
直接データを書き込むだけで良いためきわめて簡単な構
成で、複雑な処理を可能とした。

更に、高速駆動するに当り、高電圧を発熱要素に印加す
る時間を大幅に短縮することによって、サーマルヘッド
の耐久性を増し、かつ印字品質も向上する等、数多くの
利点を有している。

【図面の簡単な説明】

第１図は本発明によるサーマルプリンタの印字制御装置
を用いたターミナルプリンタの一実施例の構成を示す略
図。 第２図は本発明の印字制御装置のヘッド制御回路ＨＣＵ
３の詳細回路図。 第３図は本発明の印字制御装置の通電区間信号発生回路
の入出力波形を示す説明図。 第４図は本発明の印字制御装置のサーマルヘッドへの通
電方法を示す説明図。 ＭＳ５図は本発明の装置を用いたときの発熱特性を示す
説明図。 １・・・サーマルヘッド ２・・・ヘッドドライブ回路 １５・・・電源回路 ３１．３２．３３・・・記憶回路 ４・・・通電信号出力手段、ＣＰＵ ３４・・・通電区間信号発生回路 ３７・・・ゲート回路 以上 出願人　セイコーエプソン株式会社 代理人弁理士　最　上□務　他１名 第１図 第５図

Claims (2)

【特許請求の範囲】
1. （１）複数の発熱要素を有するサーマルヘッドを用いて
   、サーマル紙又はインクリボンを介して普通紙に印刷す
   る如きサーマルプリンタのヘッド駆動制御装置に於いて
   、前記発熱要素の少くとも過去二回以上の駆動データと
   現在の駆動データを記憶する記憶手段と、該記憶手段に
   接続され、任意の発熱要素の通電時間を現在の駆動デー
   タを出力するための主通電区間と過去の駆動データに対
   応する複数の副通電区間とに分割して出力するゲート回
   路と、前記主通電区間と副通電区間とを発生し前記ゲー
   ト回路に与える通電区間信号発生回路と、前記発熱要素
   へ供給する電圧を高低二種以上有する電源回路と、前記
   ゲート回路の出力信号に応答し、前記発熱要素への通電
   を制御するヘッドドライブ回路とを有し、前記副通電区
   間は任意の発熱要素の自己の駆動結果に対応する少なく
   とも二つの通電区間を有し、この少くとも一方の通区間
   に高電圧を前記発熱要素に供給するよう構成したサーマ
   ルプリンタのヘッド駆動制御装置。
2. （２）前記高電圧を供給する通電区間が任意の発熱要素
   の一回前の過去に対応する通電区間であるよう構成した
   特許請求の範囲第１項記載のサーマルプリンタのヘッド
   駆動制御装置。