JPS63295278A - サ−マルプリンタのヘッド駆動制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はサーマルプリンタに関し、特にその発熱要素の
発熱制御をする制御回路に関する。

〔従来の技術〕

従来からサーマルプリンタでは、サーマルヘッドの連続
使用時の熱蓄積による印字品位の低下を防止するため、
様々な方法が用いられてきている、その中には特公昭５
５−４８６３１のようにドツトごとに前のデータを記憶
した電圧時間を決定する方法や、特公昭５７−１８５０
７のように駆動周期によって通電時間を変える方式等が
用いられている。これらを一般に履歴制御方式と言う。

〔発明が解決しようとする問題点〕

これら従来例では一般にＣＰＵによってデータ処理をし
ながら、サーマルへラドのドライブＩＣへ順次データを
送出する方式が一般的であった。

このような方式では、サーマルプリンタを高速に動作さ
せようとしても処理が追い付かずサーマルプリンタの高
速化の障害となっていた。

又、高速化するために高電圧を連続的に発熱要素へ印加
しているため、サーマルヘッドの耐久性を著しく低下さ
せていた。

本発明の目的は、このような従来の問題点を除去し、高
速でかつ、印字品位のすぐれたシリアル型サーマルプリ
ンタのヘッド駆動制御装置を提供することにある。

〔問題点を解決するための手段〕

本発明は、以上の問題点を解決する手段として、サーマ
ルヘッドに配置された発熱要素の少なくとも過去２回以
上と現在の駆動データを記憶する記憶手段と、該記憶手
段に接続され任意の発熱要素の通電時間を現在の駆動デ
ータを出力するための主通電区間と過去の駆動データに
対応する複数の副通電区間とに分割して出力するゲート
回路と、前記主通電区間と副通電区間とを発生し前記ゲ
ート回路に与える通電区間信号発生回路と、前記発熱要
素へ供給する電圧を高低２種以上有する電源回路と、前
記ゲート回路の出力信号に応答し、前記発熱要素への通
電を制御するヘッドドライブ回路とを有し、前記主通電
区間と前記副通電区間とで異なる電圧を前記発熱要素へ
供給するよう構成したことを特徴とするサーマルプリン
タのヘッド駆動制御装置を提である。

なお、主通電区間に高い電圧を、副通電区間に低い電圧
を提供するように構成してもよい。

〔実施例〕

第１図は本発明によるサーマルプリンタのヘッド駆動制
御装置を用いたターミナルプリンタの一実施例の構成を
示す略図である。

ｌは複数の発熱要素１ａを有するサーマルヘッド、２は
このサーマルヘッドをドライブするヘッドドライブ回路
、３はＣＰＵ４とサーマルヘッドとの間に挿入されサー
マルヘッドの発熱量をドツトごとに制御するサーマルヘ
ッド制御回路（以下ＩＣＵと略す）、１５はサーマルヘ
ッド１の周囲温度もしくは基板温度を検出するサーミル
タ１４と抵抗器１４ａとの直列回路の分圧点の電位をデ
ィジタル量に変換するＡ／Ｄコンバータ、１２はＲＯＭ
、１３はＲＡＭ、１７はデータバス、１８はアドレスバ
ス、４ｂは印刷データを入力するインターフェイス、２
０は電源入力端子をそれぞれ示している。

ＣＰＵ４は、−例として８ビツトのＣＰＵを示し、ＷＴ
端子及びＩ１０ボード、タイマー等を有している。

ＨＣＵ３はユニット回路としてＣＰＵの一種のベリファ
ラルとしてｍき、ＲＯＭ１２、ＲＡＭｌ３と同様メモリ
マツプ上の特定の番地に割り当てられる。デコーダ１６
はこのユニット回路をアクセスするためのτ丁端子７に
接続される。５はデータバス１７に接続されるデータ入
力端子、６はアドレスバスの下位２ビツトを入力するア
ドレス入力端子、８はＣＰＵのＷ丁出力を入力するデー
タラッチタイミング入力端子、９、ｌＯは発熱要素１ａ
の通電時間を決定するための、通電信号入力端子、更に
１９は通電区間信号出力端子であり第２図を用いて詳し
く述べる。

６０は高低二種の電圧を有する電源回路であり、６１は
基準電位Ｖｚを発生するツェナーダイオード、６２はオ
ペアンプ、６３は増幅トランジスタ、６４．６５．６７
は抵抗器、６６はトランジスタをそれぞれ示している。

この出力電位ｖｈは抵抗器６４．６５．６７の抵抗値を
Ｒ１，Ｒ２、Ｒ３とするとトランジスタ６６がオフして
いる時は、以下で表わされる。

又、トランジスタ６６がオンしている時は、以下で表わ
される。

すなわち、Ｖｈｌ　　＜Ｖｈ２　（７）なる。

トランジスタ６６は電圧制御用トランジスタとして機能
する。

第２図は本発明による印字制御装置のヘッド制御回路）
ＩＣＵ３の詳細回路図である。

データ入力端子５はＤＯ〜Ｄ７の８ビツトデータがパラ
レルに入力可能である。

２１〜２９は８ビツトのデータを保有する記憶手段の一
種のデータラッチ回路をそれぞれ示し、２１〜２３はヘ
ッド駆動信号のＨＯ〜Ｈ７のデータを保持し、２４〜２
６はＨ８〜Ｈ１５のデータを、２７〜２９はＨ９〜Ｈ２
３のデータをそれぞれラッチしている。

ヘッド駆動出力は一例として２４ドツトのサーマルヘッ
ドを駆動するものとして２４コの出力端子ＨＯ〜Ｈ２３
を有している。

３１は現在のへラドデータの１ビツト列分を保持するラ
ッチ回路群であり、３２は１回前の過去のデータの１ビ
ツト列分を、３３は２回前の過去のデータの１ビツト列
分をそれぞれ保有するラッチ回路群を示している。

３０はＣＰＵのデータ出力のアドレス情報によってヘッ
ドデータを８ビツトごとにふり分けて格納するためのア
ドレスデコーダであり、−例としてアドレスデータの下
位２ピツ）ＡＯ，ＡＩのビト情報によってデータラッチ
回路２１．２４．２７を選択可能である。

ＣＰＵ４からデータバスにヘッド駆動データが出力され
ると同時に、ＷＴ信号が出力され、あらかじめＣＰＵ４
のメモリマツプ上に定められたアドレスバス情報によっ
てで丁端子がアクセスされ、アドレスバスの下位２ビー
２トの情報によってデータラッチ回路２１．２４．２７
のそれぞれにデータが転送される。すると既に格納され
ていたデータは、第２図の右方向、例えばデータラッチ
回路２１のデータはデータラッチ回路２２へと言うよう
にシフトされ過去のデータとしてｌｌｌ１！１次保有さ
れる。

下位２ビツトの情報では４つのデータラッチ回路までア
クセス可能であるが、発熱要素の数に応じてアドレス入
力端子数と、データラッチ回路を増加すれば良い。

データがセットされた後、通電信号入力端子９．１０に
所定のパルスを入力すると、発熱要素への通電がなされ
る。

３４はＣＰＵ４から周期信号に変調された通電信号を通
電区間信号として復調する通電区間信号発生回路であり
、バイナリティカウンタ３５とインバータ３５ａ、ＡＮ
Ｄ回路３５ｂからなっている。９はバイナリティカウン
タのクロック入力端子、１０はリセット入力端子である
。クロック入力は、周期を可変して転送されてくる信号
であり、この周期を選択的に取り出してくる区間信号を
作るのが通電区間信号発生回路３４である。

１９は通電区間信号出力端子であり、ＩＣＵ３から外部
へ通電区間信号を出力している。

第３図はこの回路の入力波形を示している。

４１はリセット入力波形、４２はクロック入力波形を示
している。クロック入力信号は周期が順次変化するもの
である。バイナリティカウンタ３５がリセット入力後、
このクロックを受けると４ビツトのコードに変換する。

これをインバータ３５ａ、ＡＮＤ回路３５ｂによッテ、
４３〜４６（７）出力波形に変換する。４３は３６ａ端
子の出力波形４４は３６ｂ端子の、４５は３６Ｃ端子の
、４６は、３６ｄ端子の出力波形をそれぞれ示していて
そのパルス幅はそれぞれｔ３．ｔ２．ｔｌ、ｔＯである
。これらのパルス幅は発熱要素の通電時間となり、過去
の駆動履歴と対応させた通電区間として発熱要素に付与
される。

第２図のゲート回路３７（Ｇｏ）は通電区間信号発生回
路３４の出力信号と記憶回路の駆動データとを混合し発
熱要素へのヘッド駆動信号を出力するものであり、過去
の駆動データに対応する第２のゲート回路４０過去の駆
動履歴に応じて予熱パルスを加える第３のゲート回路３
９とから構成されている０通電区間ｔ３、ｔ２．ｔｌは
過去の駆動データに対応する副通電区間でありｍｉのゲ
ート回路に入力され、通電区間１０は現在の駆動データ
に対応する主通電区間であり、第２のゲート回路に入力
される副通電区間のうちｔ２は予熱パルス用としてｆｆ
１３のゲート回路にも入力されるＷＳ１図示すように主
通電区間１０の出力信号は電圧制御用トランジスタ６６
に接続され、主通電区間のみ、サーマルヘッドの供給電
圧は高くなる〔動作〕 ｔ５１図のＡ／Ｄコンバータ１５によってサーマルヘッ
ドの温度をディジタル量で読み取る０次にこれに応じた
発熱要素への主通電区間及び副通電区間のそれぞれのパ
ルス幅をＣＰＵ４によって演算処理し、これを内蔵の■
１０ボートの出力端子である通電信号出力端子４ａから
内蔵タイマー等を用いて周期信号として出力する。ＣＰ
Ｕ４は通電信号出力手段を兼ねていることになる。

第４図は本発明による印字制御装置のサーマルへラドへ
の通電方法を示す説明図であり、５１．５２．５３は記
憶回路３１．３２．３３内のデータを示し、Ｉがオンデ
ータを０がオフデータを表し、５１は現在の、５２は一
つ前の回の、５３は二つ前の回のデータを示している。

５４〜５８はヘッド駆動信号の出力波形を示していて、
５４はＨＯ端子の、５７はＨ７端子の、５８はＨＩＯ端
子の出力波形をそれぞれ示している。

９５４図では５３が印刷開始時のデータとして示してい
る０通電初回に通電オンのドツトは全ての通電区間が通
電される全通電間が印加され、通電オフのドツトはｔ１
区間が予熱パレスとして付与される。この予熱パルスは
サーマルヘッドの基板温度を高めるだけでドツトを形成
することはない一つ前のタイミングで自己の発熱要素の
通電データがオンであるとＭ線部で示したｔ３区間が削
減され（出力波形５４Ｅ示す）、二つ前のタイミングで
駆動データがあるとｔ２区間が削減され（出力波形５７
に示す）、これが連続していると、ｔ３　＋ｔ２区間が
削減される（出力波形５４に示す）、前回の駆動結果で
隣接した双方のドツトが通電オンである時はｔ１区間が
削減される（出力波形５６に示す）、そして全ての削減
しようとして比較されるデータがオンの時は、ｔｏ区間
のみが通電オンとなる。逆に削減しようとするとして比
較されるデータがオフデータで、かつ現在のデータがオ
フの時は予熱パルスが与えられる。このような駆動デー
タの比較と通電区間の選択をゲート回路３７が行なって
いる。

ヘッド制御回路２はゲートアレイ化しワンチップとする
ことによってきわめて簡略な構成を有するサーマルプリ
ンタを実現することが可能となる、これはサーマルプリ
ンタを用いたターミナルプリンタばかりでなく、ポータ
プルワードプロセッサ等の小型化指向の機器に組み込む
場合きわめて重要な要素である。

本実施例では一例として過去のデータを二回前まで記憶
する例で示したが、これを三回、四回として副通電区間
の数を四回、五回と増加することが可能であり、このよ
うにすることによって更にきめ細かな履歴制御を実現す
ることができる。

又、ＣＰＵ４は、インクリボンの種類や紙の種類に応じ
て、全通電時間、通電区間の幅を便宜可変して通電信号
を出力するため、これらの印字のモード別に全通電時間
、各通電区間の比をＲＯＭ１ｚ内の記憶しておき、印字
モードに対応してこれらを読み出し周期信号に変換して
出力する。

ｆ５５図は本発明による印字制御装置を用いた時の発熱
要素の発熱特性を示す図である。−例として第４図の８
０　ドツトの発熱特性を示していて、５９はその発熱特
性を示し縦軸は表面温度Ｔｈを示している。

副通電区間ｔｌ、ｔ２．ｔ３では温度上昇カーブは５９
ａ、５９ｃに示すようにゆるやかであり、発熱要素を予
備加熱する役割を持ち、主通電区間ｔｏに於いては、５
９ｂ、５９ｄに示すように急激に表面温度Ｔｈが上昇し
、印刷が可能となる温度に達する。この制御方法ではサ
ーマルヘッドの発熱要素のピーク温度を下げる効果があ
り、かつ熱ストレスを柔らげ、表面保護層のクラック破
壊を防止する。

過去の駆動履歴による通電パルス帽制御と電圧制御を併
用することにより、発熱要素の耐熱性が向上し、高速駆
動が可能となる。

〔発明の効果〕

本発明によれば、過去の駆動履歴によるデータ処理をＣ
ＰＵで行う必要がないため、ＣＰＵの高速処理が可能と
なり、サーマルプリンタの印字スピードを上昇すること
が可能となる。

又、ゲートアレイ等によってヘッド制御回路をユニット
化することにより、これをＣＰＵのメモリマツプ上に割
り当て、データバス、アドレスバスと直結しＣＰＵから
直接データを書き込むだけで良いためきわめて簡単な構
成で、復雑な処理を可能とした。

更に、高電圧を印加する時間を短時間にして制御するこ
とにより発熱要素の耐久性が増し、高速駆動をサーマル
ヘッドの方からも可能とした。

【図面の簡単な説明】

第１図は本発明によるサーマルプリンタの印字制御装置
を用いたターミナルプリンタの一実施例のａ戊を示す略
図。 第２図は本発明の印字制御装置のヘッド制御回路ＩＣＵ
３の詳細回路図。 ｐｌＳ３図は本発明の印字制御装置の通電区間信号発生
回路の入出力波形を示す図。 第４図は本発明の印字制御装置のサーマルヘッドへの通
電方法を示す説明図。 第５図は本発明の装置を用いたときの発熱要素の発熱特
性を示す説明図。 １・・・サーマルへラド ２・・・ヘッドドライブ回路 ３１．３２．３３・・・記憶回路 ４・・・通電信号出力手段、ＣＰＵ ３４・・・通電区間信号発生回路 ３７・・・ゲート回路 ６０・・・電源回路 以上 出願人　セイコーエプソン株式会社 代理人弁理士　最　上　務　他１名　　　　！・２′ ｉｎ 第１図

Claims (2)

【特許請求の範囲】
1. （１）複数の発熱要素を有するサーマルヘッドを用いて
   、サーマル紙又はインクリボンを介して普通紙に印刷す
   る如きサーマルプリンタのヘッド駆動制御装置に於いて
   、前記発熱要素の少くとも過去二回以上と現在の駆動デ
   ータを記憶する記憶手段と該記憶手段に接続され任意の
   発熱要素の通電時間を現在の駆動データを出力するため
   の主通電区間と過去の駆動データに対応する複数の副通
   電区間とに分割して出力するゲート回路と、前記主通電
   区間と副通電区間とを発生し前記ゲート回路に与える通
   電区間信号発生回路と、前記発熱要素へ供給する電圧を
   高低二種以上有する電源路と、前記ゲート回路の出力信
   号に応答し、前記発熱への通電を制御するヘッドドライ
   ブ回路とを有し、前記主通電区間と前記副通電区間とで
   異なる電圧を前記発熱要素へ供給するよう構成したこと
   を特徴とするサーマルプリンタのヘッド駆動制御装置。
2. （２）前記主通電区間に高い電圧を、前記副通電区間に
   低電圧を供給するよう構成したことを特徴とする特許請
   求範囲第１項記載のサーマルプリンタのヘッド駆動制御
   装置。