JP3295016B2 - サーマルヘッドの熱履歴制御装置及びサーマルヘッド - Google Patents
サーマルヘッドの熱履歴制御装置及びサーマルヘッドInfo
- Publication number
- JP3295016B2 JP3295016B2 JP11766097A JP11766097A JP3295016B2 JP 3295016 B2 JP3295016 B2 JP 3295016B2 JP 11766097 A JP11766097 A JP 11766097A JP 11766097 A JP11766097 A JP 11766097A JP 3295016 B2 JP3295016 B2 JP 3295016B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- circuit
- output
- printing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【発明の属する技術分野】本発明はサーマルヘッドの熱
履歴制御装置に係り、特に印字開始のときや、ある周期
の間に印字を休んだ場合でも、印字に必要な温度まで昇
温する時間を短くすることが可能なものに関する。
履歴制御装置に係り、特に印字開始のときや、ある周期
の間に印字を休んだ場合でも、印字に必要な温度まで昇
温する時間を短くすることが可能なものに関する。
【０００２】
【従来の技術】サーマルヘッドで印字出力する場合、ヒ
ータの基板に蓄熱性があるため、図４に示す如く、同一
ドットに対して印加パルスＰ0 、Ｐ1 、Ｐ2・・・を印
加して連続的に印字する場合、印加パルス幅を均一とす
れば、そのヒータも曲線Ｃ0 にしたがって順次昇温状態
となる。すなわち最初の印加パルスＰ 0 により常温Ｔ00
にあるヒータが通電加熱されて、印字に好適な温度Ｔｐ
0 に達したあと冷却されて曲線Ｃ0 上の温度Ｔ01にな
り、常温Ｔ00まで冷却しないうちに次の印加パレスＰ1
によりこの温度Ｔ01状態よりヒータが通電加熱されてＴ
ｐ 0 よりも高いＴｐ1 に達したあと冷却されて曲線Ｃ0
上の温度Ｔ02になり、さらに次の印加パルスＰ2 により
この温度Ｔ02状態よりヒータが加熱されてＴｐ1 よりも
高いＴｐ2 に達したあと冷却されて温度Ｔ03になる。
ータの基板に蓄熱性があるため、図４に示す如く、同一
ドットに対して印加パルスＰ0 、Ｐ1 、Ｐ2・・・を印
加して連続的に印字する場合、印加パルス幅を均一とす
れば、そのヒータも曲線Ｃ0 にしたがって順次昇温状態
となる。すなわち最初の印加パルスＰ 0 により常温Ｔ00
にあるヒータが通電加熱されて、印字に好適な温度Ｔｐ
0 に達したあと冷却されて曲線Ｃ0 上の温度Ｔ01にな
り、常温Ｔ00まで冷却しないうちに次の印加パレスＰ1
によりこの温度Ｔ01状態よりヒータが通電加熱されてＴ
ｐ 0 よりも高いＴｐ1 に達したあと冷却されて曲線Ｃ0
上の温度Ｔ02になり、さらに次の印加パルスＰ2 により
この温度Ｔ02状態よりヒータが加熱されてＴｐ1 よりも
高いＴｐ2 に達したあと冷却されて温度Ｔ03になる。
【０００３】このようにヒータが印加パルスＰ0 、
Ｐ1 、Ｐ2 により、ヒータの温度はＴｐ 0 ＜ＴＰ1 ＜Ｔ
ｐ2 となり、印字に好適な温度Ｔｐ0 より順次高くな
り、したがって印字むらが生じ、印字品質が低下する。
Ｐ1 、Ｐ2 により、ヒータの温度はＴｐ 0 ＜ＴＰ1 ＜Ｔ
ｐ2 となり、印字に好適な温度Ｔｐ0 より順次高くな
り、したがって印字むらが生じ、印字品質が低下する。
【０００４】このため、サーマルヘッドの同一ドットを
連続的に印字する場合、２番目以降の印加パルス幅をΔ
ｔ1 、Δｔ2 ・・・だけ短くしてヒータが前記温度Ｔｐ
0 になるように制御する、いわゆる熱履歴制御が行われ
ている。この熱履歴制御は、サーマルヘッドの同一ドッ
トを連続的に印字するときのみならず、その隣接ドット
等の周辺のドットが印字される場合でも、後述するよう
に、行われる。
連続的に印字する場合、２番目以降の印加パルス幅をΔ
ｔ1 、Δｔ2 ・・・だけ短くしてヒータが前記温度Ｔｐ
0 になるように制御する、いわゆる熱履歴制御が行われ
ている。この熱履歴制御は、サーマルヘッドの同一ドッ
トを連続的に印字するときのみならず、その隣接ドット
等の周辺のドットが印字される場合でも、後述するよう
に、行われる。
【０００５】従来のサーマルヘッドの熱履歴制御を図
５、図６、図７にもとづき説明する。図５はサーマルヘ
ッドの１ドット当たりの制御回路を示し、図６はこの制
御回路に印加される制御信号説明図であり、図７は従来
のサーマルヘッドの熱履歴制御装置の一例を示すもので
ある。
５、図６、図７にもとづき説明する。図５はサーマルヘ
ッドの１ドット当たりの制御回路を示し、図６はこの制
御回路に印加される制御信号説明図であり、図７は従来
のサーマルヘッドの熱履歴制御装置の一例を示すもので
ある。
【０００６】この例は、図５（Ｂ）に示す如く、該当印
字ドットＱ1 の印加パルスの幅を直前の２ドットＱ2 、
Ｑ3 と、前１印字ラインの左右ドットＬＱ2 、ＲＱ
2 と、該当印字ラインの左右ドットＬＱ1 、ＲＱ1 の印
字状態に応じて制御する場合を示すものである。
字ドットＱ1 の印加パルスの幅を直前の２ドットＱ2 、
Ｑ3 と、前１印字ラインの左右ドットＬＱ2 、ＲＱ
2 と、該当印字ラインの左右ドットＬＱ1 、ＲＱ1 の印
字状態に応じて制御する場合を示すものである。
【０００７】図５（Ａ）において、１はＦＥＴであり、
図示省略したサーマルヘッドの１ドットのヒータが端子
ＤＯｎに接続されており、これをオンオフ制御するもの
である。２はアンド回路、３は多入力アンド回路、４〜
９はナンド回路、１０〜１３はＥＯＲ（エクスクルシー
ブオア）回路、１４、１５はアンド回路、１６は出力保
護回路、１７〜２４はインバータである。
図示省略したサーマルヘッドの１ドットのヒータが端子
ＤＯｎに接続されており、これをオンオフ制御するもの
である。２はアンド回路、３は多入力アンド回路、４〜
９はナンド回路、１０〜１３はＥＯＲ（エクスクルシー
ブオア）回路、１４、１５はアンド回路、１６は出力保
護回路、１７〜２４はインバータである。
【０００８】出力保護回路１６は、サーマルヘッドを構
成するＩＣが正常に動作していることを検知したとき、
アンド回路１５に「１」を出力するものであり、アンド
回路１５には印字制御システムが正常のときシステムリ
セット信号ＢＥＯ「１」が出力されているので、サーマ
ルヘッドが正常に動作しているときアンド回路１５から
「１」が出力されている。
成するＩＣが正常に動作していることを検知したとき、
アンド回路１５に「１」を出力するものであり、アンド
回路１５には印字制御システムが正常のときシステムリ
セット信号ＢＥＯ「１」が出力されているので、サーマ
ルヘッドが正常に動作しているときアンド回路１５から
「１」が出力されている。
【０００９】また図５（Ａ）においてインバータ１７に
は図６に示す状態のＳＴＲＯＢＥ信号が印加されるの
で、インバータ１７は、図６の期間Ｔの間「１」をアン
ド回路１４に入力する。そしてインバータ１８には、図
６に示すＧＡＴＥ Ａ信号が印加される。同様にインバ
ータ１９、２０、２１、２２、２３、２４には、それぞ
れ図６に示すＧＡＴＥ Ｂ１信号、ＧＡＴＥ Ｂ２信
号、ＧＡＴＥ Ｂ３信号、ＧＡＴＥ Ｃ１信号、ＧＡＴ
Ｅ Ｃ２信号、ＧＡＴＥ Ｃ３信号がそれぞれ印加され
る。
は図６に示す状態のＳＴＲＯＢＥ信号が印加されるの
で、インバータ１７は、図６の期間Ｔの間「１」をアン
ド回路１４に入力する。そしてインバータ１８には、図
６に示すＧＡＴＥ Ａ信号が印加される。同様にインバ
ータ１９、２０、２１、２２、２３、２４には、それぞ
れ図６に示すＧＡＴＥ Ｂ１信号、ＧＡＴＥ Ｂ２信
号、ＧＡＴＥ Ｂ３信号、ＧＡＴＥ Ｃ１信号、ＧＡＴ
Ｅ Ｃ２信号、ＧＡＴＥ Ｃ３信号がそれぞれ印加され
る。
【００１０】また図５（Ｂ）に示す印字ドットＱ1 、Ｑ
2 、Ｑ3 、ＬＱ1 、ＬＱ2 、ＲＱ1、ＲＱ2 の有無を示
す信号が図５（Ａ）に示す信号Ｑ1 、Ｑ2 、Ｑ3 、ＬＱ
1 、ＬＱ2 、ＲＱ1 、ＲＱ2 として入力される。
2 、Ｑ3 、ＬＱ1 、ＬＱ2 、ＲＱ1、ＲＱ2 の有無を示
す信号が図５（Ａ）に示す信号Ｑ1 、Ｑ2 、Ｑ3 、ＬＱ
1 、ＬＱ2 、ＲＱ1 、ＲＱ2 として入力される。
【００１１】次に図５（Ａ）の動作を簡単に説明する。 （１）印字ドットＱ1 にのみ印字データが存在するとき 図５（Ｂ）に示す該当印字ドットＱ1 にのみ印字データ
がありＱ2 、Ｑ3 、ＬＱ1 、ＬＱ2 、ＲＱ1 、ＲＱ2 に
印字データが存在しない場合には、図５（Ａ）ではＱ1
＝「１」、Ｑ2 ＝「０」、ＬＱ1 ＝「０」、ＬＱ2 ＝
「０」、ＲＱ1 ＝「０」、ＲＱ2 ＝「０」となる。これ
ら各「０」によりナンド回路４〜ナンド回路９はそれぞ
れ「１」を出力し、かつＱ1 ＝「１」のため、多入力ア
ンド回路３は、インバータ１８から「１」が出力される
期間Ｔの間「１」を出力する。このとき、サーマルヘッ
ドが正常であれば、前記の如く、出力保護回路１６から
の「１」とまたシステムリセット信号ＢＥＯ「１」とが
アンド回路１５に入力されるのでアンド回路１５は
「１」を出力し、アンド回路１４がオン状態になる。
がありＱ2 、Ｑ3 、ＬＱ1 、ＬＱ2 、ＲＱ1 、ＲＱ2 に
印字データが存在しない場合には、図５（Ａ）ではＱ1
＝「１」、Ｑ2 ＝「０」、ＬＱ1 ＝「０」、ＬＱ2 ＝
「０」、ＲＱ1 ＝「０」、ＲＱ2 ＝「０」となる。これ
ら各「０」によりナンド回路４〜ナンド回路９はそれぞ
れ「１」を出力し、かつＱ1 ＝「１」のため、多入力ア
ンド回路３は、インバータ１８から「１」が出力される
期間Ｔの間「１」を出力する。このとき、サーマルヘッ
ドが正常であれば、前記の如く、出力保護回路１６から
の「１」とまたシステムリセット信号ＢＥＯ「１」とが
アンド回路１５に入力されるのでアンド回路１５は
「１」を出力し、アンド回路１４がオン状態になる。
【００１２】この状態でインバータ１７に、図６に示す
如きストローブ信号ＳＴＲＯＢＥが伝達されると、期間
Ｔだけインバータ１７より「１」が出力され、アンド回
路１４もこの期間Ｔだけ「１」を出力し、アンド回路２
にこれを入力する。このとき、前記の如く、多入力アン
ド回路３から、これまた期間Ｔの間「１」が出力される
ので、結局アンド回路２は、Ｑ1 にのみ印字データがあ
り、Ｑ2 、Ｑ3 、ＬＱ 1 、ＬＱ2 、ＲＱ1 、ＲＱ2 に印
字データがない場合、期間Ｔだけ「１」をＦＥＴ１に印
加してこれをオンとし、ＦＥＴ１に接続されたサーマル
ヘッドのヒータを期間Ｔだけ通電して加熱制御する。
如きストローブ信号ＳＴＲＯＢＥが伝達されると、期間
Ｔだけインバータ１７より「１」が出力され、アンド回
路１４もこの期間Ｔだけ「１」を出力し、アンド回路２
にこれを入力する。このとき、前記の如く、多入力アン
ド回路３から、これまた期間Ｔの間「１」が出力される
ので、結局アンド回路２は、Ｑ1 にのみ印字データがあ
り、Ｑ2 、Ｑ3 、ＬＱ 1 、ＬＱ2 、ＲＱ1 、ＲＱ2 に印
字データがない場合、期間Ｔだけ「１」をＦＥＴ１に印
加してこれをオンとし、ＦＥＴ１に接続されたサーマル
ヘッドのヒータを期間Ｔだけ通電して加熱制御する。
【００１３】（２）印字ドットＱ1 とＱ2 に印字データ
が存在するとき 該当印字ドットＱ1 とその前の印字ドットＱ2 のみに印
字データが存在するとき、図５（Ａ）のＱ1 とＱ2 にそ
れぞれ「１」が印加され、Ｑ3 ＝「０」、ＬＱ 1 ＝
「０」、ＬＱ2 ＝「０」、ＲＱ1 ＝「０」、ＲＱ2 ＝
「０」が印加される。これによりナンド回路４〜ナンド
回路６及びナンド回路８、９はそれぞれ「１」を出力す
る。
が存在するとき 該当印字ドットＱ1 とその前の印字ドットＱ2 のみに印
字データが存在するとき、図５（Ａ）のＱ1 とＱ2 にそ
れぞれ「１」が印加され、Ｑ3 ＝「０」、ＬＱ 1 ＝
「０」、ＬＱ2 ＝「０」、ＲＱ1 ＝「０」、ＲＱ2 ＝
「０」が印加される。これによりナンド回路４〜ナンド
回路６及びナンド回路８、９はそれぞれ「１」を出力す
る。
【００１４】このときナンド回路７にはインバータ１９
による、図６に示すＧＡＴＥ Ｂ１信号の反転信号とＱ
2 ＝「１」が印加されるので、図６における期間ｔ1 の
間だけナンド回路７は「０」を出力する。したがって多
入力アンド回路３は、図６に示す期間Ｔから期間ｔ1 を
引いた残りの期間（ｔ2 ＋ｔ3 ＋ｔ4 ＋ｔ5 ＋ｔ6 ＋ｔ
7 ）は「１」を出力し、ＦＥＴ１もこの期間だけオンと
なり、ＦＥＴ１に接続されたサーマルヘッドのヒータを
（Ｔ−ｔ1 ）期間だけ加熱制御する。
による、図６に示すＧＡＴＥ Ｂ１信号の反転信号とＱ
2 ＝「１」が印加されるので、図６における期間ｔ1 の
間だけナンド回路７は「０」を出力する。したがって多
入力アンド回路３は、図６に示す期間Ｔから期間ｔ1 を
引いた残りの期間（ｔ2 ＋ｔ3 ＋ｔ4 ＋ｔ5 ＋ｔ6 ＋ｔ
7 ）は「１」を出力し、ＦＥＴ１もこの期間だけオンと
なり、ＦＥＴ１に接続されたサーマルヘッドのヒータを
（Ｔ−ｔ1 ）期間だけ加熱制御する。
【００１５】（３）印字ドットＱ1 とＬＱ2 に印字デー
タが存在するとき 該当印字ドットＱ1 とその隣接左前の印字ドットＬＱ2
のみに印字データが存在するとき、図５（Ａ）のＱ1 と
ＬＱ2 にそれぞれ「１」が印加され、Ｑ2 ＝「０」、Ｑ
3 ＝「０」、ＬＱ2 ＝「０」、ＲＱ1 ＝「０」、ＲＱ2
＝「０」が印加される。これによりナンド回路５〜ナン
ド回路９はいずれも「１」を出力する。
タが存在するとき 該当印字ドットＱ1 とその隣接左前の印字ドットＬＱ2
のみに印字データが存在するとき、図５（Ａ）のＱ1 と
ＬＱ2 にそれぞれ「１」が印加され、Ｑ2 ＝「０」、Ｑ
3 ＝「０」、ＬＱ2 ＝「０」、ＲＱ1 ＝「０」、ＲＱ2
＝「０」が印加される。これによりナンド回路５〜ナン
ド回路９はいずれも「１」を出力する。
【００１６】このときナンド回路４にはＬＱ4 ＝「１」
と、ＥＯＲ回路１０の出力とが入力される。ＥＯＲ回路
１０には、インバータ１９による、図６に示すＧＡＴＥ
Ｂ１信号の反転信号と、インバータ２０による、図６
に示すＧＡＴＥ Ｂ２信号の反転信号とが印加されるの
で、図６に示す期間ｔ2 だけこＥＯＲ回路１０は「１」
を出力し、他の期間は「０」を出力する。
と、ＥＯＲ回路１０の出力とが入力される。ＥＯＲ回路
１０には、インバータ１９による、図６に示すＧＡＴＥ
Ｂ１信号の反転信号と、インバータ２０による、図６
に示すＧＡＴＥ Ｂ２信号の反転信号とが印加されるの
で、図６に示す期間ｔ2 だけこＥＯＲ回路１０は「１」
を出力し、他の期間は「０」を出力する。
【００１７】このためナンド回路４は期間ｔ2 だけ
「０」を出力し、他の期間は「１」を出力する。したが
って多入力アンド回路３は、図６に示す期間Ｔから期間
ｔ2 を引いた残りの期間（ｔ1 ＋ｔ3 ＋ｔ4 ＋ｔ5 ＋ｔ
6 ＋ｔ7 ）は「１」を出力し、ＦＥＴ１もこの期間だけ
オンとなり、ＦＥＴ１に接続されたサーマルヘッドのヒ
ータを（Ｔ−ｔ2 ）期間だけ加熱制御する。
「０」を出力し、他の期間は「１」を出力する。したが
って多入力アンド回路３は、図６に示す期間Ｔから期間
ｔ2 を引いた残りの期間（ｔ1 ＋ｔ3 ＋ｔ4 ＋ｔ5 ＋ｔ
6 ＋ｔ7 ）は「１」を出力し、ＦＥＴ１もこの期間だけ
オンとなり、ＦＥＴ１に接続されたサーマルヘッドのヒ
ータを（Ｔ−ｔ2 ）期間だけ加熱制御する。
【００１８】（４）印字ドットＱ1 とＬＱ1 に印字デー
タが存在するとき 該当印字ドットＱ1 とその隣接左の印字ドットＬＱ1 の
みに印字データが存在するとき、図５（Ａ）のＱ1 とＬ
Ｑ1 にそれぞれ「１」が印加され、Ｑ2 ＝「０」、Ｑ3
＝「０」、ＬＱ2 ＝「０」、ＲＱ1 ＝「０」、ＲＱ2 ＝
「０」が印加される。これによりナンド回路４、ナンド
回路６〜ナンド回路９はいずれも「１」を出力する。
タが存在するとき 該当印字ドットＱ1 とその隣接左の印字ドットＬＱ1 の
みに印字データが存在するとき、図５（Ａ）のＱ1 とＬ
Ｑ1 にそれぞれ「１」が印加され、Ｑ2 ＝「０」、Ｑ3
＝「０」、ＬＱ2 ＝「０」、ＲＱ1 ＝「０」、ＲＱ2 ＝
「０」が印加される。これによりナンド回路４、ナンド
回路６〜ナンド回路９はいずれも「１」を出力する。
【００１９】このときナンド回路５にはＬＱ1 ＝「１」
と、ＥＯＲ回路１１の出力とが入力される。ＥＯＲ回路
１１には、インバータ２０による、図６に示すＧＡＴＥ
Ｂ２信号の反転信号と、インバータ２１による、図６
に示すＧＡＴＥ Ｂ３信号の反転信号とが印加されるの
で、図６に示す期間ｔ3 だけＥＯＲ回路１１は「１」を
出力し、他の期間は「０」を出力するので、図６に示す
期間ｔ3 だけＥＯＲ回路１１は「１」を出力し、他の期
間は「０」を出力する。
と、ＥＯＲ回路１１の出力とが入力される。ＥＯＲ回路
１１には、インバータ２０による、図６に示すＧＡＴＥ
Ｂ２信号の反転信号と、インバータ２１による、図６
に示すＧＡＴＥ Ｂ３信号の反転信号とが印加されるの
で、図６に示す期間ｔ3 だけＥＯＲ回路１１は「１」を
出力し、他の期間は「０」を出力するので、図６に示す
期間ｔ3 だけＥＯＲ回路１１は「１」を出力し、他の期
間は「０」を出力する。
【００２０】このためナンド回路５は期間ｔ3 だけ
「０」を出力し、他は「１」を出力する。したがって多
入力アンド回路３は、図６に示す期間Ｔから期間ｔ3 を
引いた残りの期間（ｔ1 ＋ｔ2 ＋ｔ4 ＋ｔ5 ＋ｔ6 ＋ｔ
7 ）は「１」を出力し、ＦＥＴ１もこの期間だけオンと
なり、ＦＥＴ１に接続されたサーマルヘッドのヒータを
（Ｔ−ｔ3 ）期間だけ加熱制御する。
「０」を出力し、他は「１」を出力する。したがって多
入力アンド回路３は、図６に示す期間Ｔから期間ｔ3 を
引いた残りの期間（ｔ1 ＋ｔ2 ＋ｔ4 ＋ｔ5 ＋ｔ6 ＋ｔ
7 ）は「１」を出力し、ＦＥＴ１もこの期間だけオンと
なり、ＦＥＴ１に接続されたサーマルヘッドのヒータを
（Ｔ−ｔ3 ）期間だけ加熱制御する。
【００２１】（５）印字ドットＱ1 とＲＱ1 に印字デー
タが存在するとき 該当印字ドットＱ1 とその隣接右の印字ドットＲＱ1 の
みに印字データが存在するとき、図５（Ａ）のＱ1 とＲ
Ｑ1 にそれぞれ「１」が印加され、Ｑ2 ＝「０」、Ｑ3
＝「０」、ＬＱ1 ＝「０」、ＬＱ2 ＝「０」、ＲＱ2 ＝
「０」が印加される。これによりナンド回路４〜ナンド
回路８はいずれも「１」を出力する。
タが存在するとき 該当印字ドットＱ1 とその隣接右の印字ドットＲＱ1 の
みに印字データが存在するとき、図５（Ａ）のＱ1 とＲ
Ｑ1 にそれぞれ「１」が印加され、Ｑ2 ＝「０」、Ｑ3
＝「０」、ＬＱ1 ＝「０」、ＬＱ2 ＝「０」、ＲＱ2 ＝
「０」が印加される。これによりナンド回路４〜ナンド
回路８はいずれも「１」を出力する。
【００２２】このときナンド回路９にはＲＱ1 ＝「１」
と、ＥＯＲ回路１３の出力とが入力される。ＥＯＲ回路
１３には、インバータ２３による、図６に示すＧＡＴＥ
Ｃ２信号の反転信号と、インバータ２４による、図６
に示すＧＡＴＥ Ｃ３信号の反転信号とが印加されるの
で、図６に示す期間ｔ5 だけＥＯＲ回路１３は「１」を
出力し、他の期間は「０」を出力する。
と、ＥＯＲ回路１３の出力とが入力される。ＥＯＲ回路
１３には、インバータ２３による、図６に示すＧＡＴＥ
Ｃ２信号の反転信号と、インバータ２４による、図６
に示すＧＡＴＥ Ｃ３信号の反転信号とが印加されるの
で、図６に示す期間ｔ5 だけＥＯＲ回路１３は「１」を
出力し、他の期間は「０」を出力する。
【００２３】このためナンド回路９は期間ｔ5 だけ
「０」を出力し、他の期間は「１」を出力する。したが
って多入力アンド回路３は、図６に示す期間Ｔからｔ5
を引いた残りの期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋ｔ4 ＋ｔ6 ＋
ｔ7 ）は「１」を出力し、ＦＥＴ１もこの期間だけオン
となり、ＦＥＴ１に接続されたサーマルヘッドのヒータ
を（Ｔ−ｔ5 ）期間だけ加熱制御する。
「０」を出力し、他の期間は「１」を出力する。したが
って多入力アンド回路３は、図６に示す期間Ｔからｔ5
を引いた残りの期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋ｔ4 ＋ｔ6 ＋
ｔ7 ）は「１」を出力し、ＦＥＴ１もこの期間だけオン
となり、ＦＥＴ１に接続されたサーマルヘッドのヒータ
を（Ｔ−ｔ5 ）期間だけ加熱制御する。
【００２４】（６）印字ドットＱ1 とＲＱ2 に印字デー
タが存在するとき 該当印字ドットＱ1 とその隣接右前の印字ドットＲＱ2
のみに印字データが存在するとき、図５（Ａ）のＱ1 と
ＲＱ2 にそれぞれ「１」が印加され、Ｑ2 ＝「０」、Ｑ
3 ＝「０」、ＬＱ1 ＝「０」、ＬＱ2 ＝「０」、ＲＱ1
＝「０」が印加される。これによりナンド回路４〜ナン
ド回路７、ナンド回路９はいずれも「１」を出力する。
タが存在するとき 該当印字ドットＱ1 とその隣接右前の印字ドットＲＱ2
のみに印字データが存在するとき、図５（Ａ）のＱ1 と
ＲＱ2 にそれぞれ「１」が印加され、Ｑ2 ＝「０」、Ｑ
3 ＝「０」、ＬＱ1 ＝「０」、ＬＱ2 ＝「０」、ＲＱ1
＝「０」が印加される。これによりナンド回路４〜ナン
ド回路７、ナンド回路９はいずれも「１」を出力する。
【００２５】このときナンド回路８にはＲＱ2 ＝「１」
と、ＥＯＲ回路１２の出力とが入力される。ＥＯＲ回路
１２には、インバータ２２による、図６に示すＧＡＴＥ
Ｃ１信号の反転信号と、インバータ２３による、図６
に示すＧＡＴＥ Ｃ２信号の反転信号とが印加されるの
で、図６に示す期間ｔ6 だけＥＯＲ回路１２は「１」を
出力し、他の期間は「０」を出力する。
と、ＥＯＲ回路１２の出力とが入力される。ＥＯＲ回路
１２には、インバータ２２による、図６に示すＧＡＴＥ
Ｃ１信号の反転信号と、インバータ２３による、図６
に示すＧＡＴＥ Ｃ２信号の反転信号とが印加されるの
で、図６に示す期間ｔ6 だけＥＯＲ回路１２は「１」を
出力し、他の期間は「０」を出力する。
【００２６】このためナンド回路８は期間ｔ6 だけ
「０」を出力し、他の期間は「１」を出力する。したが
って多入力アンド回路３は、図６に示す期間Ｔからｔ6
を引いた残りの期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋ｔ4 ＋ｔ5 ＋
ｔ7 ）は「１」を出力し、ＦＥＴ１もこの期間だけオン
となり、ＦＥＴ１に接続されたサーマルヘッドのヒータ
を（Ｔ−ｔ6 ）期間だけ加熱制御する。
「０」を出力し、他の期間は「１」を出力する。したが
って多入力アンド回路３は、図６に示す期間Ｔからｔ6
を引いた残りの期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋ｔ4 ＋ｔ5 ＋
ｔ7 ）は「１」を出力し、ＦＥＴ１もこの期間だけオン
となり、ＦＥＴ１に接続されたサーマルヘッドのヒータ
を（Ｔ−ｔ6 ）期間だけ加熱制御する。
【００２７】（７）印字ドットＱ1 とＱ3 に印字データ
が存在するとき 該当印字ドットＱ1 とその前の前の印字ドットＱ3 のみ
に印字データが存在するとき、図５（Ａ）のＱ1 とＱ3
にそれぞれ「１」が印加され、Ｑ2 ＝「０」、ＬＱ1 ＝
「０」、ＬＱ2 ＝「０」、ＲＱ1 ＝「０」、ＲＱ2 ＝
「０」が印加される。これによりナンド回路４、ナンド
回路５、ナンド回路７〜ナンド回路９はいずれも「１」
を出力する。
が存在するとき 該当印字ドットＱ1 とその前の前の印字ドットＱ3 のみ
に印字データが存在するとき、図５（Ａ）のＱ1 とＱ3
にそれぞれ「１」が印加され、Ｑ2 ＝「０」、ＬＱ1 ＝
「０」、ＬＱ2 ＝「０」、ＲＱ1 ＝「０」、ＲＱ2 ＝
「０」が印加される。これによりナンド回路４、ナンド
回路５、ナンド回路７〜ナンド回路９はいずれも「１」
を出力する。
【００２８】このときナンド回路６にはＱ3 ＝「１」
と、インバータ２２による、図６に示すＧＡＴＥ Ｃ１
信号の反転信号が印加されるので、図６における期間ｔ
7 だけナンド回路６は「０」を出力する。したがって多
入力アンド回路３は、図６に示す期間Ｔから期間ｔ7 を
引いた残りの期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋ｔ4 ＋ｔ5 ＋ｔ
6 ）は「１」を出力し、ＦＥＴ１もこの期間だけオンと
なり、ＦＥＴ１に接続されたサーマルヘッドのヒータを
（Ｔ−ｔ7 ）期間だけ加熱制御する。
と、インバータ２２による、図６に示すＧＡＴＥ Ｃ１
信号の反転信号が印加されるので、図６における期間ｔ
7 だけナンド回路６は「０」を出力する。したがって多
入力アンド回路３は、図６に示す期間Ｔから期間ｔ7 を
引いた残りの期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋ｔ4 ＋ｔ5 ＋ｔ
6 ）は「１」を出力し、ＦＥＴ１もこの期間だけオンと
なり、ＦＥＴ１に接続されたサーマルヘッドのヒータを
（Ｔ−ｔ7 ）期間だけ加熱制御する。
【００２９】（８）印字ドットＱ1 とその他の複数のド
ットに印字データが存在するとき 該当印字ドットＱ1 とその他の複数のドット、例えばＱ
2 、Ｑ3 に印字データが存在するとき、前記（２）、
（７）にもとづく期間ｔ1 、ｔ7 を期間Ｔより引いた残
りの期間だけ、多入力アンド回路３から「１」が出力さ
れる。
ットに印字データが存在するとき 該当印字ドットＱ1 とその他の複数のドット、例えばＱ
2 、Ｑ3 に印字データが存在するとき、前記（２）、
（７）にもとづく期間ｔ1 、ｔ7 を期間Ｔより引いた残
りの期間だけ、多入力アンド回路３から「１」が出力さ
れる。
【００３０】このようにＱ1 の外に複数のドットに印字
データが存在するとき、この複数のドットに応じた前記
各期間の和だけ期間Ｔより引いた期間が多入力アンド回
路３から「１」が出力され、ＦＥＴ１に接続されたヒー
タの加熱期間が制御されることになる。例えば印字ドッ
トＱ1 を含めて、図５（Ｂ）に示す印字制御範囲のすべ
ての印字ドットに印字データが存在するとき、換言すれ
ば図５（Ｂ）の印字制御範囲のすべての印字ドットに印
字データが存在するとき、期間Ｔから前記（２）〜
（７）の期間ｔ1 、ｔ2 、ｔ3 、ｔ5 、ｔ6 、ｔ7 の和
だけ引いた残り期間ｔ4 だけ多入力アンド回路３から
「１」が出力され、ＦＥＴ１に接続されたヒータはこの
最小印加パルスの期間ｔ4 だけ加熱される。
データが存在するとき、この複数のドットに応じた前記
各期間の和だけ期間Ｔより引いた期間が多入力アンド回
路３から「１」が出力され、ＦＥＴ１に接続されたヒー
タの加熱期間が制御されることになる。例えば印字ドッ
トＱ1 を含めて、図５（Ｂ）に示す印字制御範囲のすべ
ての印字ドットに印字データが存在するとき、換言すれ
ば図５（Ｂ）の印字制御範囲のすべての印字ドットに印
字データが存在するとき、期間Ｔから前記（２）〜
（７）の期間ｔ1 、ｔ2 、ｔ3 、ｔ5 、ｔ6 、ｔ7 の和
だけ引いた残り期間ｔ4 だけ多入力アンド回路３から
「１」が出力され、ＦＥＴ１に接続されたヒータはこの
最小印加パルスの期間ｔ4 だけ加熱される。
【００３１】このような制御回路を備えたサーマルヘッ
ドの熱履歴制御装置を図７に示す。図７では１２８ビッ
トの印字ヘッドを制御するものであり、図５と同部分に
ついては同一記号を付している。図７においてＦＥＴ１
は、図５で説明した該当印字ドットＱ1 を印字制御する
ものであり、Ｌ１はこの該当印字ドットＱ1 の左側の印
字ドットＬＱ1 を印字制御するＦＥＴを示し、Ｒ１は該
当印字ドットＱ1 の右側の印字ドットＲＱ1 を印字制御
するＦＥＴを示し、ＶＳＳは接地信号を示し、ＶＤＤは
制御系の電源電圧を示す。
ドの熱履歴制御装置を図７に示す。図７では１２８ビッ
トの印字ヘッドを制御するものであり、図５と同部分に
ついては同一記号を付している。図７においてＦＥＴ１
は、図５で説明した該当印字ドットＱ1 を印字制御する
ものであり、Ｌ１はこの該当印字ドットＱ1 の左側の印
字ドットＬＱ1 を印字制御するＦＥＴを示し、Ｒ１は該
当印字ドットＱ1 の右側の印字ドットＲＱ1 を印字制御
するＦＥＴを示し、ＶＳＳは接地信号を示し、ＶＤＤは
制御系の電源電圧を示す。
【００３２】印字データは、１ラインずつシフトレジス
タ３０に入力される。この例ではＣＬＯＣＫにより左側
６４ビットの入力データがＤＡＴＡｉｎ１よりシリアル
入力され、また右側６４ビットの印字データがＤＡＴＡ
ｉｎ２よりシリアル入力され、ＤＡＴＡｏｕｔ１、ＤＡ
ＴＡｏｕｔ２よりシリアル出力される。
タ３０に入力される。この例ではＣＬＯＣＫにより左側
６４ビットの入力データがＤＡＴＡｉｎ１よりシリアル
入力され、また右側６４ビットの印字データがＤＡＴＡ
ｉｎ２よりシリアル入力され、ＤＡＴＡｏｕｔ１、ＤＡ
ＴＡｏｕｔ２よりシリアル出力される。
【００３３】レジスタ３１は３段保持のものであり、Ｌ
ＯＡＤ信号により入力端子Ｄ1 に伝達された１ビットの
データを順次３段だけ保持するものであり、例えば第１
の印字データラインがシフトレジスタ３０にセットされ
たときＬＯＡＤ信号をレジスタ３１のＬＡＴＣＨ端子に
入力すると、入力端子Ｄ1 に伝達されたデータが保持さ
れて出力端子Ｑ1 より出力される。次に第２の印字デー
タラインがシフトレジスタ３０にセットされたとき、Ｌ
ＯＡＤ信号を入力すると、入力端子Ｄ1 に伝達されたデ
ータが保持されて出力端子Ｑ1 より出力され、それまで
出力端子Ｑ1 より出力されていたデータは次段にシフト
されて出力端子Ｑ2 より出力される。そして第３の印字
データラインがシフトレジスタ３０にセットされ、ＬＯ
ＡＤ信号が印加されたとき、新しく入力端子Ｄ1 に伝達
されたデータが保持されて出力端子Ｑ1 より出力され、
それまで保持されていたデータは順次シフトされて出力
>端子Ｑ3 、Ｑ2 よりそれぞれ出力されることになる。
シフトレジスタ３２、３３についても同様な制御が行わ
れる。
ＯＡＤ信号により入力端子Ｄ1 に伝達された１ビットの
データを順次３段だけ保持するものであり、例えば第１
の印字データラインがシフトレジスタ３０にセットされ
たときＬＯＡＤ信号をレジスタ３１のＬＡＴＣＨ端子に
入力すると、入力端子Ｄ1 に伝達されたデータが保持さ
れて出力端子Ｑ1 より出力される。次に第２の印字デー
タラインがシフトレジスタ３０にセットされたとき、Ｌ
ＯＡＤ信号を入力すると、入力端子Ｄ1 に伝達されたデ
ータが保持されて出力端子Ｑ1 より出力され、それまで
出力端子Ｑ1 より出力されていたデータは次段にシフト
されて出力端子Ｑ2 より出力される。そして第３の印字
データラインがシフトレジスタ３０にセットされ、ＬＯ
ＡＤ信号が印加されたとき、新しく入力端子Ｄ1 に伝達
されたデータが保持されて出力端子Ｑ1 より出力され、
それまで保持されていたデータは順次シフトされて出力
>端子Ｑ3 、Ｑ2 よりそれぞれ出力されることになる。
シフトレジスタ３２、３３についても同様な制御が行わ
れる。
【００３４】そして、レジスタ３１の出力端子Ｑ1 の出
力はナンド回路５に入力（図５のＬＱ1 に相当）され、
出力端子Ｑ2 の出力はナンド回路４に入力（図５のＬＱ
2 に相当）される。またレジスタ３３の出力端子Ｑ1 の
出力はナンド回路９に入力（図５のＲＱ1 に相当）さ
れ、出力端子Ｑ2 の出力はナンド回路８に入力（図５の
ＲＱ2 に相当）される。このようにしてレジスタ３１、
３２、３３の出力にもとづき、図５に説明したものと同
様の制御回路が構成される。
力はナンド回路５に入力（図５のＬＱ1 に相当）され、
出力端子Ｑ2 の出力はナンド回路４に入力（図５のＬＱ
2 に相当）される。またレジスタ３３の出力端子Ｑ1 の
出力はナンド回路９に入力（図５のＲＱ1 に相当）さ
れ、出力端子Ｑ2 の出力はナンド回路８に入力（図５の
ＲＱ2 に相当）される。このようにしてレジスタ３１、
３２、３３の出力にもとづき、図５に説明したものと同
様の制御回路が構成される。
【００３５】したがって、ＦＥＴ１に対しては、図５
（Ｂ）に示す該当印字ドットＱ1 及びＱ2 、Ｑ3 、ＬＱ
1 、ＬＱ2 、ＲＱ1 、ＲＱ2 について、前記の如き状態
にあるとき、同様な制御が行われる。この制御はＦＥＴ
Ｌ１、Ｒ１・・・についても同様に行われる。このよう
にして該当印字ドットに対して熱履歴制御を行うことが
できる。
（Ｂ）に示す該当印字ドットＱ1 及びＱ2 、Ｑ3 、ＬＱ
1 、ＬＱ2 、ＲＱ1 、ＲＱ2 について、前記の如き状態
にあるとき、同様な制御が行われる。この制御はＦＥＴ
Ｌ１、Ｒ１・・・についても同様に行われる。このよう
にして該当印字ドットに対して熱履歴制御を行うことが
できる。
【００３６】図５、図７は熱履歴制御を、図５（Ｂ）に
示す印字範囲について行うものであるが、印字範囲が図
８（Ｂ）の例に対する従来の熱履歴制御を図８、図９に
ついて説明する。なお制御信号については図６と同一で
ある。
示す印字範囲について行うものであるが、印字範囲が図
８（Ｂ）の例に対する従来の熱履歴制御を図８、図９に
ついて説明する。なお制御信号については図６と同一で
ある。
【００３７】（１）印字ドットＱ1 にのみ印字データが
存在するとき 該当印字ドットＱ1 にのみ印字データが存在するとき、
図８（Ａ）の制御回路には、Ｑ1 ＝「１」、Ｑ2 ＝
「０」、Ｑ3 ＝「０」、Ｑ4 ＝「０」、Ｑ5 ＝「０」、
ＬＱ2 ＝「０」、ＲＱ2 ＝「０」が印加される。これら
各「０」によりナンド回路４〜ナンド回路９はそれぞれ
「１」を出力し、かつＱ1 ＝「１」のため、ナンド回路
４〜ナンド回路９は「１」を出力し、かつＱ1 ＝「１」
のため多入力アンド回路３は、インバータ１８から
「１」が出力される。図６に示すＧＡＴＥＡ信号の反転
信号が「１」の期間Ｔの間だけ「１」を出力する。この
とき前記の如く、アンド回路１５、アンド回路１４から
「１」が出力されているので、アンド回路２は、期間Ｔ
だけＦＥＴ１に「１」を印加して、ＦＥＴ１に接続され
たサーマルヘッドのヒータを期間Ｔだけ加熱制御する。
存在するとき 該当印字ドットＱ1 にのみ印字データが存在するとき、
図８（Ａ）の制御回路には、Ｑ1 ＝「１」、Ｑ2 ＝
「０」、Ｑ3 ＝「０」、Ｑ4 ＝「０」、Ｑ5 ＝「０」、
ＬＱ2 ＝「０」、ＲＱ2 ＝「０」が印加される。これら
各「０」によりナンド回路４〜ナンド回路９はそれぞれ
「１」を出力し、かつＱ1 ＝「１」のため、ナンド回路
４〜ナンド回路９は「１」を出力し、かつＱ1 ＝「１」
のため多入力アンド回路３は、インバータ１８から
「１」が出力される。図６に示すＧＡＴＥＡ信号の反転
信号が「１」の期間Ｔの間だけ「１」を出力する。この
とき前記の如く、アンド回路１５、アンド回路１４から
「１」が出力されているので、アンド回路２は、期間Ｔ
だけＦＥＴ１に「１」を印加して、ＦＥＴ１に接続され
たサーマルヘッドのヒータを期間Ｔだけ加熱制御する。
【００３８】（２）印字ドットＱ1 とＱ2 に印字データ
が存在するとき 該当印字ドットＱ1 とその前の印字ドットＱ2 にのみ印
字データが存在するとき、図８（Ａ）のＱ1 とＱ2 にそ
れぞれ「１」が印加され、Ｑ3 ＝「０」、Ｑ4＝
「０」、Ｑ5 ＝「０」、ＬＱ2 ＝「０」、ＲＱ2 ＝
「０」が印加される。これにより、ナンド回路４〜ナン
ド回路６及びナンド回路８、９はそれぞれ「１」を出力
する。
が存在するとき 該当印字ドットＱ1 とその前の印字ドットＱ2 にのみ印
字データが存在するとき、図８（Ａ）のＱ1 とＱ2 にそ
れぞれ「１」が印加され、Ｑ3 ＝「０」、Ｑ4＝
「０」、Ｑ5 ＝「０」、ＬＱ2 ＝「０」、ＲＱ2 ＝
「０」が印加される。これにより、ナンド回路４〜ナン
ド回路６及びナンド回路８、９はそれぞれ「１」を出力
する。
【００３９】このときナンド回路７にはインバータ１９
による図６に示すＧＡＴＥ Ｂ１信号の反転信号とＱ2
＝「１」が印加されるので、図６における期間ｔ1 の間
だけナンド回路７は「０」を出力する。
による図６に示すＧＡＴＥ Ｂ１信号の反転信号とＱ2
＝「１」が印加されるので、図６における期間ｔ1 の間
だけナンド回路７は「０」を出力する。
【００４０】したがって多入力アンド回路３は、図６に
示す期間ｔ1 の間だけナンド回路７は「０」を出力す
る。したがって多入力アンド回路３は、図６に示す期間
Ｔから期間ｔ1 を引いた残りの期間（ｔ2 ＋ｔ3 ＋ｔ4
＋ｔ5 ＋ｔ6 ＋ｔ7 ）は「１」を出力し、ＦＥＴ１もこ
の期間だけオンとなり、ＦＥＴ１に接続されたサーマル
ヘッドのヒータを（Ｔ−ｔ1 ）期間だけ加熱制御する。
示す期間ｔ1 の間だけナンド回路７は「０」を出力す
る。したがって多入力アンド回路３は、図６に示す期間
Ｔから期間ｔ1 を引いた残りの期間（ｔ2 ＋ｔ3 ＋ｔ4
＋ｔ5 ＋ｔ6 ＋ｔ7 ）は「１」を出力し、ＦＥＴ１もこ
の期間だけオンとなり、ＦＥＴ１に接続されたサーマル
ヘッドのヒータを（Ｔ−ｔ1 ）期間だけ加熱制御する。
【００４１】（３）印字ドットＱ1 とＬＱ2 に印字デー
タが存在するとき 該当印字ドットＱ1 とその隣接左前の印字ドットＬＱ2
のみに印字データが存在するとき、図８（Ａ）のＱ1 と
ＬＱ2 にそれぞれ「１」が印加され、Ｑ2 ＝「０」、Ｑ
3 ＝「０」、Ｑ4 ＝「０」、Ｑ5 ＝「０」、ＲＱ2 ＝
「０」が印加される。これによりナンド回路５〜ナンド
回路９はいずれも「１」を出力する。
タが存在するとき 該当印字ドットＱ1 とその隣接左前の印字ドットＬＱ2
のみに印字データが存在するとき、図８（Ａ）のＱ1 と
ＬＱ2 にそれぞれ「１」が印加され、Ｑ2 ＝「０」、Ｑ
3 ＝「０」、Ｑ4 ＝「０」、Ｑ5 ＝「０」、ＲＱ2 ＝
「０」が印加される。これによりナンド回路５〜ナンド
回路９はいずれも「１」を出力する。
【００４２】このときナンド回路４にはＬＱ2 ＝「１」
と、ＥＯＲ回路１０の出力とが入力される。ＥＯＲ回路
１０には、インバータ１９による、図６に示すＧＡＴＥ
Ｂ１信号の反転信号と、インバータ２０による、図６
に示すＧＡＴＥ Ｂ２信号の反転信号とが印加されるの
で、図６に示す期間ｔ2 だけＥＯＲ回路１０は「１」を
出力し、他の期間は「０」を出力する。
と、ＥＯＲ回路１０の出力とが入力される。ＥＯＲ回路
１０には、インバータ１９による、図６に示すＧＡＴＥ
Ｂ１信号の反転信号と、インバータ２０による、図６
に示すＧＡＴＥ Ｂ２信号の反転信号とが印加されるの
で、図６に示す期間ｔ2 だけＥＯＲ回路１０は「１」を
出力し、他の期間は「０」を出力する。
【００４３】このためナンド回路４は期間ｔ2 だけ
「０」を出力し、他の期間は「１」を出力する。したが
って多入力アンド回路３は、図６に示す期間Ｔから期間
ｔ2 を引いた残りの期間（ｔ1 ＋ｔ3 ＋ｔ4 ＋ｔ5 ＋ｔ
6 ＋ｔ7 ）は「１」を出力し、ＦＥＴ１もこの期間だけ
オンとなり、ＦＥＴに接続されたサーマルヘッドのヒー
タを（Ｔ−ｔ2 ）期間だけ加熱制御する。
「０」を出力し、他の期間は「１」を出力する。したが
って多入力アンド回路３は、図６に示す期間Ｔから期間
ｔ2 を引いた残りの期間（ｔ1 ＋ｔ3 ＋ｔ4 ＋ｔ5 ＋ｔ
6 ＋ｔ7 ）は「１」を出力し、ＦＥＴ１もこの期間だけ
オンとなり、ＦＥＴに接続されたサーマルヘッドのヒー
タを（Ｔ−ｔ2 ）期間だけ加熱制御する。
【００４４】（４）印字ドットＱ1 とＱ4 に印字データ
が存在するとき 該当印字ドットＱ1 とその３ドット前のＱ4 のみに印字
データが存在するとき、図８（Ａ）のＱ1 とＱ4 にそれ
ぞれ「１」が印加され、Ｑ2 ＝「０」、Ｑ3 ＝「０」、
Ｑ5 ＝「０」、ＬＱ2 ＝「０」、ＲＱ2 ＝「０」が印加
される。これによりナンド回路４、ナンド回路６〜ナン
ド回路９はいずれも「１」を出力する。
が存在するとき 該当印字ドットＱ1 とその３ドット前のＱ4 のみに印字
データが存在するとき、図８（Ａ）のＱ1 とＱ4 にそれ
ぞれ「１」が印加され、Ｑ2 ＝「０」、Ｑ3 ＝「０」、
Ｑ5 ＝「０」、ＬＱ2 ＝「０」、ＲＱ2 ＝「０」が印加
される。これによりナンド回路４、ナンド回路６〜ナン
ド回路９はいずれも「１」を出力する。
【００４５】このときナンド回路５にはＱ4 ＝「１」
と、ＥＯＲ回路１１の出力とが入力される。ＥＯＲ回路
１１には、インバータ２０による、図６に示すＧＡＴＥ
Ｂ２信号の反転信号と、インバータ２１による、図６
に示すＧＡＴＥ Ｂ３信号の反転信号とが印加されるの
で、図６に示す期間ｔ3 だけＥＯＲ回路１１は「１」を
出力し、他の期間は「０」を出力する。
と、ＥＯＲ回路１１の出力とが入力される。ＥＯＲ回路
１１には、インバータ２０による、図６に示すＧＡＴＥ
Ｂ２信号の反転信号と、インバータ２１による、図６
に示すＧＡＴＥ Ｂ３信号の反転信号とが印加されるの
で、図６に示す期間ｔ3 だけＥＯＲ回路１１は「１」を
出力し、他の期間は「０」を出力する。
【００４６】このためナンド回路５は期間ｔ3 だけ
「０」を出力し、他の期間は「１」を出力する。したが
って多入力アンド回路３は、図６に示す期間Ｔから期間
ｔ3 を引いた残りの期間（ｔ1 ＋ｔ2 ＋ｔ4 ＋ｔ5 ＋ｔ
6 ＋ｔ7 ）は「１」を出力し、ＦＥＴ１もこの期間だけ
オンとなり、ＦＥＴ１に接続されたサーマルヘッドのヒ
ータを（Ｔ−ｔ3 ）期間だけ加熱制御する。
「０」を出力し、他の期間は「１」を出力する。したが
って多入力アンド回路３は、図６に示す期間Ｔから期間
ｔ3 を引いた残りの期間（ｔ1 ＋ｔ2 ＋ｔ4 ＋ｔ5 ＋ｔ
6 ＋ｔ7 ）は「１」を出力し、ＦＥＴ１もこの期間だけ
オンとなり、ＦＥＴ１に接続されたサーマルヘッドのヒ
ータを（Ｔ−ｔ3 ）期間だけ加熱制御する。
【００４７】（５）印字ドットＱ1 とＱ5 に印字データ
が存在するとき 該当印字ドットＱ1 とその４ドット前のＱ5 のみに印字
データが存在するとき、図８（Ａ）のＱ1 とＱ5 にそれ
ぞれ「１」が印加され、Ｑ2 ＝「０」、Ｑ3 ＝「０」、
Ｑ4 ＝「０」、ＬＱ2 ＝「０」、ＲＱ2 ＝「０」が印加
される。これによりナンド回路４〜ナンド回路８はいず
れも「１」を出力する。
が存在するとき 該当印字ドットＱ1 とその４ドット前のＱ5 のみに印字
データが存在するとき、図８（Ａ）のＱ1 とＱ5 にそれ
ぞれ「１」が印加され、Ｑ2 ＝「０」、Ｑ3 ＝「０」、
Ｑ4 ＝「０」、ＬＱ2 ＝「０」、ＲＱ2 ＝「０」が印加
される。これによりナンド回路４〜ナンド回路８はいず
れも「１」を出力する。
【００４８】このときナンド回路９にはＱ5 ＝「１」
と、ＥＯＲ回路１３の出力とが入力される。ＥＯＲ回路
１３には、インバータ２３による、図６に示すＧＡＴＥ
Ｃ２信号の反転信号と、インバータ２４による、図６
に示すＧＡＴＥ Ｃ３信号の反転信号が印加されるの
で、図６に示す期間ｔ5 だけＥＯＲ回路１３は「１」を
出力し、他の期間は「０」を出力する。
と、ＥＯＲ回路１３の出力とが入力される。ＥＯＲ回路
１３には、インバータ２３による、図６に示すＧＡＴＥ
Ｃ２信号の反転信号と、インバータ２４による、図６
に示すＧＡＴＥ Ｃ３信号の反転信号が印加されるの
で、図６に示す期間ｔ5 だけＥＯＲ回路１３は「１」を
出力し、他の期間は「０」を出力する。
【００４９】このためナンド回路９は期間ｔ5 だけ
「０」を出力し、他の期間は「１」を出力する。したが
って多入力アンド回路３は、図６に示す期間Ｔからｔ5
を引いた残りの期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋ｔ4 ＋ｔ6 ＋
ｔ7 ）は「１」を出力し、ＦＥＴ１もこの期間だけオン
となり、ＦＥＴ１に接続されたサーマルヘッドのヒータ
を（Ｔ−ｔ5 ）期間だけ加熱制御する。
「０」を出力し、他の期間は「１」を出力する。したが
って多入力アンド回路３は、図６に示す期間Ｔからｔ5
を引いた残りの期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋ｔ4 ＋ｔ6 ＋
ｔ7 ）は「１」を出力し、ＦＥＴ１もこの期間だけオン
となり、ＦＥＴ１に接続されたサーマルヘッドのヒータ
を（Ｔ−ｔ5 ）期間だけ加熱制御する。
【００５０】（６）印字ドットＱ1 とＲＱ2 に印字デー
タが存在するとき 該当印字ドットＱ1 とその隣接右前の印字ドットＲＱ2
のみに印字データが存在するとき、図８（Ａ）のＱ1 と
ＲＱ2 にそれぞれ「１」が印加され、Ｑ2 ＝「０」、Ｑ
3 ＝「０」、Ｑ4 ＝「０」、Ｑ5 ＝「０」、ＬＱ2 ＝
「０」が印加される。これによりナンド回路４〜ナンド
回路７、ナンド回路９はいずれも「１」を出力する。
タが存在するとき 該当印字ドットＱ1 とその隣接右前の印字ドットＲＱ2
のみに印字データが存在するとき、図８（Ａ）のＱ1 と
ＲＱ2 にそれぞれ「１」が印加され、Ｑ2 ＝「０」、Ｑ
3 ＝「０」、Ｑ4 ＝「０」、Ｑ5 ＝「０」、ＬＱ2 ＝
「０」が印加される。これによりナンド回路４〜ナンド
回路７、ナンド回路９はいずれも「１」を出力する。
【００５１】このときナンド回路８には、ＲＱ2 ＝
「１」と、ＥＯＲ回路１２の出力とが入力される。ＥＯ
Ｒ回路１２には、インバータ２２による、図６に示すＧ
ＡＴＥＣ１信号の反転信号と、インバータ２３による、
図６に示すＧＡＴＥ Ｃ２信号の反転信号とが印加され
るので、図６に示す期間ｔ6 だけＥＯＲ回路１２は
「１」を出力し、他の期間は「０」を出力する。このた
めナンド回路８は期間ｔ6 だけ「０」を出力し、他の期
間は「１」を出力する。
「１」と、ＥＯＲ回路１２の出力とが入力される。ＥＯ
Ｒ回路１２には、インバータ２２による、図６に示すＧ
ＡＴＥＣ１信号の反転信号と、インバータ２３による、
図６に示すＧＡＴＥ Ｃ２信号の反転信号とが印加され
るので、図６に示す期間ｔ6 だけＥＯＲ回路１２は
「１」を出力し、他の期間は「０」を出力する。このた
めナンド回路８は期間ｔ6 だけ「０」を出力し、他の期
間は「１」を出力する。
【００５２】したがって多入力アンド回路３は、図６に
示す期間Ｔからｔ6 を引いた残りの期間（ｔ1 ＋ｔ2 ＋
ｔ3 ＋ｔ4 ＋ｔ5 ＋ｔ7 ）は「１」を出力し、ＦＥＴ１
もこの期間だけオンとなり、ＦＥＴ１に接続されたサー
マルヘッドのヒータを（Ｔ−ｔ6 ）期間だけ加熱制御す
る。
示す期間Ｔからｔ6 を引いた残りの期間（ｔ1 ＋ｔ2 ＋
ｔ3 ＋ｔ4 ＋ｔ5 ＋ｔ7 ）は「１」を出力し、ＦＥＴ１
もこの期間だけオンとなり、ＦＥＴ１に接続されたサー
マルヘッドのヒータを（Ｔ−ｔ6 ）期間だけ加熱制御す
る。
【００５３】（７）印字ドットＱ1 とＱ3 に印字データ
が存在するとき 該当印字ドットＱ1 とその２ドット前のＱ3 のみに印字
データが存在するとき、図８（Ａ）のＱ1 とＱ3 にそれ
ぞれ「１」が印加され、Ｑ2 ＝「０」、Ｑ4 ＝「０」、
Ｑ5 ＝「０」、ＬＱ2 ＝「０」、ＲＱ2 ＝「０」が印加
される。これによりナンド回路４、ナンド回路５、ナン
ド回路７〜ナンド回路９はいずれも「１」を出力する。
が存在するとき 該当印字ドットＱ1 とその２ドット前のＱ3 のみに印字
データが存在するとき、図８（Ａ）のＱ1 とＱ3 にそれ
ぞれ「１」が印加され、Ｑ2 ＝「０」、Ｑ4 ＝「０」、
Ｑ5 ＝「０」、ＬＱ2 ＝「０」、ＲＱ2 ＝「０」が印加
される。これによりナンド回路４、ナンド回路５、ナン
ド回路７〜ナンド回路９はいずれも「１」を出力する。
【００５４】このときナンド回路６には、Ｑ3 ＝「１」
と、インバータ２２による、図６に示すＧＡＴＥ Ｃ１
信号の反転信号が印加されるので、図６における期間ｔ
7 だけナンド回路６は「０」を出力する。したがって多
入力アンド回路３は、図６に示す期間Ｔから期間ｔ7 を
引いた残りの期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋ｔ4 ＋ｔ5 ＋ｔ
6 ）は「１」を出力し、ＦＥＴ１もこの期間だけオンと
なり、ＦＥＴ１に接続されたサーマルヘッドのヒータを
（Ｔ−ｔ7 ）期間だけ加熱制御する。
と、インバータ２２による、図６に示すＧＡＴＥ Ｃ１
信号の反転信号が印加されるので、図６における期間ｔ
7 だけナンド回路６は「０」を出力する。したがって多
入力アンド回路３は、図６に示す期間Ｔから期間ｔ7 を
引いた残りの期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋ｔ4 ＋ｔ5 ＋ｔ
6 ）は「１」を出力し、ＦＥＴ１もこの期間だけオンと
なり、ＦＥＴ１に接続されたサーマルヘッドのヒータを
（Ｔ−ｔ7 ）期間だけ加熱制御する。
【００５５】また該当印字ドットＱ1 とその他の複数の
ドット、例えばＱ2 、Ｑ3 に印字データが存在すると
き、前記（２）、（７）にもとづく期間ｔ1 、ｔ7 を期
間Ｔより引いた残りの期間だけ、多入力アンド回路３か
ら「１」が出力される。
ドット、例えばＱ2 、Ｑ3 に印字データが存在すると
き、前記（２）、（７）にもとづく期間ｔ1 、ｔ7 を期
間Ｔより引いた残りの期間だけ、多入力アンド回路３か
ら「１」が出力される。
【００５６】このように、図８に示す制御回路でもＱ1
の外に複数のドットに印字データが存在するとき、この
複数のドットに応じた前記各期間の和だけ期間Ｔより引
いた期間が多入力アンド回路３から「１」が出力され、
ＦＥＴ１に接続されたヒータの加熱期間が制御されるこ
とになる。例えば印字ドットＱ1 を含めて、図８（Ｂ）
に示す印字制御範囲のすべての印字ドットに印字データ
が存在するとき、期間Ｔから前記（２）〜（７）の期間
ｔ1 、ｔ2 、ｔ3 、ｔ5 、ｔ6 、ｔ7 の和だけ引いた残
りの期間ｔ4 だけ多入力アンド回路３から「１」が出力
され、ＦＥＴ１に接続されたヒータはこの最小印加パル
スの期間ｔ4 だけ加熱される。
の外に複数のドットに印字データが存在するとき、この
複数のドットに応じた前記各期間の和だけ期間Ｔより引
いた期間が多入力アンド回路３から「１」が出力され、
ＦＥＴ１に接続されたヒータの加熱期間が制御されるこ
とになる。例えば印字ドットＱ1 を含めて、図８（Ｂ）
に示す印字制御範囲のすべての印字ドットに印字データ
が存在するとき、期間Ｔから前記（２）〜（７）の期間
ｔ1 、ｔ2 、ｔ3 、ｔ5 、ｔ6 、ｔ7 の和だけ引いた残
りの期間ｔ4 だけ多入力アンド回路３から「１」が出力
され、ＦＥＴ１に接続されたヒータはこの最小印加パル
スの期間ｔ4 だけ加熱される。
【００５７】なお、図８に示す制御回路を備えたサーマ
ルヘッドの熱履歴制御装置を図９に示す。図９において
他図と同記号は同一部を示す。図９では、熱履歴制御を
行う印字制御が、図８（Ｂ）に示す通りのものであり、
このためレジスタ４１、４２、４３・・・として５段保
持のものを使用する。これらは図７に示すレジスタ３
１、３２、３３・・・と同様に動作して、入力端子
Ｄ1 、Ｄ2 、Ｄ3 ・・・に伝達されたデータを、ＬＯＡ
Ｄ信号により順次５段保持する。
ルヘッドの熱履歴制御装置を図９に示す。図９において
他図と同記号は同一部を示す。図９では、熱履歴制御を
行う印字制御が、図８（Ｂ）に示す通りのものであり、
このためレジスタ４１、４２、４３・・・として５段保
持のものを使用する。これらは図７に示すレジスタ３
１、３２、３３・・・と同様に動作して、入力端子
Ｄ1 、Ｄ2 、Ｄ3 ・・・に伝達されたデータを、ＬＯＡ
Ｄ信号により順次５段保持する。
【００５８】そしてレジスタ４１の出力端子Ｑ2 の出力
はナンド回路４に入力（図８のＬＱ 2 に相当）され、ま
たレジスタ４３の出力端子Ｑ2 の出力はナンド回路８に
入力（図８のＬＱ2 に相当）される。このようにしてレ
ジスタ４１、４２、４３の出力にもとづき、図８に説明
したものと同様の制御回路が構成される。
はナンド回路４に入力（図８のＬＱ 2 に相当）され、ま
たレジスタ４３の出力端子Ｑ2 の出力はナンド回路８に
入力（図８のＬＱ2 に相当）される。このようにしてレ
ジスタ４１、４２、４３の出力にもとづき、図８に説明
したものと同様の制御回路が構成される。
【００５９】
【発明が解決しようとする課題】このような熱履歴制御
が行われるサーマルヘッドにおいて、特に高速で、短周
期で印字制御する場合には、あらかじめ設定された周期
の中で定められた印字パルス時間により印字エネルギー
は決定されることになる。
が行われるサーマルヘッドにおいて、特に高速で、短周
期で印字制御する場合には、あらかじめ設定された周期
の中で定められた印字パルス時間により印字エネルギー
は決定されることになる。
【００６０】したがって、例えば印字開始のときや、あ
るサイクルの間に印字を休んだときのように、サーマル
ヘッドの発熱体が定温のときには、規定された濃度の印
字を行うために必要な温度まで昇温させるための期間が
必要となるが、この期間によって印字周期が決定され
る。換言すれば、サーマルヘッドの発熱体が定温状態の
とき、前記必要な温度までに昇温させるエネルギーによ
りこの周期が決定される。その後のエネルギーは、いわ
ゆる熱履歴制御により印加パルス幅を短縮することによ
り決定される。
るサイクルの間に印字を休んだときのように、サーマル
ヘッドの発熱体が定温のときには、規定された濃度の印
字を行うために必要な温度まで昇温させるための期間が
必要となるが、この期間によって印字周期が決定され
る。換言すれば、サーマルヘッドの発熱体が定温状態の
とき、前記必要な温度までに昇温させるエネルギーによ
りこの周期が決定される。その後のエネルギーは、いわ
ゆる熱履歴制御により印加パルス幅を短縮することによ
り決定される。
【００６１】そのため、印字周期は、前記の如く、発熱
体が定温のときに必要な温度までに昇温するために必要
な周期つまり昇温周期にもとづき決定されるので、印字
周期をこの昇温周期よりも短くすることができず、印字
周期の大幅な短縮をはかることができなかった。
体が定温のときに必要な温度までに昇温するために必要
な周期つまり昇温周期にもとづき決定されるので、印字
周期をこの昇温周期よりも短くすることができず、印字
周期の大幅な短縮をはかることができなかった。
【００６２】したがって本発明の目的は、この昇温周期
よりも印字周期を短くすることが可能なサーマルヘッド
の熱履歴制御装置を提供することである。
よりも印字周期を短くすることが可能なサーマルヘッド
の熱履歴制御装置を提供することである。
【００６３】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、図１（Ａ）に示す如く、制御回路を構
成する。そしてその印字制御範囲を、例えば図１（Ｂ）
に示す如く、選定する。図１（Ｂ）において印字ドット
Ｑ1 は該当印字ドットであり、印字ドットＱ0 は印字ド
ットＱ1 の次のラインのドットである。
め、本発明では、図１（Ａ）に示す如く、制御回路を構
成する。そしてその印字制御範囲を、例えば図１（Ｂ）
に示す如く、選定する。図１（Ｂ）において印字ドット
Ｑ1 は該当印字ドットであり、印字ドットＱ0 は印字ド
ットＱ1 の次のラインのドットである。
【００６４】図１（Ａ）において、ＦＥＴ１、アンド回
路２、多入力アンド回路３、ナンド回路４〜ナンド回路
８、ＥＯＲ回路１０〜ＥＯＲ回路１２、アンド回路１
４、アンド回路１５、出力保護回路１６、インバータ１
７〜インバータ２３等で構成される回路は、図１（Ｂ）
の印字制御範囲に示した印字ドットＱ1 〜Ｑ4 、Ｌ
Ｑ2、ＲＱ2 に応じて、前記図８で説明した制御回路と
ほぼ同様に動作する。
路２、多入力アンド回路３、ナンド回路４〜ナンド回路
８、ＥＯＲ回路１０〜ＥＯＲ回路１２、アンド回路１
４、アンド回路１５、出力保護回路１６、インバータ１
７〜インバータ２３等で構成される回路は、図１（Ｂ）
の印字制御範囲に示した印字ドットＱ1 〜Ｑ4 、Ｌ
Ｑ2、ＲＱ2 に応じて、前記図８で説明した制御回路と
ほぼ同様に動作する。
【００６５】本発明では、例えば該当印字ドットＱ
1 と、その１つ前の印字ドットＱ2 に印字データが存在
せず、これらにもとづくサーマルヘッドのヒータが加熱
されない状態において、該当印字ドットＱ1 の次の印字
ドットＱ0 に印字データが存在するとき、インバータ５
２、５３の出力は「１」、Ｑ0 ＝「１」であり、ＥＯＲ
回路１３にはインバータ２３によるＧＡＴＥ Ｃ２信号
の反転信号とインバータ２４によるＧＡＴＥ Ｃ３信号
の反転信号が印加されるので、これらＧＡＴＥ Ｃ２信
号とＧＡＴＥ Ｃ３信号の極性が異なる期間Ｔ0 だけ多
入力アンド回路５１より「１」が出力されて、これがオ
ア回路５０を経由してＦＥＴ１に接続されたサーマルヘ
ッドのヒータをこの期間Ｔ0 だけ通電して加熱する。
1 と、その１つ前の印字ドットＱ2 に印字データが存在
せず、これらにもとづくサーマルヘッドのヒータが加熱
されない状態において、該当印字ドットＱ1 の次の印字
ドットＱ0 に印字データが存在するとき、インバータ５
２、５３の出力は「１」、Ｑ0 ＝「１」であり、ＥＯＲ
回路１３にはインバータ２３によるＧＡＴＥ Ｃ２信号
の反転信号とインバータ２４によるＧＡＴＥ Ｃ３信号
の反転信号が印加されるので、これらＧＡＴＥ Ｃ２信
号とＧＡＴＥ Ｃ３信号の極性が異なる期間Ｔ0 だけ多
入力アンド回路５１より「１」が出力されて、これがオ
ア回路５０を経由してＦＥＴ１に接続されたサーマルヘ
ッドのヒータをこの期間Ｔ0 だけ通電して加熱する。
【００６６】サーマルヘッドでは、この期間Ｔ0 だけヒ
ータを加熱しても印字は行われないように、このＴ0 の
期間が設定されている。そして次の印字サイクルにおい
て、今度はこの印字ドットＱ0 の印字データが印字ドッ
トＱ1 の印字データとして作用するので、ＧＡＴＥ Ａ
信号にもとづく例えば期間Ｔ1 の間多入力アンド回路３
から「１」が出力されてこれがオア回路５０を経由して
ＦＥＴ１に接続されたサーマルヘッドのヒータをこの期
間Ｔ1 の間加熱する。このとき、前記の如く、このヒー
タでは期間Ｔ0 だけ加熱されているのでその予熱のた
め、期間Ｔ1 が短い場合でも充分な濃度の印字動作を行
うことができる。このように期間Ｔ1 を短くすることが
可能となり、高速印字制御を行うことができる。
ータを加熱しても印字は行われないように、このＴ0 の
期間が設定されている。そして次の印字サイクルにおい
て、今度はこの印字ドットＱ0 の印字データが印字ドッ
トＱ1 の印字データとして作用するので、ＧＡＴＥ Ａ
信号にもとづく例えば期間Ｔ1 の間多入力アンド回路３
から「１」が出力されてこれがオア回路５０を経由して
ＦＥＴ１に接続されたサーマルヘッドのヒータをこの期
間Ｔ1 の間加熱する。このとき、前記の如く、このヒー
タでは期間Ｔ0 だけ加熱されているのでその予熱のた
め、期間Ｔ1 が短い場合でも充分な濃度の印字動作を行
うことができる。このように期間Ｔ1 を短くすることが
可能となり、高速印字制御を行うことができる。
【００６７】
【発明の実施の形態】本発明の一実施の形態を図１〜図
３にもとづき説明する。図１は本発明におけるサーマル
ヘッドの１ドット当たりの制御回路を示し、図２はこの
制御回路に印加される制御信号説明図であり、図３は本
発明の一実施例形態図である。
３にもとづき説明する。図１は本発明におけるサーマル
ヘッドの１ドット当たりの制御回路を示し、図２はこの
制御回路に印加される制御信号説明図であり、図３は本
発明の一実施例形態図である。
【００６８】なお図２に示す各種の制御記号は図示省略
した制御信号出力回路より出力されるものであって、い
ずれも同じ周期Ｓで出力されるものである。ＳＴＲＯＢ
Ｅ信号とＧＡＴＥ Ａ信号は同じパターンであり、期間
Ｔ1 でローレベル状態となる矩形状信号である。
した制御信号出力回路より出力されるものであって、い
ずれも同じ周期Ｓで出力されるものである。ＳＴＲＯＢ
Ｅ信号とＧＡＴＥ Ａ信号は同じパターンであり、期間
Ｔ1 でローレベル状態となる矩形状信号である。
【００６９】ＧＡＴＥ Ｂ１信号は前記ＧＡＴＥ Ａ信
号がハイレベル状態からローレベル状態に変化したとき
同時に期間ｔ1 だけローレベルに変化するものであり、
ＧＡＴＥ Ｂ２信号は前記ＧＡＴＥ Ｂ１信号と同時に
ローレベル状態となり、ＧＡＴＥ Ｂ１信号がローレベ
ル状態からハイレベル状態に変化したあと期間ｔ2 後に
ハイレベル状態となるものであり、ＧＡＴＥ Ｂ３信号
は前記ＧＡＴＥ Ｂ２信号と同時にローレベル状態とな
りＧＡＴＥ Ｂ２信号がハイレベル状態に変化したあと
期間ｔ3 後にハイレベル状態となるものである。
号がハイレベル状態からローレベル状態に変化したとき
同時に期間ｔ1 だけローレベルに変化するものであり、
ＧＡＴＥ Ｂ２信号は前記ＧＡＴＥ Ｂ１信号と同時に
ローレベル状態となり、ＧＡＴＥ Ｂ１信号がローレベ
ル状態からハイレベル状態に変化したあと期間ｔ2 後に
ハイレベル状態となるものであり、ＧＡＴＥ Ｂ３信号
は前記ＧＡＴＥ Ｂ２信号と同時にローレベル状態とな
りＧＡＴＥ Ｂ２信号がハイレベル状態に変化したあと
期間ｔ3 後にハイレベル状態となるものである。
【００７０】またＧＡＴＥ Ｃ１信号は前記ＧＡＴＥ
Ａ信号がハイレベル状態になるとき同時にハイレベル状
態となり、ＧＡＴＥ Ａ信号がローレベル状態になった
後、期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋ｔ4 ＋ｔ6 ）後に期間ｔ
7 だけローレベル状態になるものである。ＧＡＴＥ Ｃ
２信号はＧＡＴＥ Ａ信号がハイレベル状態になるとき
同時にハイレベル状態となり、ＧＡＴＥ Ａ信号がロー
レベル状態となった後、期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋
ｔ4 ）後に期間（ｔ6 ＋ｔ7 ）だけローレベル状態とな
り、またＧＡＴＥ Ｃ３信号はＧＡＴＥ Ａ信号がハイ
レベル状態になるとき同時にハイレベル状態となり、Ｇ
ＡＴＥ Ｃ２信号がローレベル状態になる期間Ｔ0 前に
ローレベル状態となるものである。
Ａ信号がハイレベル状態になるとき同時にハイレベル状
態となり、ＧＡＴＥ Ａ信号がローレベル状態になった
後、期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋ｔ4 ＋ｔ6 ）後に期間ｔ
7 だけローレベル状態になるものである。ＧＡＴＥ Ｃ
２信号はＧＡＴＥ Ａ信号がハイレベル状態になるとき
同時にハイレベル状態となり、ＧＡＴＥ Ａ信号がロー
レベル状態となった後、期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋
ｔ4 ）後に期間（ｔ6 ＋ｔ7 ）だけローレベル状態とな
り、またＧＡＴＥ Ｃ３信号はＧＡＴＥ Ａ信号がハイ
レベル状態になるとき同時にハイレベル状態となり、Ｇ
ＡＴＥ Ｃ２信号がローレベル状態になる期間Ｔ0 前に
ローレベル状態となるものである。
【００７１】そしてｔ1 、ｔ2 、ｔ3 、ｔ4 、ｔ6 、ｔ
7 、Ｔ0 は適宜設定できるものである。まず図１及び図
２にもとづき本発明における熱履歴制御について、図１
（Ｂ）に示す印字制御範囲、すなわち印字ドットＱ1 〜
Ｑ4 、ＬＱ2 、ＲＱ2 及び予知用の印字ビットＱ0 に下
記の如く印字データが存在するときの熱履歴制御につい
て説明する。
7 、Ｔ0 は適宜設定できるものである。まず図１及び図
２にもとづき本発明における熱履歴制御について、図１
（Ｂ）に示す印字制御範囲、すなわち印字ドットＱ1 〜
Ｑ4 、ＬＱ2 、ＲＱ2 及び予知用の印字ビットＱ0 に下
記の如く印字データが存在するときの熱履歴制御につい
て説明する。
【００７２】（１）印字ドットＱ1 に印字データが存在
するとき 図１（Ｂ）に示す印字制御範囲において、該当印字ドッ
トＱ1 にのみ印字データがあり、Ｑ2 、Ｑ3 、Ｑ4 、Ｌ
Ｑ2 、ＲＱ2 に印字データが存在しない場合、図１
（Ａ）ではＱ1 ＝「１」、Ｑ2 ＝「０」、Ｑ3 ＝
「０」、Ｑ4 ＝「０」、ＬＱ2 ＝「０」、ＲＱ2 ＝
「０」となる。
するとき 図１（Ｂ）に示す印字制御範囲において、該当印字ドッ
トＱ1 にのみ印字データがあり、Ｑ2 、Ｑ3 、Ｑ4 、Ｌ
Ｑ2 、ＲＱ2 に印字データが存在しない場合、図１
（Ａ）ではＱ1 ＝「１」、Ｑ2 ＝「０」、Ｑ3 ＝
「０」、Ｑ4 ＝「０」、ＬＱ2 ＝「０」、ＲＱ2 ＝
「０」となる。
【００７３】これら各「０」により、ナンド回路４〜ナ
ンド回路８はそれぞれ「１」を出力し、かつＱ1 ＝
「１」のため、多入力アンド回路３は、インバータ１８
から「１」が出力される、図２に示す期間Ｔ1 の間
「１」を出力する。このときサーマルヘッドが正常であ
れば、前記の如く、出力保護回路１６から出力される
「１」と、システムリセット信号ＢＥＯ＝「１」により
アンド回路１５は「１」を出力し、アンド回路１４がオ
ン状態になる。この状態でインバータ１７に、図２に示
す如きＳＴＲＯＢＥ信号が伝達されると、図２に示す期
間Ｔ1 だけインバータ１７より「１」が出力され、アン
ド回路１４もこの期間Ｔ1 だけ「１」を出力し、アンド
回路２にこれを入力する。このとき、前記の如く、多入
力アンド回路３から、これまた期間Ｔ1 の間「１」が出
力される。このとき、Ｑ0 が「０」か「１」かにかかわ
らずインバータ５２、５３がそれぞれ「０」を出力する
ため多入力アンド回路５１は「０」を出力する。
ンド回路８はそれぞれ「１」を出力し、かつＱ1 ＝
「１」のため、多入力アンド回路３は、インバータ１８
から「１」が出力される、図２に示す期間Ｔ1 の間
「１」を出力する。このときサーマルヘッドが正常であ
れば、前記の如く、出力保護回路１６から出力される
「１」と、システムリセット信号ＢＥＯ＝「１」により
アンド回路１５は「１」を出力し、アンド回路１４がオ
ン状態になる。この状態でインバータ１７に、図２に示
す如きＳＴＲＯＢＥ信号が伝達されると、図２に示す期
間Ｔ1 だけインバータ１７より「１」が出力され、アン
ド回路１４もこの期間Ｔ1 だけ「１」を出力し、アンド
回路２にこれを入力する。このとき、前記の如く、多入
力アンド回路３から、これまた期間Ｔ1 の間「１」が出
力される。このとき、Ｑ0 が「０」か「１」かにかかわ
らずインバータ５２、５３がそれぞれ「０」を出力する
ため多入力アンド回路５１は「０」を出力する。
【００７４】それ故、前記多入力アンド回路３から出力
された「１」がオア回路５０を経由してアンド回路２に
入力されるので、結局アンド回路２は、Ｑ1 に印字デー
タがあり、Ｑ2 、Ｑ3 、Ｑ4 、ＬＱ2 、ＲＱ2 に印字デ
ータがない場合、Ｑ0 に印字データが存在するか否かに
かかわらず期間Ｔ1 だけ「１」をＦＥＴ１に印加してこ
れをオンとし、ＦＥＴ１に接続されたサーマルヘッドの
ヒータを期間Ｔ1 だけ加熱制御する。
された「１」がオア回路５０を経由してアンド回路２に
入力されるので、結局アンド回路２は、Ｑ1 に印字デー
タがあり、Ｑ2 、Ｑ3 、Ｑ4 、ＬＱ2 、ＲＱ2 に印字デ
ータがない場合、Ｑ0 に印字データが存在するか否かに
かかわらず期間Ｔ1 だけ「１」をＦＥＴ１に印加してこ
れをオンとし、ＦＥＴ１に接続されたサーマルヘッドの
ヒータを期間Ｔ1 だけ加熱制御する。
【００７５】（２）印字ドットＱ1 とＱ2 に印字データ
が存在するとき 該当印字ドットＱ1 とその前の印字ドットＱ2 に印字デ
ータが存在するとき、図１（Ａ）のＱ1 とＱ2 にそれぞ
れ「１」が印加され、Ｑ3 ＝「０」、Ｑ4 ＝「０」、Ｌ
Ｑ2 ＝「０」、ＲＱ2 ＝「０」が印加される。これによ
りナンド回路４〜ナンド回路６はそれぞれ「１」を出力
する。またインバータ５２、５３がそれぞれ「０」を出
力するため、Ｑ0 が「０」か「１」かにかかわらず、多
入力アンド回路５１は「０」を出力する。
が存在するとき 該当印字ドットＱ1 とその前の印字ドットＱ2 に印字デ
ータが存在するとき、図１（Ａ）のＱ1 とＱ2 にそれぞ
れ「１」が印加され、Ｑ3 ＝「０」、Ｑ4 ＝「０」、Ｌ
Ｑ2 ＝「０」、ＲＱ2 ＝「０」が印加される。これによ
りナンド回路４〜ナンド回路６はそれぞれ「１」を出力
する。またインバータ５２、５３がそれぞれ「０」を出
力するため、Ｑ0 が「０」か「１」かにかかわらず、多
入力アンド回路５１は「０」を出力する。
【００７６】このときナンド回路７にはインバータ１９
による図２に示すＧＡＴＥ Ｂ１信号の反転信号とＱ2
＝「１」が印加されるので、図２における期間ｔ1 の間
だけナンド回路７は「０」を出力する。したがって多入
力アンド回路３は、図２に示す期間Ｔ1 から期間ｔ1 を
引いた残りの期間（ｔ2 ＋ｔ3 ＋ｔ4 ＋ｔ6 ＋ｔ7 ）は
「１」を出力し、ＦＥＴ１もこの期間だけオンとなり、
ＦＥＴ１に接続されたサーマルヘッドのヒータを（Ｔ1
−ｔ1 ）期間だけ加熱制御する。
による図２に示すＧＡＴＥ Ｂ１信号の反転信号とＱ2
＝「１」が印加されるので、図２における期間ｔ1 の間
だけナンド回路７は「０」を出力する。したがって多入
力アンド回路３は、図２に示す期間Ｔ1 から期間ｔ1 を
引いた残りの期間（ｔ2 ＋ｔ3 ＋ｔ4 ＋ｔ6 ＋ｔ7 ）は
「１」を出力し、ＦＥＴ１もこの期間だけオンとなり、
ＦＥＴ１に接続されたサーマルヘッドのヒータを（Ｔ1
−ｔ1 ）期間だけ加熱制御する。
【００７７】（３）印字ドットＱ1 とＬＱ2 に印字デー
タが存在するとき 該当印字ドットＱ1 とその隣接左前の印字ドットＱ2 に
印字データが存在するとき、図１（Ａ）のＱ1 とＬＱ2
にそれぞれ「１」が印加され、Ｑ2 ＝「０」、Ｑ3 ＝
「０」、Ｑ4 ＝「０」、ＲＱ2 ＝「０」が印加される。
これによりナンド回路５〜ナンド回路８はいずれも
「１」を出力する。またインバータ５２が「０」を出力
するため、Ｑ0 が「０」か「１」かにかかわらず多入力
アンド回路５１は「０」を出力する。
タが存在するとき 該当印字ドットＱ1 とその隣接左前の印字ドットＱ2 に
印字データが存在するとき、図１（Ａ）のＱ1 とＬＱ2
にそれぞれ「１」が印加され、Ｑ2 ＝「０」、Ｑ3 ＝
「０」、Ｑ4 ＝「０」、ＲＱ2 ＝「０」が印加される。
これによりナンド回路５〜ナンド回路８はいずれも
「１」を出力する。またインバータ５２が「０」を出力
するため、Ｑ0 が「０」か「１」かにかかわらず多入力
アンド回路５１は「０」を出力する。
【００７８】このときナンド回路４にはＬＱ2 ＝「１」
と、ＥＯＲ回路１０の出力とが入力される。ＥＯＲ回路
１０には、インバータ１９による、図２に示すＧＡＴＥ
Ｂ１信号の反転信号とインバータ２０による、図２に
示すＧＡＴＥ Ｂ２信号の反転信号とが印加されるの
で、図２に示す期間ｔ2 だけＥＯＲ回路１０は「１」を
出力し他の期間は「０」を出力する。このためナンド回
路４は期間ｔ2 だけ「０」を出力し、他の期間は「１」
を出力する。
と、ＥＯＲ回路１０の出力とが入力される。ＥＯＲ回路
１０には、インバータ１９による、図２に示すＧＡＴＥ
Ｂ１信号の反転信号とインバータ２０による、図２に
示すＧＡＴＥ Ｂ２信号の反転信号とが印加されるの
で、図２に示す期間ｔ2 だけＥＯＲ回路１０は「１」を
出力し他の期間は「０」を出力する。このためナンド回
路４は期間ｔ2 だけ「０」を出力し、他の期間は「１」
を出力する。
【００７９】従って多入力アンド回路３は、図２に示す
期間Ｔ1 から期間ｔ2 を引いた残りの期間（ｔ1 ＋ｔ3
＋ｔ4 ＋ｔ6 ＋ｔ7 ）は「１」を出力し、ＦＥＴ１もこ
の期間だけオンとなり、ＦＥＴ１に接続されたサーマル
ヘッドのヒータを（Ｔ1-ｔ2）期間だけ加熱制御する。
期間Ｔ1 から期間ｔ2 を引いた残りの期間（ｔ1 ＋ｔ3
＋ｔ4 ＋ｔ6 ＋ｔ7 ）は「１」を出力し、ＦＥＴ１もこ
の期間だけオンとなり、ＦＥＴ１に接続されたサーマル
ヘッドのヒータを（Ｔ1-ｔ2）期間だけ加熱制御する。
【００８０】（４）印字ドットＱ1 とＱ4 に印字データ
が存在するとき 該当印字ドットＱ1 とその３ドット前のＱ4 に印字デー
タが存在するとき、図１（Ａ）のＱ1 とＱ4 にそれぞれ
「１」が印加され、Ｑ2 ＝「０」、Ｑ3 ＝「０」、ＬＱ
2 ＝「０」、ＲＱ2 ＝「０」が印加される。これにより
ナンド回路４、ナンド回路６〜ナンド回路８はいずれも
「１」を出力する。またインバータ５２が「０」を出力
するため、Ｑ0 が「０」か「１」かにかかわらず、多入
力アンド回路５１は「０」を出力する。
が存在するとき 該当印字ドットＱ1 とその３ドット前のＱ4 に印字デー
タが存在するとき、図１（Ａ）のＱ1 とＱ4 にそれぞれ
「１」が印加され、Ｑ2 ＝「０」、Ｑ3 ＝「０」、ＬＱ
2 ＝「０」、ＲＱ2 ＝「０」が印加される。これにより
ナンド回路４、ナンド回路６〜ナンド回路８はいずれも
「１」を出力する。またインバータ５２が「０」を出力
するため、Ｑ0 が「０」か「１」かにかかわらず、多入
力アンド回路５１は「０」を出力する。
【００８１】このときナンド回路５にはＱ4 ＝「１」
と、ＥＯＲ回路１１の出力とが入力される。ＥＯＲ回路
１１には、インバータ２０による、図２に示すＧＡＴＥ
Ｂ２信号の反転信号と、インバータ２１による、図２
に示すＧＡＴＥ Ｂ３信号の反転信号とが印加されるの
で、図２に示す期間ｔ3 だけＥＯＲ回路１１は「１」を
出力し他の期間は「０」を出力する。このためナンド回
路５は期間ｔ3 だけ「０」を出力し、他の期間は「１」
を出力する。
と、ＥＯＲ回路１１の出力とが入力される。ＥＯＲ回路
１１には、インバータ２０による、図２に示すＧＡＴＥ
Ｂ２信号の反転信号と、インバータ２１による、図２
に示すＧＡＴＥ Ｂ３信号の反転信号とが印加されるの
で、図２に示す期間ｔ3 だけＥＯＲ回路１１は「１」を
出力し他の期間は「０」を出力する。このためナンド回
路５は期間ｔ3 だけ「０」を出力し、他の期間は「１」
を出力する。
【００８２】従って多入力アンド回路３は、図２に示す
期間Ｔ1 から期間ｔ3 を引いた残りの期間（ｔ1 ＋ｔ2
＋ｔ4 ＋ｔ6 ＋ｔ7 ）は「１」を出力し、ＦＥＴ１もこ
の期間だけオンとなり、ＦＥＴ１に接続されたサーマル
ヘッドのヒータを（Ｔ1-ｔ3）期間だけ加熱制御する。
期間Ｔ1 から期間ｔ3 を引いた残りの期間（ｔ1 ＋ｔ2
＋ｔ4 ＋ｔ6 ＋ｔ7 ）は「１」を出力し、ＦＥＴ１もこ
の期間だけオンとなり、ＦＥＴ１に接続されたサーマル
ヘッドのヒータを（Ｔ1-ｔ3）期間だけ加熱制御する。
【００８３】（５）印字ドットＱ1 とＲＱ2 に印字デー
タが存在するとき 該当印字ドットＱ1 とその隣接右前の印字ドットＲＱ2
に印字データが存在するとき、図１（Ａ）のＱ1 とＲＱ
2 にそれぞれ「１」が印加され、Ｑ2 ＝「０」、Ｑ3 ＝
「０」、Ｑ4 ＝「０」、ＬＱ2 ＝「０」が印加される。
これによりナンド回路４〜ナンド階７はいずれも「１」
を出力する。またインバータ５２が「０」を出力するた
め、Ｑ0 が「０」か「１」かにかかわらず、多入力アン
ド回路５１は「０」を出力する。
タが存在するとき 該当印字ドットＱ1 とその隣接右前の印字ドットＲＱ2
に印字データが存在するとき、図１（Ａ）のＱ1 とＲＱ
2 にそれぞれ「１」が印加され、Ｑ2 ＝「０」、Ｑ3 ＝
「０」、Ｑ4 ＝「０」、ＬＱ2 ＝「０」が印加される。
これによりナンド回路４〜ナンド階７はいずれも「１」
を出力する。またインバータ５２が「０」を出力するた
め、Ｑ0 が「０」か「１」かにかかわらず、多入力アン
ド回路５１は「０」を出力する。
【００８４】このときナンド回路８には、ＲＱ2 ＝
「１」と、ＥＯＲ回路１２の出力とが入力される。ＥＯ
Ｒ回路１２には、インバータ２２による、図２に示すＧ
ＡＴＥＣ１信号の反転信号と、インバータ２３による、
図２に示すＧＡＴＥ Ｃ２信号の反転信号とが印加され
るので、図２に示す期間ｔ6 だけＥＯＲ回路１２は
「１」を出力し、他の期間は「０」を出力する。このた
めナンド回路８は期間ｔ6 だけ「０」を出力し、他の期
間は「１」を出力する。
「１」と、ＥＯＲ回路１２の出力とが入力される。ＥＯ
Ｒ回路１２には、インバータ２２による、図２に示すＧ
ＡＴＥＣ１信号の反転信号と、インバータ２３による、
図２に示すＧＡＴＥ Ｃ２信号の反転信号とが印加され
るので、図２に示す期間ｔ6 だけＥＯＲ回路１２は
「１」を出力し、他の期間は「０」を出力する。このた
めナンド回路８は期間ｔ6 だけ「０」を出力し、他の期
間は「１」を出力する。
【００８５】従って多入力アンド回路３は、図２に示す
期間Ｔ1 からｔ6 を引いた残りの期間（ｔ1 ＋ｔ2 ＋ｔ
3 ＋ｔ4 ＋ｔ7 ）は「１」を出力し、ＦＥＴ１もこの期
間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッ
ドのヒータを（Ｔ1 −ｔ6 ）期間だけ加熱制御する。
期間Ｔ1 からｔ6 を引いた残りの期間（ｔ1 ＋ｔ2 ＋ｔ
3 ＋ｔ4 ＋ｔ7 ）は「１」を出力し、ＦＥＴ１もこの期
間だけオンとなり、ＦＥＴ１に接続されたサーマルヘッ
ドのヒータを（Ｔ1 −ｔ6 ）期間だけ加熱制御する。
【００８６】（６）印字ドットＱ1 とＱ3 に印字データ
が存在するとき 該当印字ドットＱ1 とその２ドット前のＱ3 に印字デー
タが存在するとき、図１（Ａ）のＱ1 とＱ3 にそれぞれ
「１」が印加され、Ｑ2 ＝「０」、Ｑ4 ＝「０」、ＬＱ
2 ＝「０」、ＲＱ2 ＝「０」が印加される。これにより
ナンド回路４、ナンド回路５、ナンド回路７、ナンド回
路８はいずれも「１」を出力する。またインバータ５２
が「０」を出力するため、Ｑ0 が「０」か「１」かにか
かわらず、多入力アンド回路５１は「０」を出力する。
が存在するとき 該当印字ドットＱ1 とその２ドット前のＱ3 に印字デー
タが存在するとき、図１（Ａ）のＱ1 とＱ3 にそれぞれ
「１」が印加され、Ｑ2 ＝「０」、Ｑ4 ＝「０」、ＬＱ
2 ＝「０」、ＲＱ2 ＝「０」が印加される。これにより
ナンド回路４、ナンド回路５、ナンド回路７、ナンド回
路８はいずれも「１」を出力する。またインバータ５２
が「０」を出力するため、Ｑ0 が「０」か「１」かにか
かわらず、多入力アンド回路５１は「０」を出力する。
【００８７】このときナンド回路６にはＱ3 ＝「１」
と、インバータ２２による、図２に示すＧＡＴＥ Ｃ１
信号の反転信号が印加されるので、図２における期間ｔ
7 だけナンド回路６は「０」を出力する。従って多入力
アンド回路３は、図２に示す期間Ｔ1 からｔ7 を引いた
残りの期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋ｔ4 ＋ｔ6 ）は「１」
を出力し、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ
１に接続されたサーマルヘッドのヒータを（Ｔ1 −
ｔ7 ）期間だけ加熱制御する。
と、インバータ２２による、図２に示すＧＡＴＥ Ｃ１
信号の反転信号が印加されるので、図２における期間ｔ
7 だけナンド回路６は「０」を出力する。従って多入力
アンド回路３は、図２に示す期間Ｔ1 からｔ7 を引いた
残りの期間（ｔ1 ＋ｔ2 ＋ｔ3 ＋ｔ4 ＋ｔ6 ）は「１」
を出力し、ＦＥＴ１もこの期間だけオンとなり、ＦＥＴ
１に接続されたサーマルヘッドのヒータを（Ｔ1 −
ｔ7 ）期間だけ加熱制御する。
【００８８】（７）印字ドットＱ1 と、Ｑ2 〜Ｑ4 、Ｌ
Ｑ2 、ＲＱ2 との複数の印字ドットに印字データが存在
するとき 該当印字ドットＱ1 とＱ2 、Ｑ3 、Ｑ4 、ＬＱ2 、ＲＱ
2 のうちの複数の印字ドット、例えばＱ2 、Ｑ3 とに印
字データが存在するとき、Ｑ1 ＝「１」、Ｑ2＝
「１」、Ｑ3 ＝「１」のため少なくともインバータ５２
が「０」を出力するため、Ｑ0 が「０」か「１」かにか
かわらず、多入力アンド回路５１は「０」を出力する。
そしてＱ4 ＝「０」、ＬＱ2 ＝「０」、ＲＱ2 ＝「０」
のためナンド回路４、ナンド回路５及びナンド回路８は
「１」を出力する。
Ｑ2 、ＲＱ2 との複数の印字ドットに印字データが存在
するとき 該当印字ドットＱ1 とＱ2 、Ｑ3 、Ｑ4 、ＬＱ2 、ＲＱ
2 のうちの複数の印字ドット、例えばＱ2 、Ｑ3 とに印
字データが存在するとき、Ｑ1 ＝「１」、Ｑ2＝
「１」、Ｑ3 ＝「１」のため少なくともインバータ５２
が「０」を出力するため、Ｑ0 が「０」か「１」かにか
かわらず、多入力アンド回路５１は「０」を出力する。
そしてＱ4 ＝「０」、ＬＱ2 ＝「０」、ＲＱ2 ＝「０」
のためナンド回路４、ナンド回路５及びナンド回路８は
「１」を出力する。
【００８９】このとき、Ｑ1 とＱ2 が「１」のため前記
（２）に説明したように、期間ｔ1だけナンド回路７は
「０」を出力し、またＱ1 とＱ3 が「１」のため、前記
（６）に説明したように期間ｔ7 だけナンド回路７は
「０」を出力する。このため期間Ｔ1 から前記期間
ｔ1 、ｔ7 を引いた残り期間だけ多入力アンド回路３か
ら「１」が出力され、ＦＥＴ１に接続されたサーマルヘ
ッドのヒータの加熱期間が制御される。
（２）に説明したように、期間ｔ1だけナンド回路７は
「０」を出力し、またＱ1 とＱ3 が「１」のため、前記
（６）に説明したように期間ｔ7 だけナンド回路７は
「０」を出力する。このため期間Ｔ1 から前記期間
ｔ1 、ｔ7 を引いた残り期間だけ多入力アンド回路３か
ら「１」が出力され、ＦＥＴ１に接続されたサーマルヘ
ッドのヒータの加熱期間が制御される。
【００９０】このように、Ｑ1 の外にＱ0 を除いた複数
の印字ドットに印字データが存在するとき、この複数の
印字ドットに応じた各期間の和だけ期間Ｔ1 より引いた
期間が多入力アンド回路３から「１」が出力され、ＦＥ
Ｔ１に接続されたサーマルヘッドの加熱期間が制御され
る。
の印字ドットに印字データが存在するとき、この複数の
印字ドットに応じた各期間の和だけ期間Ｔ1 より引いた
期間が多入力アンド回路３から「１」が出力され、ＦＥ
Ｔ１に接続されたサーマルヘッドの加熱期間が制御され
る。
【００９１】例えば印字ドットＱ0 を除き、Ｑ1 を含め
て図１（Ｂ）に示す印字制御範囲のすべての印字ドット
に印字データが存在するとき、期間Ｔ1 から期間ｔ1 、
ｔ2、ｔ3 、ｔ6 、ｔ7 を引いた残りの期間ｔ4 だけ多
入力アンド回路３から「１」が出力され、ＦＥＴ１に接
続されたサーマルヘッドのヒータはこの最小印加パルス
の期間ｔ4 だけ加熱される。
て図１（Ｂ）に示す印字制御範囲のすべての印字ドット
に印字データが存在するとき、期間Ｔ1 から期間ｔ1 、
ｔ2、ｔ3 、ｔ6 、ｔ7 を引いた残りの期間ｔ4 だけ多
入力アンド回路３から「１」が出力され、ＦＥＴ１に接
続されたサーマルヘッドのヒータはこの最小印加パルス
の期間ｔ4 だけ加熱される。
【００９２】（８）印字ドットＱ1 とＱ2 に印字データ
が存在せず印字ドットＱ0 に印字データが存在するとき ここで本発明の特徴的な熱履歴制御である該当印字ドッ
トＱ1 とその１つ前の印字ドットＱ2 に印字データが存
在せず、該当印字ドットＱ1 の次の印字ドッドＱ0 に印
字データが存在する場合について説明する。
が存在せず印字ドットＱ0 に印字データが存在するとき ここで本発明の特徴的な熱履歴制御である該当印字ドッ
トＱ1 とその１つ前の印字ドットＱ2 に印字データが存
在せず、該当印字ドットＱ1 の次の印字ドッドＱ0 に印
字データが存在する場合について説明する。
【００９３】この場合、多入力アンド回路３は、Ｑ1 ＝
「０」のため、Ｑ2 、Ｑ3 、Ｑ4 、ＬＱ2 、ＲＱ2 の
「１」、「０」にかかわらず「０」を出力する。またＱ
1 ＝「０」、Ｑ2 ＝「０」のためインバータ５２、５３
はともに「１」を出力する。従って多入力アンド回路５
１にはＱ0 ＝「１」、インバータ５２、５３の各出力
「１」と、ＥＯＲ回路１３の出力が入力される。
「０」のため、Ｑ2 、Ｑ3 、Ｑ4 、ＬＱ2 、ＲＱ2 の
「１」、「０」にかかわらず「０」を出力する。またＱ
1 ＝「０」、Ｑ2 ＝「０」のためインバータ５２、５３
はともに「１」を出力する。従って多入力アンド回路５
１にはＱ0 ＝「１」、インバータ５２、５３の各出力
「１」と、ＥＯＲ回路１３の出力が入力される。
【００９４】このときＥＯＲ回路１３は、インバータ２
３による、図２に示すＧＡＴＥ Ｃ２信号の反転信号
と、インバータ２４による、図２に示すＧＡＴＥ Ｃ３
信号の反転信号が印加されるので、１サイクルにおいて
図２に示す期間Ｔ0 だけ「１」を出力し、他の期間は
「０」を出力する。このため多入力アンド回路５１は期
間Ｔ0 だけ「１」を出力し、ＦＥＴ１もこの期間だけオ
ンとなり、ＦＥＴ１に接続されたサーマルヘッドのヒー
タをこの期間Ｔ0 だけ加熱する。
３による、図２に示すＧＡＴＥ Ｃ２信号の反転信号
と、インバータ２４による、図２に示すＧＡＴＥ Ｃ３
信号の反転信号が印加されるので、１サイクルにおいて
図２に示す期間Ｔ0 だけ「１」を出力し、他の期間は
「０」を出力する。このため多入力アンド回路５１は期
間Ｔ0 だけ「１」を出力し、ＦＥＴ１もこの期間だけオ
ンとなり、ＦＥＴ１に接続されたサーマルヘッドのヒー
タをこの期間Ｔ0 だけ加熱する。
【００９５】このとき、サーマルヒータでは、この期間
Ｔ0 だけ加熱されても印字出力しないような温度値に抑
制されるように、期間Ｔ0 の長さが定められている。換
言すれば、この期間Ｔ0 における加熱は、印字出力する
ためのものではなく、次のサイクルにおいて該当印字ヘ
ッドのサーマルヒータの加熱時間が従来の期間Ｔよりも
短くとも正しく印字できるための１ライン前における予
熱制御である。
Ｔ0 だけ加熱されても印字出力しないような温度値に抑
制されるように、期間Ｔ0 の長さが定められている。換
言すれば、この期間Ｔ0 における加熱は、印字出力する
ためのものではなく、次のサイクルにおいて該当印字ヘ
ッドのサーマルヒータの加熱時間が従来の期間Ｔよりも
短くとも正しく印字できるための１ライン前における予
熱制御である。
【００９６】勿論この予熱制御のときの印字ドットのパ
ターンは、前記の如く少なくともＱ 1 、Ｑ2 が「０」の
場合のみに限定されるものではなく、例えば多入力アン
ド回路５１の入力回線の数とインバータの数をそれぞれ
２つ増し、少なくともＱ1 、Ｑ2 、Ｑ3 、Ｑ4 が「０」
の場合に予熱制御を行うように構成してもよく、他のパ
ターンでもよい。
ターンは、前記の如く少なくともＱ 1 、Ｑ2 が「０」の
場合のみに限定されるものではなく、例えば多入力アン
ド回路５１の入力回線の数とインバータの数をそれぞれ
２つ増し、少なくともＱ1 、Ｑ2 、Ｑ3 、Ｑ4 が「０」
の場合に予熱制御を行うように構成してもよく、他のパ
ターンでもよい。
【００９７】このような制御回路を備えた、本発明の熱
履歴制御装置の一実施の形態を図３に基づき、他図を参
照して説明する。図３では１２８ビットの印字ヘッドを
制御する例を示すものであり、他図と同部分については
同一記号を付している。図３において、ＦＥＴ１は、図
１で説明した該当印字ドットＱ1 を印字制御するもので
あり、Ｌ１はこの該当印字ドットＱ1 の左側の印字ドッ
トを制御するＦＥＴを示し、Ｒ１は該当印字ドットＱ1
の右側の印字ドットを印字制御するＦＥＴを示し、ＶＳ
Ｓは接地信号を示し、ＶＤＤは制御系の電源電圧を示
す。
履歴制御装置の一実施の形態を図３に基づき、他図を参
照して説明する。図３では１２８ビットの印字ヘッドを
制御する例を示すものであり、他図と同部分については
同一記号を付している。図３において、ＦＥＴ１は、図
１で説明した該当印字ドットＱ1 を印字制御するもので
あり、Ｌ１はこの該当印字ドットＱ1 の左側の印字ドッ
トを制御するＦＥＴを示し、Ｒ１は該当印字ドットＱ1
の右側の印字ドットを印字制御するＦＥＴを示し、ＶＳ
Ｓは接地信号を示し、ＶＤＤは制御系の電源電圧を示
す。
【００９８】印字データは１ラインずつシフトレジスタ
３０に入力される。この例では、ＣＬＯＣＫ信号によ
り、左側６４ビットの入力データがＤＡＴＡｉｎ１より
シリアル入力され、また右側６４ビットの印字データが
ＤＡＴＡｉｎ２より入力され、ＤＡＴＡｏｕｔ１、ＤＡ
ＴＡｏｕｔ２よりシリアル出力される。
３０に入力される。この例では、ＣＬＯＣＫ信号によ
り、左側６４ビットの入力データがＤＡＴＡｉｎ１より
シリアル入力され、また右側６４ビットの印字データが
ＤＡＴＡｉｎ２より入力され、ＤＡＴＡｏｕｔ１、ＤＡ
ＴＡｏｕｔ２よりシリアル出力される。
【００９９】６１、６２、６３・・・は印字データを５
ライン保持するためのレジスタであり、ＬＯＡＤ信号に
より入力端子Ｄ1 、Ｄ2 、Ｄ3 ・・・に伝達された１ビ
ットの印字データを順次５ラインだけ保持するものであ
る。例えば第１の印字データラインがシフトレジスタ３
０にセットされたときＬＯＡＤ信号をレジスタ６１のＬ
ＡＴＣＨ端子に入力すると、入力端子Ｄ1 に伝達された
データが保持されて出力端子Ｑ0 より出力される。次に
第２の印字データラインがシフトレジスタ３０にセット
されたときＬＯＡＤ信号を入力すると、入力端子Ｄ1 に
伝達されたデータが保持されて出力端子Ｑ0 より出力さ
れ、それまで出力端子Ｑ1 より出力されていたデータは
次段にシフトされて出力端子Ｑ1 より出力される。そし
て第３の印字データラインがシフトレジスタ３０にセッ
トされ、ＬＯＡＤ信号が印加されたとき、新しく入力端
子Ｄ1 に伝達されたデータが保持されて出力端子Ｑ0 よ
り出力され、それまで保持されていたデータは順次シフ
トされて出力端子Ｑ2 、Ｑ 1 よりそれぞれ出力される。
ライン保持するためのレジスタであり、ＬＯＡＤ信号に
より入力端子Ｄ1 、Ｄ2 、Ｄ3 ・・・に伝達された１ビ
ットの印字データを順次５ラインだけ保持するものであ
る。例えば第１の印字データラインがシフトレジスタ３
０にセットされたときＬＯＡＤ信号をレジスタ６１のＬ
ＡＴＣＨ端子に入力すると、入力端子Ｄ1 に伝達された
データが保持されて出力端子Ｑ0 より出力される。次に
第２の印字データラインがシフトレジスタ３０にセット
されたときＬＯＡＤ信号を入力すると、入力端子Ｄ1 に
伝達されたデータが保持されて出力端子Ｑ0 より出力さ
れ、それまで出力端子Ｑ1 より出力されていたデータは
次段にシフトされて出力端子Ｑ1 より出力される。そし
て第３の印字データラインがシフトレジスタ３０にセッ
トされ、ＬＯＡＤ信号が印加されたとき、新しく入力端
子Ｄ1 に伝達されたデータが保持されて出力端子Ｑ0 よ
り出力され、それまで保持されていたデータは順次シフ
トされて出力端子Ｑ2 、Ｑ 1 よりそれぞれ出力される。
【０１００】第４の印字データラインがシフトレジスタ
３０にセットされ、ＬＯＡＤ信号が印加されたとき、新
しく入力端子Ｄ1 に伝達されたデータが保持されて出力
端子Ｑ0 より出力され、それまで保持されていたデータ
は順次シフトされて出力端子Ｑ3 、Ｑ2 、Ｑ1 よりそれ
ぞれ出力される。そして第５の印字データラインがシフ
トレジスタ３０にセットされ、ＬＯＡＤ信号が印加され
たとき、新しく入力端子Ｄ1 に伝達されたデータが保持
されて出力端子Ｑ0 より出力され、それまで保持されて
いたデータは順次シフトされて出力端子Ｑ4 、Ｑ3 、Ｑ
2 、Ｑ1 よりそれぞれ出力される。このようなことがレ
ジスタ６２、６３・・・にも行われそれぞれ入力端子Ｄ
1 、Ｄ2 ・・・に伝達されたデータが順次保持出力され
る。
３０にセットされ、ＬＯＡＤ信号が印加されたとき、新
しく入力端子Ｄ1 に伝達されたデータが保持されて出力
端子Ｑ0 より出力され、それまで保持されていたデータ
は順次シフトされて出力端子Ｑ3 、Ｑ2 、Ｑ1 よりそれ
ぞれ出力される。そして第５の印字データラインがシフ
トレジスタ３０にセットされ、ＬＯＡＤ信号が印加され
たとき、新しく入力端子Ｄ1 に伝達されたデータが保持
されて出力端子Ｑ0 より出力され、それまで保持されて
いたデータは順次シフトされて出力端子Ｑ4 、Ｑ3 、Ｑ
2 、Ｑ1 よりそれぞれ出力される。このようなことがレ
ジスタ６２、６３・・・にも行われそれぞれ入力端子Ｄ
1 、Ｄ2 ・・・に伝達されたデータが順次保持出力され
る。
【０１０１】ここで前記第１の印字データラインが、図
１（Ｂ）に示す前３印字ラインに相当し、第２の印字デ
ータラインが前２印字ラインに相当し、第３の印字デー
タラインが前１印字ラインに相当し、第４の印字データ
ラインが該当印字ラインに相当し、第５の印字データラ
インが予知印字ラインに相当する。
１（Ｂ）に示す前３印字ラインに相当し、第２の印字デ
ータラインが前２印字ラインに相当し、第３の印字デー
タラインが前１印字ラインに相当し、第４の印字データ
ラインが該当印字ラインに相当し、第５の印字データラ
インが予知印字ラインに相当する。
【０１０２】そしてレジスタ６１の出力端子Ｑ2 の出力
はナンド回路４に入力（図１（Ａ）のＬＱ2 に相当）さ
れ、またレジスタ６３の出力端子Ｑ2 の出力はナンド回
路８に入力（図１（Ａ）のＲＱ2 に相当）される。この
ように、レジスタ６１、６２、６３の出力に基づき、図
１（Ａ）に説明したものと同様の制御回路が構成され
る。従ってＦＥＴ１に対しては、前記図１（Ｂ）に示す
印字制御範囲について前記各印字ドットの状態に応じた
熱履歴制御が行われる。この制御はＦＥＴ Ｌ１、Ｒ１
・・・についても同様に行われる。
はナンド回路４に入力（図１（Ａ）のＬＱ2 に相当）さ
れ、またレジスタ６３の出力端子Ｑ2 の出力はナンド回
路８に入力（図１（Ａ）のＲＱ2 に相当）される。この
ように、レジスタ６１、６２、６３の出力に基づき、図
１（Ａ）に説明したものと同様の制御回路が構成され
る。従ってＦＥＴ１に対しては、前記図１（Ｂ）に示す
印字制御範囲について前記各印字ドットの状態に応じた
熱履歴制御が行われる。この制御はＦＥＴ Ｌ１、Ｒ１
・・・についても同様に行われる。
【０１０３】例えば、印字開始時のときは、最初の数ラ
インは印字データがないので、レジスタ６１、６２、６
３・・・の出力端子Ｑ4 、Ｑ3 、Ｑ2 、Ｑ1 はいずれも
「０」を出力する。そして印字データを有する印字ライ
ンが第５のラインとしてシフトレジスタ３０にセットさ
れ、これがレジスタ６１、６２、６３・・・に保持され
たとき、例えば、レジスタ６２の出力端子Ｑ0 のみより
「１」が出力され、他のレジスタ６１、６３の出力端子
Ｑ0 〜Ｑ4 が「０」を、またレジスタ６２の残りの出力
端子Ｑ1 〜Ｑ4 からこれまた「０」が出力されると、前
記（８）で説明した如く、多入力アンド回路５１が期間
Ｔ0 だけ「１」を出し、これがオア回路５０及びアンド
回路２を経由してＦＥＴ１に印加されてオンとなり、こ
のＦＥＴ１に接続されたサーマルヘッドのヒータを期間
Ｔ0 だけ加熱して予熱制御を行う。
インは印字データがないので、レジスタ６１、６２、６
３・・・の出力端子Ｑ4 、Ｑ3 、Ｑ2 、Ｑ1 はいずれも
「０」を出力する。そして印字データを有する印字ライ
ンが第５のラインとしてシフトレジスタ３０にセットさ
れ、これがレジスタ６１、６２、６３・・・に保持され
たとき、例えば、レジスタ６２の出力端子Ｑ0 のみより
「１」が出力され、他のレジスタ６１、６３の出力端子
Ｑ0 〜Ｑ4 が「０」を、またレジスタ６２の残りの出力
端子Ｑ1 〜Ｑ4 からこれまた「０」が出力されると、前
記（８）で説明した如く、多入力アンド回路５１が期間
Ｔ0 だけ「１」を出し、これがオア回路５０及びアンド
回路２を経由してＦＥＴ１に印加されてオンとなり、こ
のＦＥＴ１に接続されたサーマルヘッドのヒータを期間
Ｔ0 だけ加熱して予熱制御を行う。
【０１０４】次の第６の印字データラインがシフトレジ
スタ３０にセットされ、ＬＯＡＤ信号によりこのシフト
レジスタ３０にセットされた印字データがレジスタ６
１、６２、６３・・・に取込まれたとき、今度は前記レ
ジスタ６２の出力端子Ｑ0 より出していた予知データ
「１」が出力端子Ｑ1 より出力されて該当印字データ
「１」となる。このと、図１（Ｂ）の印字制御範囲のＱ
2 〜Ｑ4 、ＬＱ2 、ＲＱ2 はいずれも「０」のため、前
記（１）で説明した如く、多入力アンド回路３が期間Ｔ
1 だけ「１」を出力し、ＦＥＴ１に接続されたサーマル
ヘッドのヒータを期間Ｔ1 だけ加熱して印字動作を行
う。
スタ３０にセットされ、ＬＯＡＤ信号によりこのシフト
レジスタ３０にセットされた印字データがレジスタ６
１、６２、６３・・・に取込まれたとき、今度は前記レ
ジスタ６２の出力端子Ｑ0 より出していた予知データ
「１」が出力端子Ｑ1 より出力されて該当印字データ
「１」となる。このと、図１（Ｂ）の印字制御範囲のＱ
2 〜Ｑ4 、ＬＱ2 、ＲＱ2 はいずれも「０」のため、前
記（１）で説明した如く、多入力アンド回路３が期間Ｔ
1 だけ「１」を出力し、ＦＥＴ１に接続されたサーマル
ヘッドのヒータを期間Ｔ1 だけ加熱して印字動作を行
う。
【０１０５】このとき、前記の如く、１ライン前にその
ドットに対して予熱制御が行われているので、このよう
な予熱制御を行わない、図７、図９等に示す従来の期間
ＴよりもＴ1 を短くすることができるので高速印字を行
うことができる。換言すれば、Ｔ0 （予熱）＋Ｔ1 によ
り図２に示す周期Ｓを超えたヒータ加熱パルス幅を設定
することができる。
ドットに対して予熱制御が行われているので、このよう
な予熱制御を行わない、図７、図９等に示す従来の期間
ＴよりもＴ1 を短くすることができるので高速印字を行
うことができる。換言すれば、Ｔ0 （予熱）＋Ｔ1 によ
り図２に示す周期Ｓを超えたヒータ加熱パルス幅を設定
することができる。
【０１０６】なお前記図３に対する説明では、レジスタ
６１、６２、６３のＱ3 、Ｑ4 にもシフトレジスタ３０
からのデータ「０」がセットされた状態において、つま
り５ラインだけシフトレジスタ３０からデータをセット
したときに予熱制御の行われる例について説明したが、
図３の回路では、３ラインだけシフトレジスタ３０から
データをセットしたときでも予熱制御が行われるもので
ある。
６１、６２、６３のＱ3 、Ｑ4 にもシフトレジスタ３０
からのデータ「０」がセットされた状態において、つま
り５ラインだけシフトレジスタ３０からデータをセット
したときに予熱制御の行われる例について説明したが、
図３の回路では、３ラインだけシフトレジスタ３０から
データをセットしたときでも予熱制御が行われるもので
ある。
【０１０７】本発明におけるこの予熱制御のための印字
パターンは、前記発明の如く、該当印字ドットの直前の
２ビットＱ1 、Ｑ2 に印字データが存在しない場合に限
定されるものではなく適宜きめることが可能である。ま
たＧＡＴＥ Ｂ１信号〜ＧＡＴＥ Ｂ３信号、ＧＡＴＡ
Ｃ１信号、ＧＡＴＥＣ２信号も従来の通りのものが使
用でき、ＧＡＴＥ Ｃ３信号や、ＳＴＲＯＢＥ、ＧＡＴ
Ｅ Ａ信号等も、従来のものとあまり大きく変化させる
必要がないので、これらの各制御信号を作成する制御信
号発生回路も従来のものをほぼ使用することができ、大
きく変更する必要はない。
パターンは、前記発明の如く、該当印字ドットの直前の
２ビットＱ1 、Ｑ2 に印字データが存在しない場合に限
定されるものではなく適宜きめることが可能である。ま
たＧＡＴＥ Ｂ１信号〜ＧＡＴＥ Ｂ３信号、ＧＡＴＡ
Ｃ１信号、ＧＡＴＥＣ２信号も従来の通りのものが使
用でき、ＧＡＴＥ Ｃ３信号や、ＳＴＲＯＢＥ、ＧＡＴ
Ｅ Ａ信号等も、従来のものとあまり大きく変化させる
必要がないので、これらの各制御信号を作成する制御信
号発生回路も従来のものをほぼ使用することができ、大
きく変更する必要はない。
【０１０８】印字ヘッドも１２８ビットに限定されるも
のではなく、またこれを複数使用することにより例えば
１０２４ビット以上のものを構成することができる。な
お特開平３−１２００５２号公報には、発熱要素の現在
及び過去の駆動データにより発熱制御する履歴制御装置
について記載されているが、本発明におけるように印字
予知データにもとづく制御を行うものではない。本発明
では印字予知データにもとづく制御を行うため、印字品
質のより高速印字を可能とする。
のではなく、またこれを複数使用することにより例えば
１０２４ビット以上のものを構成することができる。な
お特開平３−１２００５２号公報には、発熱要素の現在
及び過去の駆動データにより発熱制御する履歴制御装置
について記載されているが、本発明におけるように印字
予知データにもとづく制御を行うものではない。本発明
では印字予知データにもとづく制御を行うため、印字品
質のより高速印字を可能とする。
【０１０９】
【発明の効果】本発明によれば下記の効果を得ることが
できる。 （１）印字データが存在する印字ドットについて、この
印字に先立ち一定パターンの印字が行われなかったと
き、実際の印字動作に先立ち予熱制御を行うので、例え
ば印字開始のときや、特定印字ドットに長いサイクル印
字が行われないときでも実際の印字動作における加熱時
間を短くすることが可能となり、高速印字動作を行うこ
とができる。
できる。 （１）印字データが存在する印字ドットについて、この
印字に先立ち一定パターンの印字が行われなかったと
き、実際の印字動作に先立ち予熱制御を行うので、例え
ば印字開始のときや、特定印字ドットに長いサイクル印
字が行われないときでも実際の印字動作における加熱時
間を短くすることが可能となり、高速印字動作を行うこ
とができる。
【０１１０】（２）実際の印字に先立ち、予知の印字デ
ータにもとづき予熱を行うため、この予熱時間と実際の
印字期間の和を印字周期以上に設定することができるの
で、実際の印字に先立ち長く予熱することができ、長い
サイクル印字が行われない印字ドットに対しても正確に
印字を行うことができる。
ータにもとづき予熱を行うため、この予熱時間と実際の
印字期間の和を印字周期以上に設定することができるの
で、実際の印字に先立ち長く予熱することができ、長い
サイクル印字が行われない印字ドットに対しても正確に
印字を行うことができる。
【０１１１】（３）例えば２サイクル以上印字が行われ
ない場合、これを予熱制御することができる。 （４）長いサイクル印字が行われない印字ドットに対し
て、正確に予熱することができ、正確に高速印字可能
な、サーマルヘッドを提供することができる。
ない場合、これを予熱制御することができる。 （４）長いサイクル印字が行われない印字ドットに対し
て、正確に予熱することができ、正確に高速印字可能
な、サーマルヘッドを提供することができる。
【図１】本発明の原理構成図である。
【図２】図１における制御信号説明図である。
【図３】本発明の一実施の形態図である。
【図４】サーマルヘッドにおける熱履歴状態説明図であ
る。
る。
【図５】従来のサーマルヘッドの熱履歴制御説明図であ
る。
る。
【図６】図５における制御信号説明図である。
【図７】従来のサーマルヘッドの熱履歴制御装置の一例
である。
である。
【図８】従来のサーマルヘッドの熱履歴制御装置の他の
例である。
例である。
【図９】従来のサーマルヘッドの熱履歴制御装置の他の
例である。
例である。
１ ＦＥＴ ２ アンド回路 ３ 多入力アンド回路 ４ ナンド回路 １０ ＥＯＲ回路 １７ インバータ ３０ シフトレジスタ ６１ レジスタ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) B41J 2/36 B41J 2/38
Claims (4)
- 【請求項１】ヒータを、印字データにもとづき通電して
加熱制御する加熱制御手段と、 印字データを保持する印字データ保持手段と、 印字データを、その該当印字ライン及びその前の複数の
印字ラインの印字パターンに応じて前記加熱制御手段の
加熱制御時間を可変制御する印字用加熱制御信号出力手
段と、 次に印字することを示す印字予知データが存在すると
き、その該当印字ライン及びその前の複数の印字ライン
において一定パターンの印字が行われなかったとき、前
記加熱制御手段を予熱用制御する予熱用加熱信号出力手
段を 具備し、前記予熱用加熱信号出力手段に、該当印字ライン及びそ
の前の複数の印字ラインの印字パターンを、インバータ
を介して共通に印加し たことを特徴とするサーマルヘッ
ドの熱履歴制御装置。 - 【請求項２】前記印字用加熱制御信号出力手段から出力
される最長の加熱制御信号の出力時間と、 前記予熱用加熱信号出力手段から出力される予熱用加熱
信号の出力時間との和を印字周期以上になるように設定
可能としたことを特徴とする請求項１記載のサーマルヘ
ッドの熱履歴制御装置。 - 【請求項３】前記一定のパターンが、印字データを加熱
出力するヒータが少なくとも２印字周期加熱されない場
合であることを特徴とする請求項１記載のサーマルヘッ
ドの熱履歴制御装置。 - 【請求項４】前記請求項１記載の熱履歴制御装置を備え
たことを特徴とするサーマルヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11766097A JP3295016B2 (ja) | 1997-05-08 | 1997-05-08 | サーマルヘッドの熱履歴制御装置及びサーマルヘッド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11766097A JP3295016B2 (ja) | 1997-05-08 | 1997-05-08 | サーマルヘッドの熱履歴制御装置及びサーマルヘッド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10305608A JPH10305608A (ja) | 1998-11-17 |
| JP3295016B2 true JP3295016B2 (ja) | 2002-06-24 |
Family
ID=14717145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11766097A Expired - Lifetime JP3295016B2 (ja) | 1997-05-08 | 1997-05-08 | サーマルヘッドの熱履歴制御装置及びサーマルヘッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3295016B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7310082B2 (ja) * | 2019-08-26 | 2023-07-19 | ローム株式会社 | サーマルプリントヘッド用のドライバｉｃ、および、サーマルプリントヘッド |
-
1997
- 1997-05-08 JP JP11766097A patent/JP3295016B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10305608A (ja) | 1998-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07237314A (ja) | 高速サーマル印刷装置 | |
| JP3295016B2 (ja) | サーマルヘッドの熱履歴制御装置及びサーマルヘッド | |
| JPS62164568A (ja) | サ−マルヘツドの温度補正方式 | |
| JP2708285B2 (ja) | サーマルヘッドの駆動制御装置 | |
| JP3154789B2 (ja) | サーマルヘッド駆動回路及びサーマルヘッド | |
| JP4080642B2 (ja) | ２電力型サーマルヘッド | |
| JP3481446B2 (ja) | サーマルヘッド | |
| JP3199698B2 (ja) | サーマルヘッド | |
| JPH11138883A (ja) | サーマルヘッド | |
| JPH05261961A (ja) | サーマルヘッド駆動回路 | |
| JP2500169Y2 (ja) | サ―マル記録ヘッド駆動装置 | |
| JPH0332861A (ja) | 感熱型プリンタ | |
| JPS623970A (ja) | 感熱記録装置 | |
| JPS63295278A (ja) | サ−マルプリンタのヘッド駆動制御装置 | |
| JP2001010100A (ja) | ２電力型サーマルヘッド | |
| JP2570723B2 (ja) | サーマルヘッドの制御回路 | |
| JP2662123B2 (ja) | 記録ヘッド駆動装置 | |
| JPH03133663A (ja) | サーマルヘッド駆動装置 | |
| JPS6239963A (ja) | サ−マルヘツド | |
| JP2002254694A (ja) | サーマルプリンタ及びサーマルプリンタの制御方法 | |
| JP2001138561A (ja) | サーマルヘッド駆動方法及び装置 | |
| JPS6235759A (ja) | サ−マルヘツド | |
| JPH04259572A (ja) | 感熱プリンタドライブｉｃ | |
| JPS63264375A (ja) | サーマルヘッドの予熱装置 | |
| JPH01133759A (ja) | サーマルヘッドの印字方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020319 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080405 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120405 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140405 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |