JP4080642B2 - 2電力型サーマルヘッド - Google Patents
2電力型サーマルヘッド Download PDFInfo
- Publication number
- JP4080642B2 JP4080642B2 JP18304199A JP18304199A JP4080642B2 JP 4080642 B2 JP4080642 B2 JP 4080642B2 JP 18304199 A JP18304199 A JP 18304199A JP 18304199 A JP18304199 A JP 18304199A JP 4080642 B2 JP4080642 B2 JP 4080642B2
- Authority
- JP
- Japan
- Prior art keywords
- print data
- circuit
- period
- heating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
本発明は、例えば加熱温度に応じて異なる発色をする感熱体に対して好適な、異なる加熱温度を同一走査時に出力が可能な2色印字用のサーマルヘッドに関し、特に高温用のサーマルヘッドと低温度のサーマルヘッドに与える電力に高、低の差をつけて印字品質を最適化するものに関する。
【0002】
【従来の技術】
サーマルヘッドにより感熱紙に対して印刷する場合、従来では、図8(A)に示す如く、印字エネルギー(温度)をT0 より高くすると印字温度が例えば黒色の如き一定の色として印刷され、それより低いエネルギーの場合印字濃度は薄くなるので、印字したくない部分はサーマルヘッドを加熱しない。つまり一ライン上でのデータの有無により印字する、印字しないの動作制御のみを行っている。
【0003】
またこの制御を行うにあたり、サーマルヘッド基板の蓄熱による温度上昇を制限するための履歴制御回路を付加したものも存在するが、印字に際してサーマルヘッドを単一温度、つまり単一のエネルギーに制御することが目標であった。
【0004】
近年、高温のサーマルヘッドで印刷するときは例えば黒色で印刷され、低温のサーマルヘッドで印刷するときは例えば赤色で印刷されるという複数色感熱用紙が製造されている。例えば王子製紙株式会社の製品名MB−23として提供されている。
【0005】
即ち、この種の感熱用紙は、図8(B)に示す如く、サーマルヘッドの印字エネルギー(温度)がT2 のとき、例えば赤に発色し、印字エネルギーがT1 のとき(T2 <T1 )黒に発色する。なおT1 よりも更に高くすると白化現象が現れる。なおこの種の感熱用紙は赤−黒の組み合わせのみでなく、印字エネルギーの低・高に基づき他の色の組み合わせのものも存在する。
【0006】
ところでこのような複色感熱用紙を使用して、複色印刷を行うとき、例えば図9(A)に示す如く、走査線L0 上での赤黒印刷を行う場合、従来ではサーマルヘッドを、例えば先ず赤色用の印字データ部分を低温度に対応する電流量によりデータ転送を行い、それから再度同一走査線L0 上を高温度に対応する電流量によりデータ転送を行うことが必要であった。
【0007】
また、図9(B)に示す如き、赤黒2色印刷を行う場合でも走査線L1 、L2 ・・・において、これまた赤色部分の印字データを低温度に対応する電流量によりデータ転送を行い、それから同一走査線L1 、L2 ・・・上を高温度に対応する電流量によりデータ転送を行っていた。
【0008】
このように2種類のエネルギーに対応するため、1ラインにおいて2回のデータ転送を行い、各々のエネルギーを設定していた。このため1ラインにおいて2回のデータ転送を必要とするため印字速度が遅いという問題があった。
【0009】
これを解決するため本発明者は先に特願平9−302728号で1ラインにおいて異なるエネルギー設定を行う場合でも一回の走査でこれを可能としたサーマルヘッドを提案した。
【0010】
ところで、このサーマルヘッドの制御回路では、高エネルギー部のデータと、低エネルギー部のデータに対する制御が独立して行われていた。そのため、このような2種類の入力エネルギーデータが混存した場合には、高エネルギー側の影響を受けて低エネルギーの印字ドットにおいて低エネルギーデータによる印字ができず、高エネルギー側のデータに近い印字結果となる。例えば赤で印字すべきものが黒に近い色で印字されることになる。
【0011】
このような問題を改善するため本発明者は、特願平10−12320号で印字点近傍の高エネルギーの印字データの有無において低エネルギーデータの印字出力に影響を与えないようにしたサーマルヘッドを提案した。
【0012】
先ず図10にもとづき、前記サーマルヘッドの制御状態を説明する。
【0013】
図10(A)において、1はFETであり、図示省略したサーマルヘッドの1ドットのヒータが端子DOnに接続されており、これをオンオフ制御するものである。2はオア回路、3〜5は多入力アンド回路、6はアンド回路、7〜10はナンド回路、11、12はEOR(エクスクルシーブオア)回路、13は出力保護回路、14〜18はインバータ、19、20はナンド回路、21はEOR回路、22〜24はインバータである。
【0014】
出力保護回路13は、サーマルヘッドを構成するICが正常動作のとき、多入力アンド回路3、4に「1」を出力するものである。
【0015】
また図10(B)に示す、高エネルギー部の印字ドットQ1、Q2、Q3、LQ2、RQ2の有無を示す信号が、図10(A)に示す信号Q1、Q2、Q3、LQ2、RQ2として入力され、図10(C)に示す、低エネルギー部の印字ドットq1、q2、q3の有無を示す信号が、図10(A)に示す信号q1、q2、q3として入力される。
【0016】
そして、後述する如く、ストローブ信号STROBE1は、サーマルヘッドを高エネルギー部として長時間加熱して用紙上に黒色印字するためのものであり、ストローブ信号STROBE2はサーマルヘッドを低エネルギー部として短時間加熱して用紙上に例えば赤色印字するためのものであり、STROBE1>STROBE2である。
【0017】
いま、図10(B)に示す該当印字Q1を印字するとき、Q2、Q3、LQ2、RQ2に印字データがなければ、これらは「0」であり、ナンド回路7〜10はいずれも「1」を出力するので、多入力アンド回路5及び多入力アンド回路3はいずれも「1」を出力し、オア回路2はこれによりストローブ信号STROBE1により定められた時間T1 だけFET1をオンにし、サーマルヘッドのヒータを加熱する。
【0018】
しかしQ2、Q3、LQ2、RQ2の少なくとも1つに印字データがあれば、その蓄熱効果を考慮して、後述するように、これに応じたゲート信号A1、B1、A2、B2に基づき制御される時間だけ多入力アンド回路5から「0」が出力されて前記ストローブ信号STROBE1による多入力アンド回路3の「1」の出力時間が前記T1 よりも短くなるように制御し、ストローブ信号STROBE1におけるサーマルヘッドのヒータのエネルギーが等しくなるように制御する。
【0019】
また図10(C)に示す該当印字q1を印字するとき、q2、q3に印字データがなければ、これらは「0」であり、ナンド回路19、20はいずれも「1」を出力するのでアンド回路6及び多入力アンド回路4はいずれも「1」を出力し、オア回路2はこれによりストローブ信号STROBE2により定められた時間T2 (T1 >T2 )だけFET1をオンにし、サーマルヘッドのヒータを加熱する。
【0020】
しかしq2、q3の少なくとも1つに印字データがあれば、その蓄熱効果を考慮して、後述するように、これに応じたゲート信号C1、C2に基づき制御される時間だけアンド回路6から「0」が出力されて前記ストローブ信号STROBE2による多入力アンド回路4の「1」の出力時間が前記T2 よりも短くなるように制御し、ストローブ信号STROBE2におけるサーマルヘッドのヒータのエネルギーが等しくなるように制御する。
【0021】
このようにして、一走査ラインにおいて長、短の複数の種類のストローブ信号により印字ヘッドを付勢することができるので、複数の熱エネルギーに対して異なる色を発色するような用紙に対しても、一回の印字走査により印字ヘッドを複数の熱エネルギーで制御することができ、一回の印字走査により複数の色の印字を行うことができる。
【0022】
従って、従来のように同一走査ラインを発色数に応じて複数回走査する必要がなく、高速に複数の色の印字を行うことができる。
【0023】
この図10に示す制御回路の動作を図11の制御信号を参照しながらさらに詳細に説明する。
【0024】
なお図11に示す各種の制御信号は、図示省略した制御信号出力回路より出力されるものであり、いずれも同じ周期Sで出力されるものである。
【0025】
図11(A)に示す制御信号は、サーマルヘッドを高エネルギー状態で制御する場合の各種制御信号であり、同(B)に示す制御信号はサーマルヘッドを低エネルギー状態で制御する場合の各種制御信号である。
【0026】
STROBE1信号は、図10(B)に示す印字制御範囲において、該当印字ドットQ1のみに印字ドットが存在する場合に、期間T1 だけFET1をオンにしてこれに接続されたサーマルヘッドを期間T1 だけ加熱制御するものであり、図11(A)に示す如く、期間T1 だけローレベルである。
【0027】
GATE A1信号は、STROBE1信号と同時に立下がり、期間t1 後に立上がるものである。
【0028】
GATE A2信号は、STROBE1信号と同時に立下がり、期間(t1 +t2 )後に立上がるものである。
【0029】
GATE B1信号は、STROBE1信号が立下がってから期間(t1 +t2 +t3 +t4 )後に立下がり、それから期間t5 後に、STROBE1信号と同時に立上がるものである。
【0030】
GATE B2信号は、STROBE1信号が立下がってから期間(t1 +t2 +t3 )後に立下がり、それから期間(t4 +t5 )後に、STROBE1信号と同時に立上がるものである。
【0031】
またSTROBE2信号は、図10(C)に示す印字制御範囲において、該当印字ドットq1のみに印字ドットが存在する場合に、期間T2 だけFET1をオンにしてこれに接続されたサーマルヘッドを期間T2 (T2 <T1 )だけ加熱制御するものであり、図11(B)に示す如く、STROBE1信号と同時に立下がり、期間T2 だけローレベルである。
【0032】
GATE C1信号は、STROBE2信号と同時に立下がり、期間t6 後に立上がるものである。
【0033】
GATE C2信号は、STROBE2信号と同時に立下がり、期間(t6 +t7 )後に立上がるものである。
【0034】
そしてこれらT1 、T2 、t1 〜t8 は、用紙の特性に応じて適宜設定できるものである。
【0035】
まず図10、図11に基づき、熱履歴制御を、図10(B)及び図10(C)に示す印字制御範囲、つまり高エネルギー部分については印字ドットQ1〜Q3、LQ2、RQ2について下記の如く、印字データが存在し、低エネルギー部分については印字ドットq1〜q3について、下記の如く、印字データが存在する場合について説明する。
【0036】
ここでQ1を該当印字ドットとするとき、Q2はその1ライン直前の印字ドットを示し、Q3はその2ライン直前の印字ドットを示す。またLQ2は1ライン前の左側の印字ドットを示し、RQ2は1ライン前の右側の印字ドットを示す。
【0037】
そしてq1を該当印字ドットとするとき、q2はその1ライン直前の印字ドットを示し、q3は2ライン直前の印字ドットを示す。
【0038】
(1)印字ドットQ1にのみ印字データが存在するとき、
図10(B)に示す印字制御範囲において、該当印字ドットQ1にのみ印字データがあり、Q2、Q3、LQ2、RQ2に印字データが存在しない場合、図10(A)ではQ1=「1」、Q2=「0」、Q3=「0」、LQ2=「0」、RQ2=「0」となる。
【0039】
これら各「0」によりナンド回路7〜ナンド回路10はそれぞれ「1」を出力するため、多入力アンド回路5は「1」を出力する。このときサーマルヘッドが正常であれば出力保護回路13から「1」が出力され、Q1=「1」であり、インバータ14に図11(A)に示す如きSTROBE1信号が伝達されるので、図11(A)に示す期間T1 だけ多入力アンド回路3から「1」が出力される。このときq1=「0」のため、多入力アンド回路4は「0」を出力する。
【0040】
このように、前記多入力アンド回路3から出力された「1」がオア回路2を経由してFET1に入力されるので、結局オア回路2は、Q1に印字データがあり、Q2、Q3、LQ2、RQ2に印字データがない場合、期間T1 だけ「1」をFET1に印加してこれをオンとし、FET1に接続されたサーマルヘッドのヒータを期間T1 だけ加熱制御する。
【0041】
(2)印字ドットQ1とQ2に印字データが存在するとき、
該当印字ドットQ1とその1ライン前の印字ドットQ2に印字データが存在するとき、図10(A)ではQ1とQ2にそれぞれ「1」が印加され、Q3=「0」、LQ2=「0」、RQ2=「0」が印加される。これによりナンド回路8〜10はそれぞれ「1」を出力する。
【0042】
このときナンド回路7には、インバータ15により、図11(A)に示すGATE A1信号の反転信号とQ2=「1」が印加されるので、図11における期間t1 の間だけナンド回路7は「0」を出力し、他は「1」を出力する。従って多入力アンド回路5は、図11に示す期間T1 から期間t1 を引いた残りの期間(t2 +t3 +t4 +t5 )は「1」を出力し、FET1もこの期間だけオンとなり、FET1に接続されたサーマルヘッドのヒータを(T1 −t1 )期間だけ加熱制御する。
【0043】
(3)印字ドットQ1とLQ2に印字データが存在するとき、
該当印字ドットQ1とその隣接左前の印字ドットLQ2に印字データが存在するとき、図10(A)のQ1とLQ2にそれぞれ「1」が印加され、Q2=「0」、Q3=「0」、RQ2=「0」が印加される。これによりナンド回路7及びナンド回路9、10はそれぞれ「1」を出力する。
【0044】
このとき、ナンド回路8にはLQ2=「1」と、EOR回路11の出力とが入力される。EOR回路11には、インバータ15による、図11(A)に示すGATE A1信号の反転信号と、インバータ16による、図11(A)に示すGATE A2信号の反転信号とが印加されるので、図11に示す期間t2 だけEOR回路11は「1」を出力し、他の期間は「0」を出力する。このためナンド回路8は期間t2 だけ「0」を出力し、他の期間は「1」を出力する。
【0045】
従って多入力アンド回路3は、図11に示す期間T1 から期間t2 を引いた残りの期間(t1 +t3 +t4 +t5 )は「1」を出力し、FET1もこの期間だけオンとなり、FET1に接続されたサーマルヘッドのヒータを(T1 −t2 )期間だけ加熱制御する。
【0046】
(4)印字ドットQ1とRQ2に印字データが存在するとき、
該当印字ドットQ1とその隣接右前の印字ドットRQ2に印字データが存在するとき、図10(A)のQ1とRQ2にそれぞれ「1」が印加され、Q2=「0」、Q3=「0」、LQ2=「0」が印加される。これにより、ナンド回路7〜9はそれぞれ「1」を出力する。
【0047】
このとき、ナンド回路10にはRQ2=「1」と、EOR回路12の出力とが入力される。EOR回路12には、インバータ17による、図11(A)に示すGATE B1信号の反転信号と、インバータ18による、図11(A)に示すGATE B2の反転信号とが印加されるので、図11に示す期間t4 だけEOR回路12は「1」を出力し、他の期間は「0」を出力する。このためナンド回路10は期間t4 だけ「0」を出力し、他の期間は「1」を出力する。
【0048】
従って多入力アンド回路3は、図11に示す期間T1 から期間t4 を引いた残りの期間(t1 +t2 +t3 +t5 )は「1」を出力し、FET1もこの期間だけオンとなり、FET1に接続されたサーマルヘッドのヒータを(T1 −t4 )期間だけ加熱制御する。
【0049】
(5)印字ドットQ1とQ3に印字データが存在するとき、
該当印字ドットQ1とその2ドット前の印字ドットQ3に印字データが存在するとき、図10(A)のQ1とQ3にそれぞれ「1」が印加され、Q2=「0」、LQ2=「0」、RQ2=「0」が印加される。これによりナンド回路7、8及び10はそれぞれ「1」を出力する。
【0050】
このときナンド回路9にはQ3=「1」と、インバータ17による、図11(A)に示すGATE B1信号の反転信号とが印加されるので、図11に示す期間t5 だけナンド回路9は「0」を出力し、他の期間は「1」を出力する。
【0051】
従って多入力アンド回路3は、図11に示す期間T1 から期間t5 を引いた残りの期間(t1 +t2 +t3 +t4 )は「1」を出力し、FET1もこの期間だけオンとなり、FET1に接続されたサーマルヘッドのヒータを(T1 −t5 )期間だけ加熱制御する。
【0052】
(6)印字ドットQ1とQ2とQ3に印字データが存在するとき、
該当印字ドットQ1とその1ドット前の印字ドットQ2及びその2ドット前の印字ドットQ3に印字データが存在するとき、図10(A)のQ1、Q2、Q3にそれぞれ「1」が印加され、LQ2=「0」、RQ2=「0」が印加される。これによりナンド回路8及びナンド回路10はそれぞれ「1」を出力する。
【0053】
このとき、ナンド回路7にはQ2=「1」と、インバータ15による、図11(A)に示すGATE A1信号の反転信号とが印加されるので、図11における期間t1 の間だけナンド回路7は「0」を出力し、他の期間は「1」を出力する。またナンド回路9にはQ3=「1」と、インバータ17による、図11(A)に示すGATE B1信号の反転信号とが印加されるので、図11に示す期間t5 だけナンド回路9は「0」を出力し、他の期間は「1」を出力する。
【0054】
従って、多入力アンド回路3は、図11に示す期間T1 から期間t1 とt5 を引いた残りの期間(t2 +t3 +t4 )は「1」を出力し、FET1もこの期間だけオンとなり、FET1に接続されたサーマルヘッドのヒータを(T1 −t1 −t5 )期間だけ加熱制御する。
【0055】
(7)印字ドットQ1と、Q2、Q3、LQ2、RQ3のうちの複数の印字ドットに印字データが存在するとき、
該当印字ドットQ1と、印字ドットQ2、Q3、LQ2、RQ2のうちの複数の印字ドット、例えばQ2とLQ2とに印字データが存在するとき、Q3=「0」、RQ2=「0」のためナンド回路9、10はそれぞれ「1」を出力する。
【0056】
このときナンド回路7には、前記(2)に示す如く、インバータ15により、図11(A)に示すGATE A1信号とQ2=「1」が印加されるので、図11における期間t1 の間だけナンド回路7は「0」を出力する。
【0057】
またナンド回路8には、前記(3)に示す如く、LQ2=「1」とEOR回路11の出力が入力される。EOR回路11には、インバータ15による、図11(A)に示すGATE A1信号の反転信号と、インバータ16による、図11(A)に示すGATE A2信号の反転信号が印加されるので、図11に示す期間t2 だけEOR回路11は「1」を出力し、他の期間は「0」を出力する。このため、ナンド回路8は期間t2 だけ「0」を出力する。
【0058】
従ってQ2とLQ2に印字データが存在するとき、該当印字ドットQ1と印字ドットQ2にデータが存在するとき多入力アンド回路5が「0」を出力する期間t1 と、該当印字ドットQ1と印字ドットLQ2にデータが存在するとき多入力アンド回路5が「0」を出力する期間t2 との和の(t1 +t2 )だけ多入力アンド回路5が「0」を出力し、FET1に接続されたサーマルヘッドのヒータを(T1 −t1 −t2 )だけ加熱制御する。
【0059】
すなわち該当印字ドットQ1と、印字ドットQ2、Q3、LQ2、RQ2のうちの複数の印字ドットに印字データが存在するとき、該当印字ドットQ1と他の印字ドットQ2、Q3、LQ2、RQ2の印字ドットとにデータが存在するときに多入力アンド回路5から他の印字ドットに応じて、前記(2)〜(5)に説明した「0」の期間の和だけ多入力アンド回路5が「0」を出力し、これらの和の期間だけT1 より差引いた期間FET1に接続されたサーマルヘッドのヒータを加熱する。
【0060】
例えば、Q1とQ2、Q3、LQ2、RQ2のすべてに印字データが存在するとき、T1 −(t1 +t2 +t4 +t5 )=t3 の期間だけ多入力アンド回路5は「1」を出力し、この期間t3 だけFET1に接続されたサーマルヘッドのヒータを加熱する。
【0061】
(8)印字ドットq1にのみ印字データが存在するとき、
図10(C)に示す印字制御範囲において、該当印字ドットq1にのみ印字データがあり、q2、q3に印字データが存在しない場合、図10(A)ではq1=「1」、q2=「0」、q3=「0」となる。
【0062】
従ってq2=「0」、q3=「0」によりナンド回路19、20にそれぞれ「1」を出力するため、多入力カンド回路6は「1」を出力する。このときサーマルヘッドが正常であれば出力保護回路13から「1」が出力される。このときq1=「1」であり、インバータ22に図11(B)に示す如きSTROBE2信号が伝達されるので、図11(B)に示す期間T2 だけ多入力アンド回路4から「1」が出力される。このときQ1=「0」のため、多入力アンド回路3は「0」を出力する。
【0063】
このように、前記多入力アンド回路4から出力された「1」がオア回路2を経由してFET1に入力されるので、結局オア回路2は、q1に印字データがあり、q2、q3に印字データがない場合、期間T2 (T2 <T1 )だけ「1」をFET1に印加してこれをオンとし、FET1に接続されたサーマルヘッドのヒータを期間T2 だけ加熱制御する。
【0064】
(9)印字ドットq1とq2に印字データが存在するとき、
該当印字ドットq1とその1ライン前の印字ドットq2に印字データが存在するとき、図10(A)ではq1とq2にそれぞれ「1」が印加され、q3=「0」が印加される。これによりナンド回路20は「1」を出力する。
【0065】
このときナンド回路19には、インバータ23により、図11(B)に示すGATE C1信号の反転信号とq2=「1」が印加されるので、図11における期間t6 の間だけナンド回路19は「0」を出力し、他は「1」を出力する。従ってアンド回路6は、図11に示す期間T2 から期間t6 を引いた残りの期間(t7 +t8 )は「1」を出力し、多入力アンド回路4及びオア回路2もこの期間(t7 +t8 )だけ「1」を出力するので、FET1もこの期間だけオンとなり、FET1に接続されたサーマルヘッドのヒータを(T2 −t6 )期間だけ加熱制御する。
【0066】
(10)印字ドットq1とq3に印字データが存在するとき、
該当印字ドットq1とその2ドット前の印字ドットq3に印字データが存在するとき、図10(A)ではq1とq3にそれぞれ「1」が印加されq2=「0」が印加される。これによりナンド回路19は「1」を出力する。
【0067】
このとき、ナンド回路20には、q3=「1」と、EOR回路21の出力とが入力される。EOR回路21には、インバータ23による、図11(B)に示すGATE C1信号の反転信号と、インバータ24による、図11(B)に示すGATE C2信号の反転信号とが印加されるので、両信号の「1」、「0」の一致しない図11に示す期間t7 だけEOR回路21は「1」を出力し、他の期間は「0」を出力する。このためナンド回路20は期間t7 だけ「0」を出力し、他の期間は「1」を出力する。
【0068】
従ってアンド回路6は、図11に示す期間T2 から期間t7 を引いた残りの期間(t6 +t8 )は「1」を出力し、多入力アンド回路4及びオア回路2もこの期間(t6 +t8 )だけ「1」を出力するので、FET1もこの期間だけオンとなり、FET1に接続されたサーマルヘッドのヒータを(T2 −t7 )期間だけ加熱制御する。
【0069】
(11)印字ドットq1、q2、q3に印字データが存在するとき、
該当印字ドットq1と、その1ドット前の印字ドットq2及びその2ドット前の印字ドットq3にいずれも印字データが存在するとき、図10(A)のq1、q2、q3にそれぞれ「1」が印加される。
【0070】
このとき、前記(9)に示す如く、アンド回路19には、インバータ23により、図11(B)に示すGATE C1信号の反転信号とq2=「1」が印加されるので、図11における期間t6 の間だけナンド回路19は「0」を出力する。
【0071】
また、前記(10)に示す如く、ナンド回路20には、q3=「1」と、EOR回路21の出力とが入力される。このときEOR回路21には、インバータ23による、図11(B)に示すGATE C1信号の反転信号と、インバータ24による、図11(B)に示すGATE C2信号の反転信号とが印加されるので、両信号の「1」、「0」の一致しない図11に示す期間t7 だけEOR回路21は「1」を出力し、他の期間は「0」を出力する。このためナンド回路20は期間t7 だけ「0」を出力し、他の期間は「1」を出力する。
【0072】
従ってアンド回路6は、図11に示す期間T2 から期間t6 とt7 を引いた残りの期間t8 は「1」を出力し、多入力アンド回路4及びオア回路2もこの期間t8 だけ「1」を出力するので、FET1もこの期間t8 =T2 −(t6 +t7 )だけオンとなり、FET1に接続されたサーマルヘッドのヒータをこの期間T2 −(t6 +t7 )だけ加熱制御する。
【0073】
このように、サーマルヘッドのヒータにより高エネルギー部のデータでも低エネルギー部のデータでも任意に出力することが可能になる。例えば高エネルギー部のデータにより複数色感熱用紙を黒色印字制御したり、低エネルギー部のデータにより赤色印字制御すことができる。
【0074】
ところで、このような制御回路では、高エネルギー部のデータと、低エネルギー部のデータに対する制御が独立して行われていた。そのため、このような2種類の入力エネルギーデータが混存した場合には、例えば図10(C)に示す印字ドットq2、q3の位置に高エネルギーのデータすなわち印字ドットQ2、Q3が存在するような場合、この影響を受けて印字ドットq1が低エネルギーデータによる印字ができず、高エネルギー側のデータに近い印字結果となる。例えば赤で印字すべきものが黒で印字されることになる。
【0075】
従って、このような印字点近傍の高エネルギーの印字データの有無に応じて低エネルギーデータの印字出力に影響を与えないようにしたサーマルヘッドを提供することが必要である。このためダイオード30、31が図10に示す如く接続される。
【0076】
これにより高エネルギー部における印字ドットQ2、Q3に印字データが存在する場合、後述するようにこれに応じて低エネルギー部によるサーマルヘッドの加熱時間が制御される。
【0077】
ダイオード30は高エネルギー部の印字ドットQ2の信号入力回路と低エネルギー部の印字ドットq2の信号入力回路とを接続するものである。これにより高エネルギー部の印字ドットQ2に印字データが存在したとき低エネルギー部の印字ドットq2に印字データが存在する場合と同様の制御が行われる。
【0078】
ダイオード31は高エネルギー部の印字ドットQ3の信号入力回路と低エネルギー部の印字ドットq3の信号入力回路とを接続するものである。これにより高エネルギー部の印字ドットQ3に印字データが存在したとき低エネルギー部の印字ドットq3に印字データが存在する場合と同様の制御が行われる。
【0079】
以下低エネルギー部のq1に印字データがあり、低エネルギー部のq2またはq3に印字データがなく、高エネルギー部のQ2又はQ3に印字データがある場合等についてその制御動作を説明する。なお印字データの性質上、同一ドットに高エネルギー部の印字データと低エネルギー部の印字データとが共に存在することがないように、印字データが作成されている。
【0080】
(12)印字ドットq1とQ2に印字データが存在するとき、
図10(C)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがありq2、q3に印字データがなく、図10(B)に示す高エネルギー部の印字ドットQ2に印字データがありQ3に印字データがない場合、図10(A)においてq1=「1」、q2=「0」、q3=「0」、Q2=「1」、Q3=「0」となる。
【0081】
このときq3=「0」のためナンド回路20は「1」を出力する。しかしナンド回路19においてはq2=「0」ではあるが、このq2の信号入力回路にダイオード30を介してQ2=「1」が入力される。さらにナンド回路19には、インバータ23により、図11(B)に示すGATE C1信号の反転信号が印加されるので、図11における期間t6 の間だけナンド回路19は「0」を出力し、他は「1」を出力する。
【0082】
従ってアンド回路6は図11に示す、STROBE2信号による期間T2 からt6 を引いた残りの期間(t7 +t8 )は「1」を出力し、多入力アンド回路4及びオア回路もこの期間(t7 +t8 )だけ「1」を出力するので、FET1もこの期間だけオンとなり、FET1に接続されたサーマルヘッドのヒータを(T2 −t6 )期間だけ加熱制御する。
【0083】
このようにして期間t6 だけ加熱時間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットQ2における蓄熱影響を防止することができる。
【0084】
(13)印字ドットq1とQ3に印字データが存在するとき、
図10(C)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがあり、q2、q3に印字データがなく、図10(B)に示す高エネルギー部の印字ドットQ3に印字データがありQ2に印字データがない場合、図10(A)においてq1=「1」、q2=「0」、q3=「0」、Q2=「0」、Q3=「1」となる。
【0085】
このとき、q2=「0」のためナンド回路19は「1」を出力する。しかしナンド回路20においてはq3=「0」ではあるが、このq3の信号入力回路にダイオード31を介してQ3=「1」が入力される。さらにナンド回路20には、EOR回路21の出力が入力される。このときEOR回路21には、インバータ23による、図11(B)に示すGATE C1信号の反転信号と、インバータ24による、図11(B)に示すGATE C2信号の反転信号とが印加されるので、両信号の「1」、「0」の一致しない、図11に示す期間t7 だけEOR回路21は「1」を出力し、他の期間は「0」を出力する。このためナンド回路20は期間t7 だけ「0」を出力し、他の期間は「1」を出力する。
【0086】
従ってアンド回路6は、図11に示す、STROBE2信号による期間T2 から期間t7 を引いた残りの期間(t6 +t8 )は「1」を出力し、多入力アンド回路4及びオア回路2もこの期間(t6 +t8 )だけ「1」を出力するので、FET1もこの期間だけオンとなり、FET1に接続されたサーマルヘッドのヒータを(T2 −t7 )期間だけ加熱制御する。
【0087】
このようにして期間t7 だけ加熱期間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットQ3における蓄熱影響を防止することができる。
【0088】
(14)印字ドットq1とQ2、Q3に印字データが存在するとき、
図10(C)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがあり、q2、q3に印字データがなく、図10(B)に示す高エネルギー部の印字ドットQ2、Q3に印字データが存在する場合、図10(A)においてq1=「1」、q2=「0」、q3=「0」、Q2=「0」、Q3=「0」となる。
【0089】
このときナンド回路19ではq2=「0」ではあるが、このq2の信号入力回路にダイオード30を介してQ2=「1」が入力される。さらにナンド回路19には、インバータ23により、図11(B)に示すGATE C1信号の反転信号が印加されるので、図11における期間t6 の間だけナンド回路19は「0」を出力し、他は「1」を出力する。
【0090】
またナンド回路20ではq3=「0」ではあるが、このq3の信号入力回路にダイオード31を介してQ3=「1」が入力される。ナンド回路20には、EOR回路21の出力が入力されるが、前記の如く、EOR回路21はGATE C1信号の反転信号とGATE C2信号の反転信号との「1」、「0」の一致しない、図11に示す期間t7 だけEOR回路21は「1」を出力し、他の期間は「0」を出力する。このため、図11における期間t7 の間ナンド回路20は「0」を出力し、他は「1」を出力する。
【0091】
従ってアンド回路6は、図11に示す、STROBE2信号による期間T2 から期間(t6 +t7 )を引いた残りの期間t8 だけ「1」を出力するので、FET1も期間t8 =T2 −(t6 +t7 )だけオンとなり、FET1に接続されたサーマルヘッドのヒータをこの期間t8 だけ加熱制御する。
【0092】
このようにして期間(t6 +t7 )だけ加熱期間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットQ2、Q3における蓄熱影響を防止することができる。
【0093】
(15)印字ドットq1、q2とQ3に印字データが存在するとき、
図10(C)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1と、印字ドットq2に印字データが存在してq3に印字データがなく、図10(B)に示す高エネルギー部の印字ドットQ3に印字データが存在するがQ2に印字データが存在しない場合、図10(A)において、q1=「1」、q2=「1」、q3=「0」、Q2=「0」、Q3=「1」となる。
【0094】
この場合は前記(14)と同様の制御が行われ、FET1は期間t8 =T2 −(t6 +t7 )だけオンとなる。
【0095】
このようにして期間(t6 +t7 )だけ加熱時間を短くすることにより、該当印字ドットq1に対する低エネルギー部の印字ドットq2のみでなく高エネルギー部の印字ドットQ3の蓄熱影響を防止することができる。
【0096】
(16)印字ドットq1、q3とQ2に印字データが存在するとき、
図10(C)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1と、印字ドットq3に印字データが存在してq2に印字データがなく、図10(B)に示す高エネルギー部の印字ドットQ2に印字データが存在するがQ3に印字データが存在しない場合、図10(A)において、q1=「1」、q2=「0」、q3=「1」、Q2=「1」、Q3=「0」となる。
【0097】
この場合も前記(14)と同様の制御が行われ、FET1は期間t8 =T2 −(t6 +t7 )だけオンとなる。
【0098】
このようにして期間(t6 +t7 )だけ加熱時間を短くすることにより、該当印字ドットq1に対する低エネルギー部の印字ドットq3のみでなく高エネルギー部の印字ドットQ2の蓄熱影響を防止することができる。
【0099】
次に前記特願平10−12320号におけるサーマルヘッドの1ドット当たりの第2の制御回路を図12及び図13に基づき説明する。図12は高エネルギー部の前方向印字データと隣接データを制御範囲に加えた例を示し、図13はこの制御回路に印加される制御信号説明図である。
【0100】
図12(A)に示す制御回路は、高エネルギー部における独自制御においては、同(B)に示す如く、該当印字ドットQ1のラインを該当印字ラインとするとき、その前1印字ラインにおける前の印字ドットQ2及びその左右の印字ドットLQ2、RQ2及び、さらに前2印字ラインにおける前の印字ドットQ3の印刷制御範囲を有する。
【0101】
また低エネルギー部における独自制御においては、図12(D)に示す如く、該当印字ドットq1のラインを該当印字ラインとするとき、その前1印字ラインにおける前の印字ドットq2と、更に前2印字ラインにおける前の印字ドットq3の印刷制御範囲を有する。
【0102】
この例では低エネルギー部における該当印字ドットq1に対する高エネルギー部の影響範囲を、図12(C)に示す如く、前記印字ドットQ2、Q3及び前1印字ラインの隣接印字ドットのLQ2及びRQL2と定めるものである。
【0103】
このため、図12(A)に示す如く、ダイオード30、31、32、33、インバータ25、ナンド回路26、EOR回路27等を設ける。
【0104】
GATE C3信号は、図13(B)に示す如く、STROBE2信号と同時に立下がり、期間(t6 +t7 +t8 )後に立上がるものである。勿論これら(t6 +t7 +t8 )は用紙の特性に応じて適宜設定できるものである。
【0105】
ダイオード30、31は前記図10(A)に示す制御回路と同様のものである。
【0106】
ダイオード32は高エネルギー部の印字ドットLQ2に印字データが存在するときその影響を制御するためのものであって、高エネルギー部の印字ドットLQ2の信号入力回路と、ナンド回路26の入力回路とを接続するものである。
【0107】
ダイオード33は高エネルギー部の印字ドットRQ2に印字データが存在するときその影響を制御するためのものであって、高エネルギー部の印字ドットRQ2の信号入力回路と、ナンド回路26の入力回路とを接続するものである。
【0108】
ナンド回路26の他の入力回路にはEOR回路27の出力が入力される。
【0109】
EOR回路27にはGATE C2信号の反転信号と、GATE C3信号の反転信号とが入力される。
【0110】
図12(A)は、高エネルギー部単独の制御については図10(A)に示す制御回路と同じ動作を行う。また低エネルギー部単独の制御については、LQ2、RQ2がいずれも「0」のためナンド回路26は多入力アンド回路6−0に「1」を出力する。それ以外は図10(A)に示す制御回路と同じ動作を行う。従ってこれらの単独の動作については説明簡略化のため省略する。
【0111】
以下図12(C)のLQ2、RQ2に印字データが存在する場合における低エネルギー部の該当印字ドットq1に対する代表的な制御について説明する。
【0112】
(1)印字ドットq1とLQ2に印字データが存在するとき、
図12(D)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがありq2、q3に印字データがなく、図12(C)に示す高エネルギー部の印字ドットLQ2に印字データがありQ2、Q3、RQ2に印字データがない場合、図12(A)においてq1=「1」、q2=「0」、q3=「0」、Q2=「0」、Q3=「0」、LQ2=「1」、RQ2=「0」となる。
【0113】
このときq2=「0」、Q2=「0」のためナンド回路19は「1」を出力し、q3=「0」、Q3=「0」のためナンド回路20は「1」を出力する。
【0114】
またLQ2=「1」のためナンド回路26の一方の入力回路には「1」が印加され、他方の入力回路にはEOR回路27の出力が入力される。このときEOR回路27にはインバータ24による、図13(B)に示すGATE C2信号の反転信号と、インバータ25による、図13(B)に示すGATE C3信号の反転信号とが印加されるので、両信号の「1」、「0」の一致しない、図13(B)に示す期間t8 だけEOR回路27は「1」を出力し、他の期間は「0」を出力する。このためナンド回路26は期間t8 だけ「0」を出力し、他の期間は「1」を出力する。
【0115】
従って多入力アンド回路6−0は、図13に示すSTROBE2信号による期間T2 から期間t8 を引いた残りの期間(t6 +t7 +t9 )は「1」を出力し、多入力アンド回路4及びオア回路2もこの期間(t6 +t7 +t9 )=T2 −t8 だけ「1」を出力するので、FET1もこの期間だけオンとなり、FET1に接続されたサーマルヘッドのヒータをこの(T2 −t8 )期間だけ加熱制御する。
【0116】
このようにして期間t8 だけ加熱時間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットLQ2における蓄熱影響を防止することができる。
【0117】
(2)印字ドットq1とRQ2に印字データが存在するとき、
図12(D)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがあり、q2、q3に印字データがなく、図12(C)に示す高エネルギー部の印字ドットRQ2に印字データがありQ2、Q3、LQ2に印字データがない場合、図12(A)において、q1=「1」、q2=「0」、q3=「0」、Q2=「0」、Q3=「0」、LQ2=「0」、RQ2=「1」となる。
【0118】
このときq2=「0」、Q2=「0」のためナンド回路19は「1」を出力し、q3=「0」、Q3=「0」のためナンド回路20は「1」を出力する。
【0119】
またRQ2=「1」のためナンド回路26の一方の入力回路には「1」が印加され、他方の入力回路にはEOR回路27の出力が入力される。したがって前記(1)の印字ドットq1とLQ2に印字データが存在するときと同様に、図13(B)に示す期間t8 だけEOR回路27は「1」を出力し、他の期間は「0」を出力し、FET1に接続されたサーマルヘッドのヒータを(T1 −t8 )期間だけ加熱制御する。
【0120】
このように期間t8 だけ加熱時間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットRQ2における蓄熱影響を防止することができる。
【0121】
(3)印字ドットq1と、LQ2、RQ2に印字データが存在するとき、
図12(D)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがあり、q2、q3に印字データがなく、図12(C)に示す高エネルギー部の印字ドットLQ2とRQ2に印字データがありQ2、Q3に印字データがない場合、図12(A)において、q1=「1」、q2=「0」、q3=「0」、Q2=「0」、Q3=「0」、LQ2=「1」、LQ2=「1」となる。
【0122】
このとき、前記(1)の印字ドットq1とLQ2に印字データが存在するときと同様に、図13(B)に示す期間t8 だけEOR回路27は「1」を出力し、他の期間は「0」を出力し、FET1に接続されたサーマルヘッドのヒータを(T2 −t8 )期間だけ加熱制御する。
【0123】
このように期間t8 だけ加熱時間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットLQ2、RQ2における蓄熱影響を防止することができる。
【0124】
ところで、このようにLQ2とRQ2に印字ドットが存在する場合は、LQ2またはRQ2のいずれか一方に印字ドットがある場合と同様の制御が行われるがこれは下記の理由による。
【0125】
即ちこのような多色印刷においては、各色の境界が明確に出力されることが必要であり、しかもこのようなビットがとびとびに存在する場合が少なく、このようなケースに正確に対処するために必要な複雑な制御回路に対する要求が少ないことによる。
【0126】
(4)印字ドットq1と、Q2、LQ2に印字データが存在するとき、
図12(D)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがあり、q2、q3に印字データがなく、図12(C)に示す高エネルギー部の印字ドットQ2、LQ2に印字データがありQ3、RQ2に印字データがない場合、図12(A)においてq1=「1」、q2=「0」、q3=「0」、Q2=「1」、LQ2=「1」、Q3=「0」、RQ2=「0」となる。
【0127】
このときq3=「0」、Q3=「0」のためナンド回路20は「1」を出力する。しかしナンド回路19においてはq2=「0」ではあるがこのq2の信号入力回路にダイオード30を介してQ2=「1」が入力される。さらにナンド回路19にはインバータ23により、図13(B)に示すGATE C1信号の反転信号が印加されているので、図13(B)における期間t6 の間だけナンド回路19は「0」を出力し、他は「1」を出力する。
【0128】
またLQ2=「1」のため、ダイオード32を介してナンド回路26の一方の入力回路には「1」が印加され、他方の入力回路にはEOR回路27の出力が入力される。このときEOR回路27にはインバータ24による、図13(B)に示すGATE C2の反転信号と、インバータ25による、図13(B)に示すGATE C3信号の反転信号とが印加されるので、両信号の「1」、「0」の一致しない、図13(B)に示す期間t8 だけEOR回路27は「1」を出力し、他の期間は「0」を出力する。このためナンド回路26は期間t8 だけ「0」を出力し、他の期間は「1」を出力する。
【0129】
従って多入力アンド回路6−0は、図13(B)に示すSTROBE2信号による期間T2 から前記期間t6 とt8 を引いた残りの期間(t7 +t9 )は「1」を出力し、多入力アンド回路4及びオア回路2もこの期間(t7 +t9 )=T2 −(t6 +t8 )だけ「1」を出力するので、FET1もこの期間だけオンとなり、FET1に接続されたサーマルヘッドのヒータをこの〔T2 −(t6 +t8 )〕期間だけ加熱制御する。
【0130】
このようにして(t6 +t8 )期間だけ加熱時間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットQ2、LQ2における蓄熱影響を防止することができる。
【0131】
(5)印字ドットq1と、Q3、LQ2に印字データが存在するとき、
図12(D)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがあり、q2、q3に印字データがなく、図12(C)に示す高エネルギー部の印字ドットQ3、LQ2に印字データがありQ2、RQ2に印字データがない場合、図12(A)においてq1=「1」、q2=「0」、q3=「0」、Q2=「0」、Q3=「1」、LQ2=「1」、RQ2=「0」となる。
【0132】
このときq2=「0」、Q2=「0」のためナンド回路19は「1」を出力する。しかしナンド回路20においては、q3=「0」ではあるがこのq3の信号入力回路にダイオード31を介してQ3=「1」が入力される。さらにナンド回路20の他方の入力回路にはEOR回路21の出力が入力される。このときEOR回路21にはインバータ23による、図13(B)に示すGATE C1信号の反転信号と、インバータ24による図13(B)に示すGATE C2信号の反転信号とが印加されているので、両信号の一致しない、図13(B)に示す期間t7 だけEOR回路21は「1」を出力し、他の期間は「0」を出力する。このためナンド回路20は期間t7 だけ「0」を出力し、他の期間は「1」を出力する。
【0133】
またLQ2=「1」のため前記(1)の印字ドットq1とLQ2に印字データが存在するときに示したようにナンド回路26は期間t8 だけ「0」を出力し、他の期間は「1」を出力する。
【0134】
従って多入力アンド回路6−0は、図13(B)に示すSTROBE2信号による期間T2 から前記期間t7 とt8 を引いた残りの期間(t6 +t9 )は「1」を出力し、多入力アンド回路4及びオア回路2もこの期間(t6 +t9 )=T2 −(t7 +t8 )だけ「1」を出力するので、FET1もこの期間だけオンとなり、FET1に接続されたサーマルヘッドのヒータをこの〔T2 −(t7 +t8 )〕期間だけ加熱制御する。
【0135】
このようにして(t7 +t8 )期間だけ加熱時間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットQ3、LQ2における蓄熱影響を防止することができる。
【0136】
前記以外の場合についても図12(A)の制御回路により高エネルギー部の印字ドットの悪影響を防止することができる。
【0137】
このように非常に正確に高エネルギー印字制御、低エネルギー印字制御ができるので、2色のデータが混在した場合でも正確に印字することができる。
【0138】
例えば図9(A)に示す如く、用紙に黒文字領域B、赤文字領域Rがブロック化しているような場合は、図10、図12に示す制御回路によっても黒領域、赤領域を明確に印字することができる。しかし赤地に黒文字を印刷するような場合、つまり赤領域Rと黒領域Bとか混在した場合には、高エネルギー部の印字に隣接した部分、前後した部分の低エネルギー部の印字が存在する場合低エネルギー部の印字が高エネルギー部の印字により高エネルギー部の印字に近い色で発色するため文字や模様が不正確なものとなる欠点が改善され、複数種類の入力エネルギーデータが混在する場合でも高エネルギーデータが低エネルギーデータに与える悪影響を効果的に制御することができるので、きれいな、正確な印字を行うことができる。
【0139】
印刷媒体によっては、例えば東京磁気印刷株式会社製のアラジンカード(登録商標)の如く、サーマルヘッドにより高エネルギーを与えるとき印刷可能であるが、低エネルギーを与えるときは別の色に変化して高エネルギーにより印刷した文字等を消し、再び高エネルギー印刷により文字図形等を書くことが可能な、リライタブルの媒体がある。
【0140】
このような媒体に対しても、図10、図12に示した制御回路を使用することができる。この場合、STROBE1信号は印刷用の高エネルギーを付加するように設定し、STROBE2信号は印刷文字等を消去するための低エネルギーを与えるように設定する。この場合は、q1、q2、q3が印字消去制御を行う印字消去データとなる。この媒体は、消去用の低エネルギーの範囲設定が非常に厳しいため、STROBE2信号の大きさのみでなく、前記q2、q3の有無に基づく熱履歴制御、つまり印字消去データq2、q3による加熱制御を加えてエネルギー調整を行うことが好ましい。
【0141】
このようにして、リライタブルな媒体に対するサーマルヘッドにも使用することができる。
【0142】
図14、図15に、図12の制御回路の論理表を説明する。図12において、ナンド回路19に対するダイオード20とq2入力はオア関係にあるので、図14(A)ではこれらをオア回路115で等価的に示す。また図12における出力保護回路13は図14(A)では省略する。このようにして図12を図14(A)により等価表示することができる。
【0143】
なお、図14(A)において、100はFET、101はオア回路、102、103は多入力アンド回路、104はアンド回路、105は多入力アンド回路、106、107はアンド回路、108、109、110、111、112、113、114はナンド回路、115、116、117はオア回路、118、119、120、121はEOR回路、122、123、124、125、126、127、128、129、130はインバータである。
【0144】
また図14(B)▲1▼、▲2▼、▲3▼は、前記図12(B)に示す印字制御範囲(高エネルギー部)の独自制御部分、図12(C)に示す印字制御範囲(低エネルギー部)の高エネルギーの影響部分、図12(D)に示す印字制御範囲(低エネルギー部)の独自制御部分をまとめたものである。そして図14(A)におけるQ1、Q2、Q3、LQ2、RQ2はラッチデータであり、またq1、q2、q3もこれまたラッチデータである。
【0145】
図14(A)の回路は、サーマルヘッドが例えば64ドット構成の場合、このようなものが64個用意されるものであり端子DOn、アンド回路104のGQn、GAn、GBn、多入力アンド回路105のGqnのnは、このような回路が複数存在することを示すものである。
【0146】
図15(A)に示す如く、端子DOnの出力は、入力としてSTROBE qが「0」、ラッチデータQ1が「0」、q1が「1」、回路内出力として多入力アンド回路105(Gqn)の出力が「1」であれば、STROBE Qが「1」または「0」のいずれであり、アンド回路104(GQn)の出力が「1」または「0」のいずれであってもオンであることを示す。なお、*は「0」又は「1」のいずれかである。そして端子DOnの出力は、STROBE Qが「0」、STROBE qが「1」、ラッチデータQ1が「0」、q1が「0」であればアンド回路104(GQn)及び多入力アンド回路105(Gqn)の出力が「1」または「0」のいずれであっもOFFであることを示す。その他端子DOnの出力は、図15(A)に示すSTROBE Q、STROBE q、Q1、q1、GQn、Gqnの「1」、「0」の状態にしたがってON又はOFFとなる。
【0147】
また前記アンド回路104(GQn)は、図15(B)に示す如く、回路内出力であるアンド回路106(GAn)とアンド回路107(GBn)の「1」、「0」の状態に従って「1」または「0」を出力する。そして前記アンド回路106(GAn)は、図15(C)に示す如く、入力GATE A1、GATE A2、ラッチデータQ2、LQ2の「1」、「0」の状態にしたがって「1」または「0」を出力する。
【0148】
前記アンド回路107(GBn)は、図15(D)に示す如く、入力GATEB1、GATE B2、ラッチデータQ3、RQ2の「1」、「0」の状態にしたがって「1」または「0」を出力する。
【0149】
そして前記多入力アンド回路105(Gqn)は、図15(E)に示す如く、入力GATE C1、GATE C2、GATE C3、ラッチデータQ2又はq2、Q3又はq3、LQ2又はRQ2の「1」、「0」の状態にしたがって「1」又は「0」を出力する。
【0150】
【発明が解決しようとする課題】
ところで、図10や図12等に示す従来のサーマルヘッドでは、印字エネルギーの大小の設定は、加熱端子に流れる電流の印加時間の大小により設定される。つまり図10、図12におけるSTROBE1、STROBE2の大小により決まり、電流の値つまり単位電力は同一であった。
【0151】
したがって印字エネルギーを小さくするため、単位電力を印字エネルギーの大きい場合と一定にして印加時間を小さくしても、用紙の性質によっては発色が不充分であるものが存在する。またサーマルヘッドより印加時間を小さくして低エネルギーの熱量を与えることにより高エネルギーにより印刷した文字等を消去するリライタブルの用紙に使用するとき、十分に消去できない場合もあった。
【0152】
したがって本発明の目的は、印加時間を従来より長くしても印字エネルギーを小さくできるサーマルヘッドを提供することである。
【0153】
【課題を解決するための手段】
本発明の原理を図1(A)により説明する。図1(A)において、r0 は発熱抵抗、r1 は発熱抵抗体r0 の発熱量を調整するために直列に接続された付加抵抗であり、FET1、FET2をオン・オフ制御することにより発熱抵抗r0 に流れる電流を制御するものである。
【0154】
図1(A)において、3〜5は多入力アンド回路、6はアンド回路、7〜10はナンド回路、11、12はEOR(エクスクルシーブオア)回路、13は出力保護回路、14〜18はインバータ、19、20はナンド回路、21はEOR回路、22〜24はインバータである。そして30、31はダイオードであって、図1(B)に示す信号Q2とq2、Q3とq3を接続する接続回路を構成する。
【0155】
本発明における前記目的は下記の構成により達成することができる。
【0156】
(1)加熱温度にもとづき異なる色を発色する複数色感熱用紙に対して複数の異なるエネルギーを加熱する用紙加熱手段を設けるとともに、この用紙加熱手段に用紙加熱手段の発熱量を制御する付加抵抗を接続し、これら用紙加熱手段と付加抵抗にそれぞれ第1スイッチング手段と第2スイッチング手段を接続して、これら第1、第2スイッチング手段を、前記用紙加熱手段を第1のエネルギーで発熱するのか第2のエネルギーで発熱するのかに応じて制御する第1のストローブ信号入力手段と、第2のストローブ信号入力手段を設け、前記第1のストローブ信号入力手段は前記用紙加熱手段に対して第1のエネルギーに対応する時間の加熱制御を行い、前記第2のストローブ信号入力手段は前記用紙加熱手段に対して、前記第1のエネルギーよりも短い、第2のエネルギーに対応する時間の加熱制御を行い、また前記第1のストローブ信号に基づき印字される印字データと、第1の加熱時間制御信号が入力される第1のゲート手段と、印字データの1ライン前の印字データと、前記印字データの1ライン前の印字データの左右の印字データと、印字データの2ライン前の印字データによる印字範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第1のストローブ信号に基づく加熱時間を制御する前記第1の加熱時間制御信号を出力する第1の加熱時間制御信号出力ゲート手段と、前記第2のストローブ信号に基づき印字される印字データと、第2の加熱時間制御信号が入力される第2のゲート手段と、印字データの1ライン前及び2ライン前の印字データよりなる印字制御範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第2のストローブ信号に基づく加熱時間を制御する前記第2の加熱時間制御信号を出力する第2の加熱時間制御信号出力ゲート手段と、第1のストローブ信号に基づき印字され、この印字が第2のストローブ信号に基づく印字制御に影響を与える、第2のストローブ信号に基づき印字される印字データの1ライン又は2ライン前、あるいは、1ライン及び2ライン前の印字データが存在するとき、この存在を前記第2の加熱時間制御信号出力ゲート手段側に通知する接続手段とを具備し、この接続手段から伝達される信号にもとづき前記第2の加熱時間制御信号出力ゲート手段の出力する第2の加熱時間制御信号の出力期間を制御することを特徴とする。
(2)加熱温度にもとづき異なる色を発色する複数色感熱用紙に対して複数の異なるエネルギーを加熱する用紙加熱手段を設けるとともに、この用紙加熱抵抗に用紙加熱手段の発熱量を制御する付加抵抗を接続し、これら用紙加熱手段、付加抵抗にそれぞれ第1スイッチング手段と第2スイッチング手段を接続して、これら第1、第2スイッチング手段を、前記用紙加熱手段を第1のエネルギーで加熱するのか、第2のエネルギーで発熱するのかに応じて制御する第1のストローブ信号入力手段と、第2のストローブ信号入力手段と、また複数の印字ラインの印字データを保持するデータ保持手段を設け、前記第1のストローブ信号入力手段は前記用紙加熱手段に対して第1のエネルギーに対応する時間の加熱制御を行い、前記第2のストローブ信号入力手段は、前記用紙加熱手段に対して、前記第1のエネルギーよりも短い第2のエネルギーに対応する時間の加熱制御を行い、また前記第1のストローブ信号に基づき印字される印字データと、第1の加熱時間制御信号が入力される第1のゲート手段と、印字データの1ライン前の印字データと、前記印字データの1ライン前の印字データの左右の印字データと、印字データの2ライン前の印字データによる印字制御範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第1のストローブ信号に基づく加熱時間を制御する時間を制御する前記第1の加熱時間制御信号を出力する第1の加熱時間制御信号出力ゲート手段と、前記第2のストローブ信号に基づき印字される印字データと、第2の加熱時間制御信号が入力される第2のゲート手段と印字データの1ライン前及び2ライン前の印字データよりなる印字制御範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第2のストローブ信号に基づく加熱時間を制御する前記第2の加熱時間制御信号を出力する第2の加熱時間制御信号出力ゲート手段と、第1のストローブ信号に基づき印字され、この印字が第2のストローブ信号に基づく印字制御に影響を与える、第2のストローブ信号に基づき印字される印字データの1ライン又は2ライン前、あるいは1ライン及び2ライン前の印字データが存在するとき、この存在を前記第2の加熱時間制御信号出力ゲート手段側に通知する接続手段を具備し、この接続手段から伝達される信号にもとづき、前記第2の加熱時間制御信号出力ゲート手段の出力する第2の加熱時間制御信号の出力期間を制御することを特徴とする。
【0157】
(3)前記用紙加熱手段と前記付加抵抗を同一の絶縁基板上に形成された薄膜抵抗により構成したことを特徴とする。
【0158】
これにより下記の作用を奏することができる。
【0159】
(1)発熱体に付加抵抗を接続し、第1スイッチング手段1と第2スイッチング手段2により発熱体のみを高エネルギーで動作状態にするか、発熱体と付加抵抗を直列接続で低エネルギーで動作状態にするのか選択制御することができるので、サーマルヘッドを高エネルギー状態と低エネルギー状態で制御できるのみならず、低エネルギー状態で長時間動作させることができる2電力型サーマルヘッドを提供することができる。
【0160】
(2)発熱体と、付加抵抗とを同一の薄膜抵抗により構成したので、小型の解像度の高い2電力型サーマルヘッドを提供することができる。
【0161】
【発明の実施の形態】
本発明の第1の実施の形態を図1〜図5にもとづき説明する。図1は本発明の第1の実施の形態のサーマルヘッドの1ドット当たりの制御回路構成図、図2は図1(A)の動作説明図、図3は本発明の2電力型サーマルヘッドのヘッド部分の構成図、図4は従来例と本発明の比較説明図、図5は本発明の一実施の形態である。
【0162】
本発明では、図1(A)に示す如く、サーマルヘッドの発熱抵抗r0 に直列に付加抵抗r1 を接続し、図8(B)のT1 で示す如く、高印字エネルギー側で使用する場合には、FET1をオンに、FET2をオフに制御し発熱抵抗r0 のみに端子電圧Vを印加してこれを発熱制御する。また図8(B)のT2 で示す如く、低印字エネルギー側で使用する場合にはFET1をオンに、FET2をオフに制御して発熱抵抗r0 と付加抵抗r1 を直列接続し、端子電圧V1をこの直列回路に印加して発熱抵抗r0 を発熱制御する。
【0163】
これによりFET1をオンにしFET2をオフにして、図4(C)▲1▼に示す如く、発熱抵抗r0 のみに端子電圧Vを印加すれば発熱抵抗r0 に発生する電力W0 は下記の(1)式の通りとなる。
【0164】
W0 =V2 /r0 ・・・・(1)
またFET1をオフにしFET2をオンにして、図4(C)▲2▼に示す如く、発熱抵抗r0 とr1 の直列接続回路に端子電圧Vを印加すれば、発熱抵抗r0 に発生する電力W1 は下記(2)式の通りとなる。
【0165】
W1 =(V×r0 /(r0 +r1 ))2 /r0 ・・・・(2)
このように(2)式によりW1 はr1 の存在によりW0 よりも電力が低下することがわかる。
【0166】
前記特願平10−12320号で提案のものは、図4(A)に示す如く、発熱抵抗から感熱紙に対して単位時間に印加する電力W0 つまり単位電力は、高エネルギー状態でも低エネルギー状態でも同じであり、高エネルギー状態の場合はその発熱時間t2 を、低エネルギー状態の場合の発熱時間t1 よりも長く設定することにより、高エネルギー状態における感熱紙への印加エネルギーはW0 ×t2 となり、低エネルギー状態における印加エネルギーW0 ×t1 よりも、発熱時間の差t2 −t1 だけ大きくなる。
【0167】
これに対して本発明では、図4(B)に示す如く、発熱抵抗から感熱紙に対して単位時間に印加する電力は高エネルギー状態の場合、W0 であるが低エネルギー状態の場合はW1 となり、W0 よりも低い。したがって発熱時間を、図4(B)の如く、両方の状態ともt2 とすれば高エネルギー状態における感熱紙への印加エネルギーはW0 ×t2 となり、低エネルギー状態における印加エネルギーW1 ×t2 よりも大きくなる。このように発熱抵抗における単位発熱量を調整することにより低エネルギー状態にすることができる。なお図4(B)の場合は、高エネルギー状態における発熱時間と低エネルギー状態における発熱時間が同一の場合について説明したが、同一である必要はなく、どちらかが長くとも短くとも、用紙の性質により適宜設定できる。
【0168】
図1(A)に示す本発明の第1の実施の形態を説明する。図1(A)において、1、2はFET、3、4、5は多入力アンド回路、6はアンド回路、7〜10はナンド回路、11、12はEOR(エクスクルシーブ オア)回路、13は出力保護回路、14〜18はインバータ、19、20はナンド回路、21はEOR回路、22〜24はインバータ、30、31はダイオード、r0 は発熱抵抗、r1 は付加抵抗である。
【0169】
出力保護回路13は、サーマルヘッドを構成するICが正常動作のとき、多入力アンド回路3、4に「1」を出力するものである。
【0170】
また図1(B)に示す、高エネルギー部の印字ドットQ1、Q2、Q3、LQ2、RQ2の有無を示す信号が、図1(A)に示す信号Q1、Q2、Q3、LQ2、RQ2として入力され、図1(C)に示す、低エネルギー部の印字ドットq1、q2、q3の有無を示す信号が、図1(A)に示す信号q1、q2、q3として入力される。
【0171】
そして、ストローブ信号STROBE1は、サーマルヘッドを高エネルギー部として加熱して用紙上に黒色印字するためのものであり、ストローブ信号STROBE2はサーマルヘッドを低エネルギー部として加熱して用紙上に例えば赤色印字するためのものである。
【0172】
いま、図1(B)に示す該当印字Q1を印字するとき、Q2、Q3、LQ2、RQ2に印字データがなければ、これらは「0」であり、ナンド回路7〜10はいずれも「1」を出力するので、多入力アンド回路5及び多入力アンド回路3はいずれも「1」を出力し、FET1はこれによりストローブ信号STROBE1により定められた時間T1 だけオンになり、サーマルヘッドの発熱抵抗r0 を発熱する。
【0173】
しかしQ2、Q3、LQ2、RQ2の少なくとも1つに印字データがあれば、その蓄熱効果を考慮して、後述するように、これに応じたゲート信号A1、B1、A2、B2に基づき制御される時間だけ多入力アンド回路5から「0」が出力されて前記ストローブ信号STROBE1による多入力アンド回路3の「1」の出力時間が前記T1 よりも短くなるように制御し、ストローブ信号STROBE1におけるサーマルヘッドの感熱紙への加熱のエネルギーが等しくなるように制御する。
【0174】
また図1(C)に示す該当印字q1を印字するとき、q2、q3に印字データがなければ、これらは「0」であり、ナンド回路19、20はいずれも「1」を出力するのでアンド回路6及び多入力アンド回路4はいずれも「1」を出力し、FET2はこれによりストローブ信号STROBE2により定められた時間T2 だけFET2をオンにし、今度は発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 が加熱される。
【0175】
しかしq2、q3の少なくとも1つに印字データがあれば、その蓄熱効果を考慮して、後述するように、これに応じたゲート信号C1、C2に基づき制御される時間だけアンド回路6から「0」が出力されて前記ストローブ信号STROBE2による多入力アンド回路4の「1」の出力時間が前記T2 よりも短くなるように制御し、ストローブ信号STROBE2におけるサーマルヘッドの感熱紙への加熱のエネルギーが等しくなるように制御する。
【0176】
図2に示す各種の制御信号は、図示省略した制御信号出力回路より出力されるものであり、いずれも同じ周期Sで出力されるものである。
【0177】
図2(A)に示す制御信号は、サーマルヘッドを高エネルギー状態で制御する場合の各種制御信号であり、同(B)に示す制御信号はサーマルヘッドを低エネルギー状態で制御する場合の各種制御信号である。
【0178】
STROBE1信号は、図1(B)に示す印字制御範囲において、該当印字ドットQ1のみに印字ドットが存在する場合に、期間T1 だけFET1をオンにしてこれに接続されたサーマルヘッドを期間T1 だけ加熱制御するものであり、図2(A)に示す如く、期間T1 だけローレベルである。
【0179】
GATE A1信号は、STROBE1信号と同時に立下がり、期間t1 後に立上がるものである。
【0180】
GATE A2信号は、STROBE1信号と同時に立下がり、期間(t1 +t2 )後に立上がるものである。
【0181】
GATE B1信号は、STROBE1信号が立下がってから期間(t1 +t2 +t3 +t4 )後に立下がり、それから期間t5 後に、STROBE1信号と同時に立上がるものである。
【0182】
GATE B2信号は、STROBE1信号が立下がってから期間(t1 +t2 +t3 )後に立下がり、それから期間(t4 +t5 )後に、STROBE1信号と同時に立上がるものである。
【0183】
またSTROBE2信号は、図1(C)に示す印字制御範囲において、該当印字ドットq1のみに印字ドットが存在する場合に、期間T2 だけFET1をオンにしてこれに接続されたサーマルヘッドを期間T2 だけ加熱制御するものであり、図2(B)に示す如く、STROBE1信号と同時に立下がり、期間T2 だけローレベルである。
【0184】
GATE C1信号は、STROBE2信号と同時に立下がり、期間t6 後に立上がるものである。
【0185】
GATE C2信号は、STROBE2信号と同時に立下がり、期間(t6 +t7 )後に立上がるものである。
【0186】
そしてこれらT1 、T2 、t1 〜t8 は、用紙の特性に応じて適宜設定できるものである。
【0187】
まず図1、図2に基づき、熱履歴制御について、図1(B)及び図1(C)に示す印字制御範囲、つまり高エネルギー部については印字ドットQ1〜Q3、LQ2、RQ2について下記の如く、印字データが存在し、低エネルギー部については印字ドットq1〜q3について、下記の如く、印字データが存在する場合について説明する。
【0188】
ここでQ1を該当印字ドットとするとき、Q2はその1ライン直前の印字ドットを示し、Q3はその2ライン直前の印字ドットを示す。またLQ2は1ライン前の左側の印字ドットを示し、RQ2は1ライン前の右側の印字ドットを示す。
【0189】
そしてq1を該当印字ドットとするとき、q2はその1ライン直前の印字ドットを示し、q3は2ライン直前の印字ドットを示す。
【0190】
(1)印字ドットQ1にのみ印字データが存在するとき、
図1(B)に示す印字制御範囲において、該当印字ドットQ1にのみ印字データがあり、Q2、Q3、LQ2、RQ2に印字データが存在しない場合、図1(A)ではQ1=「1」、Q2=「0」、Q3=「0」、LQ2=「0」、RQ2=「0」となる。
【0191】
これら各「0」によりナンド回路7〜ナンド回路10はそれぞれ「1」を出力するため、多入力アンド回路5は「1」を出力する。このときサーマルヘッドが正常であれば出力保護回路13から「1」が出力され、Q1=「1」であり、インバータ14に図2(A)に示す如きSTROBE1信号が伝達されるので、図2(A)に示す期間T1 だけ多入力アンド回路3から「1」が出力される。このときq1=「0」のため、多入力アンド回路4は「0」を出力する。
【0192】
このように、前記多入力アンド回路3から出力された「1」がFET1に入力されるので、結局オア回路2は、Q1に印字データがあり、Q2、Q3、LQ2、RQ2に印字データがない場合、期間T1 だけ「1」をFET1に印加してこれをオンとし、FET1に接続されたサーマルヘッドの発熱抵抗r0 を期間T1 だけ発熱制御する。
【0193】
(2)印字ドットQ1とQ2に印字データが存在するとき、
該当印字ドットQ1とその1ライン前の印字ドットQ2に印字データが存在するとき、図1(A)ではQ1とQ2にそれぞれ「1」が印加され、Q3=「0」、LQ2=「0」、RQ2=「0」が印加される。これによりナンド回路8〜10はそれぞれ「1」を出力する。
【0194】
このときナンド回路7には、インバータ15により、図2(A)に示すGATE A1信号の反転信号とQ2=「1」が印加されるので、図2における期間t1 の間だけナンド回路7は「0」を出力し、他は「1」を出力する。従って多入力アンド回路5は、図2に示す期間T1 から期間t1 を引いた残りの期間(t2 +t3 +t4 +t5 )は「1」を出力し、FET1もこの期間だけオンとなり、FET1に接続されたサーマルヘッドの発熱抵抗r0 を(T1 −t1 )期間だけ発熱制御する。
【0195】
(3)印字ドットQ1とLQ2に印字データが存在するとき、
該当印字ドットQ1とその隣接左前の印字ドットLQ2に印字データが存在するとき、図1(A)のQ1とLQ2にそれぞれ「1」が印加され、Q2=「0」、Q3=「0」、RQ2=「0」が印加される。これによりナンド回路7及びナンド回路9、10はそれぞれ「1」を出力する。
【0196】
このとき、ナンド回路8にはLQ2=「1」と、EOR回路11の出力とが入力される。EOR回路11には、インバータ15による、図2(A)に示すGATE A1信号の反転信号と、インバータ16による、図2(A)に示すGATE A2信号の反転信号とが印加されるので、図2に示す期間t2 だけEOR回路11は「1」を出力し、他の期間は「0」を出力する。このためナンド回路8は期間t2 だけ「0」を出力し、他の期間は「1」を出力する。
【0197】
従って多入力アンド回路3は、図2に示す期間T1 から期間t2 を引いた残りの期間(t1 +t3 +t4 +t5 )は「1」を出力し、FET1もこの期間だけオンとなり、FET1に接続されたサーマルヘッドの発熱抵抗r0 を(T1 −t2 )期間だけ発熱制御する。
【0198】
(4)印字ドットQ1とRQ2に印字データが存在するとき、
該当印字ドットQ1とその隣接右前の印字ドットRQ2に印字データが存在するとき、図1(A)のQ1とRQ2にそれぞれ「1」が印加され、Q2=「0」、Q3=「0」、LQ2=「0」が印加される。これにより、ナンド回路7〜9はそれぞれ「1」を出力する。
【0199】
このとき、ナンド回路10にはRQ2=「1」と、EOR回路12の出力とが入力される。EOR回路12には、インバータ17による、図2(A)に示すGATE B1信号の反転信号と、インバータ18による、図2(A)に示すGATE B2の反転信号とが印加されるので、図2に示す期間t4 だけEOR回路12は「1」を出力し、他の期間は「0」を出力する。このためナンド回路10は期間t4 だけ「0」を出力し、他の期間は「1」を出力する。
【0200】
従って多入力アンド回路3は、図2に示す期間T1 から期間t4 を引いた残りの期間(t1 +t2 +t3 +t5 )は「1」を出力し、FET1もこの期間だけオンとなり、FET1に接続されたサーマルヘッドの発熱抵抗r0 を(T1 −t4 )期間だけ発熱制御する。
【0201】
(5)印字ドットQ1とQ3に印字データが存在するとき、
該当印字ドットQ1とその2ドット前の印字ドットQ3に印字データが存在するとき、図1(A)のQ1とQ3にそれぞれ「1」が印加され、Q2=「0」、LQ2=「0」、RQ2=「0」が印加される。これによりナンド回路7、8及び10はそれぞれ「1」を出力する。
【0202】
このときナンド回路9にはQ3=「1」と、インバータ17による、図2(A)に示すGATE B1信号の反転信号とが印加されるので、図2(A)に示す期間t5 だけナンド回路9は「0」を出力し、他の期間は「1」を出力する。
【0203】
従って多入力アンド回路3は、図2に示す期間T1 から期間t5 を引いた残りの期間(t1 +t2 +t3 +t4 )は「1」を出力し、FET1もこの期間だけオンとなり、FET1に接続されたサーマルヘッドの発熱抵抗r0 を(T1 −t5 )期間だけ発熱制御する。
【0204】
(6)印字ドットQ1とQ2とQ3に印字データが存在するとき、
該当印字ドットQ1とその1ドット前の印字ドットQ2及びその2ドット前の印字ドットQ3に印字データが存在するとき、図1(A)のQ1、Q2、Q3にそれぞれ「1」が印加され、LQ2=「0」、RQ2=「0」が印加される。これによりナンド回路8及びナンド回路10はそれぞれ「1」を出力する。
【0205】
このとき、ナンド回路7にはQ2=「1」と、インバータ15による、図2(A)に示すGATE A1信号の反転信号とが印加されるので、図2における期間t1 の間だけナンド回路7は「0」を出力し、他の期間は「1」を出力する。またナンド回路9にはQ3=「1」と、インバータ17による、図2(A)に示すGATE B1信号の反転信号とが印加されるので、図2に示す期間t5 だけナンド回路9は「0」を出力し、他の期間は「1」を出力する。
【0206】
従って、多入力アンド回路3は、図2に示す期間T1 から期間t1 とt5 を引いた残りの期間(t2 +t3 +t4 )は「1」を出力し、FET1もこの期間だけオンとなり、FET1に接続されたサーマルヘッドの発熱抵抗r0 を(T1 −t1 −t5 )期間だけ発熱制御する。
【0207】
(7)印字ドットQ1と、Q2、Q3、LQ2、RQ3のうちの複数の印字ドットに印字データが存在するとき、
該当印字ドットQ1と、印字ドットQ2、Q3、LQ2、RQ2のうちの複数の印字ドット、例えばQ2とLQ2とに印字データが存在するとき、Q3=「0」、RQ2=「0」のためナンド回路9、10はそれぞれ「1」を出力する。
【0208】
このときナンド回路7には、前記(2)に示す如く、インバータ15により、図2(A)に示すGATE A1信号とQ2=「1」が印加されるので、図2における期間t1 の間だけナンド回路7は「0」を出力する。
【0209】
またナンド回路8には、前記(3)に示す如く、LQ2=「1」とEOR回路11の出力が入力される。EOR回路11には、インバータ15による、図2(A)に示すGATE A1信号の反転信号と、インバータ16による、図2(A)に示すGATE A2信号の反転信号が印加されるので、図2に示す期間t2 だけEOR回路11は「1」を出力し、他の期間は「0」を出力する。このため、ナンド回路8は期間t2 だけ「0」を出力する。
【0210】
従ってQ2とLQ2に印字データが存在するとき、該当印字ドットQ1と印字ドットQ2にデータが存在するとき多入力アンド回路5が「0」を出力する期間t1 と、該当印字ドットQ1と印字ドットLQ2にデータが存在するとき多入力アンド回路5が「0」を出力する期間t2 との和の(t1 +t2 )だけ多入力アンド回路5が「0」を出力し、FET1に接続されたサーマルヘッドの発熱抵抗r0 を(T1 −t1 −t2 )だけ発熱制御する。
【0211】
すなわち該当印字ドットQ1と、印字ドットQ2、Q3、LQ2、RQ2のうちの複数の印字ドットに印字データが存在するとき、該当印字ドットQ1と他の印字ドットQ2、Q3、LQ2、RQ2の印字ドットとにデータが存在するときに多入力アンド回路5から他の印字ドットに応じて、前記(2)〜(5)に説明した「0」の期間の和だけ多入力アンド回路5が「0」を出力し、これらの和の期間だけT1 より差引いた期間FET1に接続されたサーマルヘッドの発熱抵抗r0 を発熱する。
【0212】
例えば、Q1とQ2、Q3、LQ2、RQ2のすべてに印字データが存在するとき、T1 −(t1 +t2 +t4 +t5 )=t3 の期間だけ多入力アンド回路5は「1」を出力し、この期間t3 だけFET1に接続されたサーマルヘッドの発熱抵抗r0 を発熱する。
【0213】
(8)印字ドットq1にのみ印字データが存在するとき、
図1(C)に示す印字制御範囲において、該当印字ドットq1にのみ印字データがあり、q2、q3に印字データが存在しない場合、図1(A)ではq1=「1」、q2=「0」、q3=「0」となる。
【0214】
従ってq2=「0」、q3=「0」によりナンド回路19、20にそれぞれ「1」を出力するため、多入力カンド回路6は「1」を出力する。このときサーマルヘッドが正常であれば出力保護回路13から「1」が出力される。このときq1=「1」であり、インバータ22に図2(B)に示す如きSTROBE2信号が伝達されるので、図2(B)に示す期間T2 だけ多入力アンド回路4から「1」が出力される。このときQ1=「0」のため、多入力アンド回路3は「0」を出力する。
【0215】
このように、前記多入力アンド回路4から出力された「1」がFET2に入力されるので、結局FET2は、q1に印字データがあり、q2、q3に印字データがない場合、期間T2 だけ「1」をFET2に印加してこれをオンとし、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 が期間T2 だけ発熱制御される。
【0216】
(9)印字ドットq1とq2に印字データが存在するとき、
該当印字ドットq1とその1ライン前の印字ドットq2に印字データが存在するとき、図1(A)ではq1とq2にそれぞれ「1」が印加され、q3=「0」が印加される。これによりナンド回路20は「1」を出力する。
【0217】
このときナンド回路19には、インバータ23により、図2(B)に示すGATE C1信号の反転信号とq2=「1」が印加されるので、図2における期間t6 の間だけナンド回路19は「0」を出力し、他は「1」を出力する。従ってアンド回路6は、図2に示す期間T2 から期間t6 を引いた残りの期間(t7 +t8 )は「1」を出力し、多入力アンド回路4及びオア回路2もこの期間(t7 +t8 )だけ「1」を出力するので、FET2もこの期間だけオンとなり、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 が(T2 −t6 )期間だけ発熱制御される。
【0218】
(10)印字ドットq1とq3に印字データが存在するとき、
該当印字ドットq1とその2ドット前の印字ドットq3に印字データが存在するとき、図1(A)ではq1とq3にそれぞれ「1」が印加されq2=「0」が印加される。これによりナンド回路19は「1」を出力する。
【0219】
このとき、ナンド回路20には、q3=「1」と、EOR回路21の出力とが入力される。EOR回路21には、インバータ23による、図2(B)に示すGATE C1信号の反転信号と、インバータ24による、図2(B)に示すGATE C2信号の反転信号とが印加されるので、両信号の「1」、「0」の一致しない図2に示す期間t7 だけEOR回路21は「1」を出力し、他の期間は「0」を出力する。このためナンド回路20は期間t7 だけ「0」を出力し、他の期間は「1」を出力する。
【0220】
従ってアンド回路6は、図2に示す期間T2 から期間t7 を引いた残りの期間(t6 +t8 )は「1」を出力し、多入力アンド回路4及びオア回路2もこの期間(t6 +t8 )だけ「1」を出力するので、FET2もこの期間だけオンとなり、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 が(T2 −t7 )期間だけ発熱制御される。
【0221】
(11)印字ドットq1、q2、q3に印字データが存在するとき、
該当印字ドットq1と、その1ドット前の印字ドットq2及びその2ドット前の印字ドットq3にいずれも印字データが存在するとき、図1(A)のq1、q2、q3にそれぞれ「1」が印加される。
【0222】
このとき、前記(9)に示す如く、アンド回路19には、インバータ23により、図2(B)に示すGATE C1信号の反転信号とq2=「1」が印加されるので、図2における期間t6 の間だけナンド回路19は「0」を出力する。
【0223】
また、前記(10)に示す如く、ナンド回路20には、q3=「1」と、EOR回路21の出力とが入力される。このときEOR回路21には、インバータ23による、図2(B)に示すGATE C1信号の反転信号と、インバータ24による、図2(B)に示すGATE C2信号の反転信号とが印加されるので、両信号の「1」、「0」の一致しない図2に示す期間t7 だけEOR回路21は「1」を出力し、他の期間は「0」を出力する。このためナンド回路20は期間t7 だけ「0」を出力し、他の期間は「1」を出力する。
【0224】
従ってアンド回路6は、図2に示す期間T2 から期間t6 とt7 を引いた残りの期間t8 は「1」を出力し、多入力アンド回路4及びオア回路2もこの期間t8 だけ「1」を出力するので、FET2もこの期間t8 =T2 −(t6 +t7 )だけオンとなり、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 がこの期間T2 −(t6 +t7 )だけ発熱制御される。
【0225】
次に低エネルギー部のq1に印字データがあり、低エネルギー部のq2またはq3に印字データがなく、高エネルギー部のQ2又はQ3に印字データがある場合等についてその制御動作を説明する。なお印字データの性質上、同一ドットに高エネルギー部の印字データと低エネルギー部の印字データとが共に存在することがないように、印字データが作成されている。
【0226】
(2−1)印字ドットq1とQ2に印字データが存在するとき、
図1(C)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがありq2、q3に印字データがなく、図1(B)に示す高エネルギー部の印字ドットQ2に印字データがありQ3に印字データがない場合、図1(A)においてq1=「1」、q2=「0」、q3=「0」、Q2=「1」、Q3=「0」となる。
【0227】
このときq3=「0」のためナンド回路20は「1」を出力する。しかしナンド回路19においてはq2=「0」ではあるが、このq2の信号入力回路にダイオード30を介してQ2=「1」が入力される。さらにナンド回路19には、インバータ23により、図2(B)に示すGATE C1信号の反転信号が印加されるので、図2における期間t6 の間だけナンド回路19は「0」を出力し、他は「1」を出力する。
【0228】
従ってアンド回路6は図2に示す、STROBE2信号による期間T2 からt6 を引いた残りの期間(t7 +t8 )は「1」を出力し、多入力アンド回路4もこの期間(t7 +t8 )だけ「1」を出力するので、FET2もこの期間だけオンとなり、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 が(T2 −t6 )期間だけ発熱制御される。
【0229】
このようにして期間t6 だけ発熱時間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットQ2における蓄熱影響を防止することができる。
【0230】
(2−2)印字ドットq1とQ3に印字データが存在するとき、
図1(C)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがあり、q2、q3に印字データがなく、図1(B)に示す高エネルギー部の印字ドットQ3に印字データがありQ2に印字データがない場合、図1(A)においてq1=「1」、q2=「0」、q3=「0」、Q2=「0」、Q3=「1」となる。
【0231】
このとき、q2=「0」のためナンド回路19は「1」を出力する。しかしナンド回路20においてはq3=「0」ではあるが、このq3の信号入力回路にダイオード31を介してQ3=「1」が入力される。さらにナンド回路20には、EOR回路21の出力が入力される。このときEOR回路21には、インバータ23による、図2(B)に示すGATE C1信号の反転信号と、インバータ24による、図2(B)に示すGATE C2信号の反転信号とが印加されるので、両信号の「1」、「0」の一致しない、図2に示す期間t7 だけEOR回路21は「1」を出力し、他の期間は「0」を出力する。このためナンド回路20は期間t7 だけ「0」を出力し、他の期間は「1」を出力する。
【0232】
従ってアンド回路6は、図2に示す、STROBE2信号による期間T2 から期間t7 を引いた残りの期間(t6 +t8 )は「1」を出力し、多入力アンド回路4もこの期間(t6 +t8 )だけ「1」を出力するので、FET2もこの期間だけオンとなり、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 が(T2 −t7 )期間だけ発熱制御される。
【0233】
このようにして期間t7 だけ発熱期間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットQ3における蓄熱影響を防止することができる。
【0234】
(2−3)印字ドットq1とQ2、Q3に印字データが存在するとき、
図1(C)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがあり、q2、q3に印字データがなく、図1(B)に示す高エネルギー部の印字ドットQ2、Q3に印字データが存在する場合、図1(A)においてq1=「1」、q2=「0」、q3=「0」、Q2=「1」、Q3=「1」となる。
【0235】
このときナンド回路19ではq2=「0」ではあるが、このq2の信号入力回路にダイオード30を介してQ2=「1」が入力される。さらにナンド回路19には、インバータ23により、図2(B)に示すGATE C1信号の反転信号が印加されるので、図2における期間t6 の間だけナンド回路19は「0」を出力し、他は「1」を出力する。
【0236】
またナンド回路20ではq3=「0」ではあるが、このq3の信号入力回路にダイオード31を介してQ3=「1」が入力される。ナンド回路20には、EOR回路21の出力が入力されるが、前記の如く、EOR回路21はGATE C1信号の反転信号とGATE C2信号の反転信号との「1」、「0」の一致しない、図2に示す期間t7 だけEOR回路21は「1」を出力し、他の期間は「0」を出力する。このため、図2における期間t7 の間ナンド回路20は「0」を出力し、他は「1」を出力する。
【0237】
従ってアンド回路6は、図2に示す、STROBE2信号による期間T2 から期間(t6 +t7 )を引いた残りの期間t8 だけ「1」を出力するので、FET2も期間t8 =T2 −(t6 +t7 )だけオンとなり、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 がこの期間t8 だけ発熱制御される。
【0238】
このようにして期間(t6 +t7 )だけ発熱期間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットQ2、Q3における蓄熱影響を防止することができる。
【0239】
(2−4)印字ドットq1、q2とQ3に印字データが存在するとき、
図1(C)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1と、印字ドットq2に印字データが存在してq3に印字データがなく、図1(B)に示す高エネルギー部の印字ドットQ3に印字データが存在するがQ2に印字データが存在しない場合、図1(A)において、q1=「1」、q2=「1」、q3=「0」、Q2=「0」、Q3=「1」となる。
【0240】
この場合は前記(3)と同様の制御が行われ、FET2は期間t8 =T2 −(t6 +t7 )だけオンとなる。
【0241】
このようにして期間(t6 +t7 )だけ発熱時間を短くすることにより、該当印字ドットq1に対する低エネルギー部の印字ドットq2のみでなく高エネルギー部の印字ドットQ3の蓄熱影響を防止することができる。
【0242】
(2−5)印字ドットq1、q3とQ2に印字データが存在するとき、
図1(C)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1と、印字ドットq3に印字データが存在してq2に印字データがなく、図1(B)に示す高エネルギー部の印字ドットQ2に印字データが存在するがQ3に印字データが存在しない場合、図1(A)において、q1=「1」、q2=「0」、q3=「1」、Q2=「1」、Q3=「0」となる。
【0243】
この場合も前記(3)と同様の制御が行われ、FET2は期間t8 =T2 −(t6 +t7 )だけオンとなる。
【0244】
このようにして期間(t6 +t7 )だけ発熱時間を短くすることにより、該当印字ドットq1に対する低エネルギー部の印字ドットq3のみでなく高エネルギー部の印字ドットQ2の蓄熱影響を防止することができる。
【0245】
このような制御回路を備えた、本発明のサーマルヘッドの一実施の形態を、図5に基づき、他図を参照して説明する。図5では64ビットの印字ヘッドを制御する例を示すものであり、他図と同一部分については同一記号を付している。図5においてFET1、2は、図1(A)で説明した該当印字ドットQ1を印字制御するものであり、FET L1、L2はこの該当印字ドットQ1の左側の印字ドットを印字制御するFETを示し、R1、R2は該当印字ドットQ1の右側の印字ドットを印字制御するFETを示し、VSSは接地信号を示し、VDDは制御系の電源電圧を示す。
【0246】
40はシフトレジスタであって、高エネルギー部Q用の印字データが入力される64ビットの第1のシフトレジスタ(図示省略)と、低エネルギー部q用の印字データが入力される64ビットの第2シフトレジスタ(図示省略)により構成される。この例では、CLOCK信号により高エネルギー部Qの64ビットの入力データがDATAin1(Q)より第1シフトレジスタにシリアル入力され、また低エネルギー部qの64ビットの入力データがDATAin2(q)より第2シフトレジスタにシリアル入力され、それぞれDATAout1(Q)、DATAout(q)より、例えば次段にシリアル出力される。また41、42、43・・・は印字データを高エネルギー部Q用3ビット、低エネルギー部q用3ビットを保持するデータ保持用レジスタである。
【0247】
データ保持用レジスタ41は、LOAD信号により入力端D1 に伝達された1ビットの印字データを順次3ラインだけ保持するものであり、同じく入力端d1 に伝達された1ビットの印字データを順次3ラインだけ保持するものである。データ保持用レジスタ42、43・・・も同様である。
【0248】
例えば高エネルギー部に対する第1の印字データラインがシフトレジスタ40の第1シフトレジスタにセットされ、低エネルギー部に対する第1の印字データラインがシフトレジスタ40の第2シフトレジスタにセットされた後、LOAD信号をデータ保持用レジスタ41、42、43・・・のLATCH端子に入力すると、第1シフトレジスタの1ビット目のデータが伝達される入力端子D1 に伝達されたデータがデータ保持用レジスタ41に保持されてその端子Q1より出力され、第2シフトレジスタの1ビット目のデータが伝達される入力端子d1 に伝達されたデータがこれまたデータ保持用レジスタ41に保持されてその端子q1より出力される。
【0249】
同様第1シフトレジスタ及び第2シフトレジスタの各2ビット目のデータがデータ保持用レジスタ42の出力端子Q1、q1より出力され、第1シフトレジスタ及び第2シフトレジスタの各3ビット目のデータがデータ保持用レジスタ43の出力端子Q1、q1より出力される。
【0250】
次に高エネルギー部に対する第2の印字データラインがシフトレジスタ40の第1シフトレジスタにセットされ、低エネルギー部に対する第2の印字データラインがシフトレジスタ40の第2シフトレジスタにセットされた後、LOAD信号をデータ保持用レジスタ41、42、43・・・のLATCH端子に入力すると、第1シフトレジスタの新しい1ビット目のデータが入力端子D1 に伝達されてこれがデータ保持用レジスタ41に保持されてその出力端子Q1より出力され、それまで出力端子Q1より出力されていたデータは次段にシフトされて出力端子Q2より出力される。同様な制御が第2シフトレジスタについても行われ、第2シフトレジスタの新しい1ビット目のデータが入力端子d1 に伝達されてこれがデータ保持用レジスタ41に保持されてその端子q1より出力され、それまで出力端子q1より出力されていたデータは次段にシフトされて出力端子q2より出力される。
【0251】
同様に第1シフトレジスタ及び第2シフトレジスタの各2ビット目のデータがデータ保持用レジスタ42の出力端子Q1、q1より出力され、それまで出力端子Q1、q1より出力されていたデータは次段にシフトされて出力端子Q2、q2より出力されることになる。
【0252】
データ保持用レジスタ43においても同様な制御が行われ、第1シフトレジスタ及び第2シフトレジスタの各3ビット目のデータがデータ保持用レジスタ43の出力端子Q1、q1より出力され、それまで出力端子Q1、q1より出力されていたデータは次段にシフトされて出力端子Q2、q2より出力されることになる。
【0253】
そして、高エネルギー部に対する第3の印字データラインがシフトレジスタ40の第1シフトレジスタにセットされ、低エネルギー部に対する第3の印字データラインがシフトレジスタ40の第2シフトレジスタにセットされた後、LOAD信号をデータ保持用レジスタ41、42、43・・・のLATCH端子に入力すると、前記と同様の制御が行われ、データ保持用レジスタ41においては、その第1シフトレジスタの新しい1ビット目のデータが出力端子Q1より出力され、それまで出力端子Q1、Q2より出力されていたデータは次段にシフトされてそれぞれ出力端子Q2、Q3から出力される。また第2シフトレジスタの新しい1ビット目のデータが出力端子q1より出力され、それまで出力端子q1、q2から出力されていたデータは次段にシフトされてそれぞれ出力端子q2、q3から出力される。
【0254】
データ保持用レジスタ42においても、同様に、その第1シフトレジスタの新しい2ビット目のデータが出力端子Q1より出力され、それまで出力端子Q1、Q2から出力されていたデータは次段にシフトされてそれぞれ出力端子Q2、Q3から出力される。また第2シフトレジスタの新しい2ビット目のデータが出力端子q1より出力され、それまで出力端子q1、q2から出力されていたデータは次段にシフトされてそれぞれ出力端子q2、q3から出力される。
【0255】
また出力端子Q2はダイオード30を介して出力端子q2と接続され、出力端子Q3はダイオード31を介して出力端子q3と接続されている。
【0256】
さらにデータ保持用レジスタ43においても、これまた同様に、その第1シフトレジスタの新しい3ビット目のデータが出力端子Q1より出力され、それまで出力端子Q1、Q2から出力されていたデータは次段にシフトされてそれぞれ出力端子Q2、Q3から出力される。また第2シフトレジスタの新しい3ビット目のデータが出力端子q1より出力され、それまで出力端子q1、q2から出力されていたデータは次段にシフトされてそれぞれ出力端子q2、q3から出力される。
【0257】
ここで前記第1の印字データラインが、図1(B)、(C)に示す前2印字ラインに相当し、第2の印字データラインが前1印字ラインに相当し、第3の印字データラインが該当印字ラインに相当する。
【0258】
そしてレジスタ41の出力端子Q2の出力はナンド回路8に入力(図1(A)のLQ2に相当)され、またレジスタ43の出力端子Q2の出力はナンド回路10に入力(図1(A)のRQ2に相当)される。このようにデータ保持用レジスタ41、42、43の出力に基づき、図1(A)に説明したものと同様の制御回路が構成される。
【0259】
従ってFET1に対しては、前記図1(B)、(C)に示す印字制御範囲について前記各印字ドットの状態に応じた熱履歴制御が含まれるSTROBE1信号、STROBE2信号にもとづく制御が行れる。この制御はFET L1、L2、FET R1、R2・・・についても同様に行われる。
【0260】
それ故、シフトレジスタ40の第1シフトレジスタに高エネルギー部の印字データを入力し、第2シフトレジスタに低エネルギー部の印字データを入力し、前記STROBE1信号、STROBE2信号、GATE A1信号、GATE A2信号、GATE B1信号、GATE B2信号、GATE C1信号、GATE C2信号等の制御信号を入力すれば、前記の如き、印字制御範囲及び蓄熱影響防止制御を含めた高エネルギー部の印字データ及び低エネルギー部の印字データにもとづく印字制御を同時に行うことができ、例えば図9に示す如く、複数色印刷が一回の走査により正確に行われる。
【0261】
本発明におけるサーマルヘッドの具体的構成を図3にもとづき説明する。図3において100は共通電極部、101−0、101−1・・・は発熱抵抗(r0 )、102−0、102−1・・・は高エネルギー側接続パッド、103−0、103−1・・・は付加抵抗(r1 )、104−0、104−1・・・は低エネルギー側接続パッド、105−0、105−1・・・はIC側における高エネルギー側接続パッド、106−0、106−1・・・はIC側における低エネルギー側接続パッド、107−0、107−1・・・は高エネルギー側ワイヤボンディング用のワイヤ、108−0、108−1・・・は低エネルギー側ワイヤボンディング用のワイヤである。
【0262】
共通電極部100、発熱抵抗101−0、101−1・・・、高エネルギー側接続パッド102−0、102−1・・・、付加抵抗103−0、103−1・・・、低エネルギー側接続パッド104−0、104−1・・・はいずれも図示省略した同一の絶縁基板上に薄膜技術により形成される。
【0263】
また高エネルギー側接続パッド105−0、105−1・・・、低エネルギー側接続パッド106−0、106−1・・・はいずれも図示省略したIC側に形成される。そして高エネルギー側接続パッド102−0、102−1・・・と高エネルギー側接続パッド105−0、105−1・・・はワイヤ107−0、107−1・・・によりワイヤボンディングされ、また低エネルギー側接続パッド104−0、104−1・・・と低エネルギー側接続パッド106−0、106−1・・・はこれまたワイヤ108−0、108−1・・・によりワイヤボンディングされる。
【0264】
高エネルギー側接続パッド105−0はFET1に接続され、低エネルギー側接続パッド106−0はFET2に接続されるので、前記の如くFET1、2を選択的にオンに制御することにより発熱抵抗r0 単独による高エネルギー状態の発熱、あるいは発熱抵抗r0 と付加抵抗r1 が直列接続された状態での低エネルギー状態の発熱制御が行われる。
【0265】
次に本発明におけるサーマルヘッドの1ドット当たりの第2の制御回路を図6及び図7に基づき説明する。図6は高エネルギー部の前方向印字データと隣接データを制御範囲に加えた例を示し、図7はこの制御回路に印加される制御信号説明図である。
【0266】
図6(A)に示す制御回路は、高エネルギー部における独自制御においては、同(B)に示す如く、該当印字ドットQ1のラインを該当印字ラインとするとき、その前1印字ラインにおける前の印字ドットQ2及びその左右の印字ドットLQ2、RQ2及び、さらに前2印字ラインにおける前の印字ドットQ3の印刷制御範囲を有する。
【0267】
また低エネルギー部における独自制御においては、図6(D)に示す如く、該当印字ドットq1のラインを該当印字ラインとするとき、その前1印字ラインにおける前の印字ドットq2と、更に前2印字ラインにおける前の印字ドットq3の印刷制御範囲を有する。
【0268】
この例では低エネルギー部における該当印字ドットq1に対する高エネルギー部の影響範囲を、図6(C)に示す如く、前記印字ドットQ2、Q3及び前1印字ラインの隣接印字ドットのLQ2及びRQL2と定めるものである。
【0269】
このため、図6(A)に示す如く、ダイオード30、31、32、33、インバータ25、ナンド回路26、EOR回路27等を設ける。
【0270】
GATE C3信号は、図7(B)に示す如く、STROBE2信号と同時に立下がり、期間(t6 +t7 +t8 )後に立上がるものである。勿論これら(t6 +t7 +t8 )は用紙の特性に応じて適宜設定できるものである。
【0271】
ダイオード30、31は前記図1(A)に示す制御回路と同様のものである。
【0272】
ダイオード32は高エネルギー部の印字ドットLQ2に印字データが存在するときその影響を制御するためのものであって、高エネルギー部の印字ドットLQ2の信号入力回路と、ナンド回路26の入力回路とを接続するものである。
【0273】
ダイオード33は高エネルギー部の印字ドットRQ2に印字データが存在するときその影響を制御するためのものであって、高エネルギー部の印字ドットRQ2の信号入力回路と、ナンド回路26の入力回路とを接続するものである。
【0274】
ナンド回路26の他の入力回路にはEOR回路27の出力が入力される。
【0275】
EOR回路27にはGATE C2信号の反転信号と、GATE C3信号の反転信号とが入力される。
【0276】
図6(A)は、高エネルギー部単独の制御については図1(A)に示す制御回路と同じ動作を行う。また低エネルギー部単独の制御については、LQ2、RQ2がいずれも「0」のためナンド回路26は多入力アンド回路6−0に「1」を出力する。それ以外は図1(A)に示す制御回路と同じ動作を行う。従ってこれらの単独の動作については説明簡略化のため省略する。
【0277】
以下図6(C)のLQ2、RQ2に印字データが存在する場合における低エネルギー部の該当印字ドットq1に対する代表的な制御について説明する。
【0278】
(3−1)印字ドットq1とLQ2に印字データが存在するとき、
図6(D)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがありq2、q3に印字データがなく、図6(B)に示す高エネルギー部の印字ドットLQ2に印字データがありQ2、Q3、RQ2に印字データがない場合、図6(A)においてq1=「1」、q2=「0」、q3=「0」、Q2=「0」、Q3=「0」、LQ2=「1」、RQ2=「0」となる。
【0279】
このときq2=「0」、Q2=「0」のためナンド回路19は「1」を出力し、q3=「0」、Q3=「0」のためナンド回路20は「1」を出力する。
【0280】
またLQ2=「1」のためナンド回路26の一方の入力回路には「1」が印加され、他方の入力回路にはEOR回路27の出力が入力される。このときEOR回路27にはインバータ24による、図7(B)に示すGATE C2信号の反転信号と、インバータ25による、図7(B)に示すGATE C3信号の反転信号とが印加されるので、両信号の「1」、「0」の一致しない、図7(B)に示す期間t8 だけEOR回路27は「1」を出力し、他の期間は「0」を出力する。このためナンド回路26は期間t8 だけ「0」を出力し、他の期間は「1」を出力する。
【0281】
従って多入力アンド回路6−0は、図7に示すSTROBE2信号による期間T2 から期間t8 を引いた残りの期間(t6 +t7 +t9 )は「1」を出力し、多入力アンド回路4及びオア回路2もこの期間(t6 +t7 +t9 )=T2 −t8 だけ「1」を出力するので、FET2もこの期間だけオンとなり、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 がこの(T2 −t8 )期間だけ発熱制御される。
【0282】
このようにして期間t8 だけ発熱時間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットLQ2における蓄熱影響を防止することができる。
【0283】
(3−2)印字ドットq1とRQ2に印字データが存在するとき、
図6(D)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがあり、q2、q3に印字データがなく、図6(C)に示す高エネルギー部の印字ドットRQ2に印字データがありQ2、Q3、LQ2に印字データがない場合、図6(A)において、q1=「1」、q2=「0」、q3=「0」、Q2=「0」、Q3=「0」、LQ2=「0」、RQ2=「1」となる。
【0284】
このときq2=「0」、Q2=「0」のためナンド回路19は「1」を出力し、q3=「0」、Q3=「0」のためナンド回路20は「1」を出力する。
【0285】
またRQ2=「1」のためナンド回路26の一方の入力回路には「1」が印加され、他方の入力回路にはEOR回路27の出力が入力される。したがって前記(1)の印字ドットq1とLQ2に印字データが存在するときと同様に、図7(B)に示す期間t8 だけEOR回路27は「1」を出力し、他の期間は「0」を出力し、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 が(T1 −t8 )期間だけ発熱制御される。
【0286】
このように期間t8 だけ発熱時間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットRQ2における蓄熱影響を防止することができる。
【0287】
(3−3)印字ドットq1と、LQ2、RQ2に印字データが存在するとき、
図6(D)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがあり、q2、q3に印字データがなく、図6(C)に示す高エネルギー部の印字ドットLQ2とRQ2に印字データがありQ2、Q3に印字データがない場合、図6(A)において、q1=「1」、q2=「0」、q3=「0」、Q2=「0」、Q3=「0」、LQ2=「1」、LQ2=「1」となる。
【0288】
このとき、前記(1)の印字ドットq1とLQ2に印字データが存在するときと同様に、図7(B)に示す期間t8 だけEOR回路27は「1」を出力し、他の期間は「0」を出力し、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 が(T2 −t8 )期間だけ発熱制御される。
【0289】
このように期間t8 だけ発熱時間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットLQ2、RQ2における蓄熱影響を防止することができる。
【0290】
(3−4)印字ドットq1と、Q2、LQ2に印字データが存在するとき、
図6(D)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがあり、q2、q3に印字データがなく、図6(C)に示す高エネルギー部の印字ドットQ2、LQ2に印字データがありQ3、RQ2に印字データがない場合、図6(A)においてq1=「1」、q2=「0」、q3=「0」、Q2=「1」、LQ2=「1」、Q3=「0」、RQ2=「0」となる。
【0291】
このときq3=「0」、Q3=「0」のためナンド回路20は「1」を出力する。しかしナンド回路19においてはq2=「0」ではあるがこのq2の信号入力回路にダイオード30を介してQ2=「1」が入力される。さらにナンド回路19にはインバータ23により、図7(B)に示すGATE C1信号の反転信号が印加されているので、図7(B)における期間t6 の間だけナンド回路19は「0」を出力し、他は「1」を出力する。
【0292】
またLQ2=「1」のため、ダイオード32を介してナンド回路26の一方の入力回路には「1」が印加され、他方の入力回路にはEOR回路27の出力が入力される。このときEOR回路27にはインバータ24による、図7(B)に示すGATE C2の反転信号と、インバータ25による、図7(B)に示すGATE C3信号の反転信号とが印加されるので、両信号の「1」、「0」の一致しない、図7(B)に示す期間t8 だけEOR回路27は「1」を出力し、他の期間は「0」を出力する。このためナンド回路26は期間t8 だけ「0」を出力し、他の期間は「1」を出力する。
【0293】
従って多入力アンド回路6−0は、図7(B)に示すSTROBE2信号による期間T2 から前記期間t6 とt8 を引いた残りの期間(t7 +t9 )は「1」を出力し、多入力アンド回路4及びオア回路2もこの期間(t7 +t9 )=T2 −(t6 +t8 )だけ「1」を出力するので、FET2もこの期間だけオンとなり、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 がこの〔T2 −(t6 +t8 )〕期間だけ発熱制御される。
【0294】
このようにして(t6 +t8 )期間だけ発熱時間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットQ2、LQ2における蓄熱影響を防止することができる。
【0295】
(3−5)印字ドットq1と、Q3、LQ2に印字データが存在するとき、
図6(D)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがあり、q2、q3に印字データがなく、図6(C)に示す高エネルギー部の印字ドットQ3、LQ2に印字データがありQ2、RQ2に印字データがない場合、図6(A)においてq1=「1」、q2=「0」、q3=「0」、Q2=「0」、Q3=「1」、LQ2=「1」、RQ2=「0」となる。
【0296】
このときq2=「0」、Q2=「0」のためナンド回路19は「1」を出力する。しかしナンド回路20においては、q3=「0」ではあるがこのq3の信号入力回路にダイオード31を介してQ3=「1」が入力される。さらにナンド回路20の他方の入力回路にはEOR回路21の出力が入力される。このときEOR回路21にはインバータ23による、図7(B)に示すGATE C1信号の反転信号と、インバータ24による図7(B)に示すGATE C2信号の反転信号とが印加されているので、両信号の一致しない、図7(B)に示す期間t7 だけEOR回路21は「1」を出力し、他の期間は「0」を出力する。このためナンド回路20は期間t7 だけ「0」を出力し、他の期間は「1」を出力する。
【0297】
またLQ2=「1」のため前記(1)の印字ドットq1とLQ2に印字データが存在するときに示したようにナンド回路26は期間t8 だけ「0」を出力し、他の期間は「1」を出力する。
【0298】
従って多入力アンド回路6−0は、図7(B)に示すSTROBE2信号による期間T2 から前記期間t7 とt8 を引いた残りの期間(t6 +t9 )は「1」を出力し、多入力アンド回路4及びオア回路2もこの期間(t6 +t9 )=T2 −(t7 +t8 )だけ「1」を出力するので、FET2もこの期間だけオンとなり、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 がこの〔T2 −(t7 +t8 )〕期間だけ発熱制御される。
【0299】
このようにして(t7 +t8 )期間だけ発熱時間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットQ3、LQ2における蓄熱影響を防止することができる。
【0300】
前記以外の場合についても図6(A)の制御回路により高エネルギー部の印字ドットの悪影響を防止することができる。
【0301】
このように本発明では非常に正確に高エネルギー印字制御、低エネルギー印字制御ができるので、2色のデータが混在した場合でも正確に印字することができる。
【0302】
前記説明では、高、低の2つのエネルギーに対する実施例について説明したが、本発明は勿論これのみに限定されるものではない。
【0303】
また色も赤と黒に限定されるものではなく、緑と黒でもその他の組み合わせでも、3色以上の組み合わせでも可能である。
【0304】
本発明のその他の実施の形態について説明する。
【0305】
印刷媒体によっては、例えば東京磁気印刷株式会社製のアラジンカード(登録商標)の如く、サーマルヘッドにより高エネルギーを与えるとき印刷可能であるが、低エネルギーを与えるときは別の色に変化して高エネルギーにより印刷した文字等を消し、再び高エネルギー印刷により文字図形等を書くことが可能な、リライタブルの媒体がある。
【0306】
このような媒体に対しても、図1、図6に示した制御回路を使用することができる。この場合、STROBE1信号は印刷用の高エネルギーを付加するように設定し、STROBE2信号は印刷文字等を消去するための低エネルギーを与えるように設定する。この場合は、q1、q2、q3が印字消去制御を行う印字消去データとなる。この媒体は、消去用の低エネルギーの範囲設定が非常に厳しいため、STROBE2信号の大きさのみでなく、前記q2、q3の有無に基づく熱履歴制御、つまり印字消去データq2、q3による発熱制御を加えたり、付加抵抗により単位電力値を抑制し、さらにSTROBE2信号の大きさを調整してエネルギー調整を行うことが好ましい。
【0307】
このようにして、リライタブルな媒体に対するサーマルヘッドをも提供することができる。
【0308】
【発明の効果】
本発明によれば下記の如き効果を奏することができる。
【0309】
(1)発熱手段に付加抵抗を接続し、第1スイッチング手段1と第2スイッチング手段2により発熱手段のみを高エネルギーで動作状態にするか、発熱手段と付加抵抗を直列接続で低エネルギーで動作状態にするのか選択制御することができるので、サーマルヘッドを高エネルギー状態と低エネルギー状態で制御できるのみならず、低エネルギー状態で長時間動作させることができる2電力型サーマルヘッドを提供することができる。
【0310】
(2)発熱手段と、付加抵抗とを同一の薄膜抵抗により構成したので、小型の解像度の高い2電力型サーマルヘッドを提供することができる。
【図面の簡単な説明】
【図1】本発明におけるサーマルヘッドの1ドット当たりの制御回路である。
【図2】図1の制御回路に印加される制御信号説明図である。
【図3】本発明の2電力型サーマルヘッドのヘッド部分の構成図である。
【図4】従来例と本発明の発熱エネルギー比較図である。
【図5】本発明の一実施の形態である。
【図6】本発明におけるサーマルヘッドの1ドット当たりの第2の制御回路である。
【図7】図6の制御回路に印加される制御信号説明図である。
【図8】感熱紙に対する印字エネルギー説明図である。
【図9】複色印刷説明図である。
【図10】先行技術の制御回路である。
【図11】図10の制御回路に印加される制御信号説明図である。
【図12】先行技術の第2の制御回路である。
【図13】図12の制御回路に印加される制御信号説明図である。
【図14】図12の制御回路の等価回路図である。
【図15】図14の制御回路の論理表である。
【符号の説明】
1、2 FET
3、4、5 多入力アンド回路
6 アンド回路
7、8、9、10 ナンド回路
11、12 EOR回路
13 出力保護回路
14、15、16、17、18 インバータ
19、20 ナンド回路
21 EOR回路
22、23、24 インバータ
30、31 ダイオード
40 シフトレジスタ
41、42、43 データ保持用レジスタ
Claims (3)
- 加熱温度にもとづき異なる色を発色する複数色感熱用紙に対して複数の異なるエネルギーを加熱する用紙加熱手段を設けるとともに、
この用紙加熱手段に用紙加熱手段の発熱量を制御する付加抵抗を接続し、これら用紙加熱手段と付加抵抗にそれぞれ第1スイッチング手段と第2スイッチング手段を接続して、
これら第1、第2スイッチング手段を、前記用紙加熱手段を第1のエネルギーで発熱するのか第2のエネルギーで発熱するのかに応じて制御する第1のストローブ信号入力手段と、第2のストローブ信号入力手段を設け、
前記第1のストローブ信号入力手段は前記用紙加熱手段に対して第1のエネルギーに対応する時間の加熱制御を行い、
前記第2のストローブ信号入力手段は前記用紙加熱手段に対して、前記第1のエネルギーよりも短い、第2のエネルギーに対応する時間の加熱制御を行い、
また前記第1のストローブ信号に基づき印字される印字データと、第1の加熱時間制御信号が入力される第1のゲート手段と、
印字データの1ライン前の印字データと、前記印字データの1ライン前の印字データの左右の印字データと、印字データの2ライン前の印字データによる印字範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第1のストローブ信号に基づく加熱時間を制御する前記第1の加熱時間制御信号を出力する第1の加熱時間制御信号出力ゲート手段と、
前記第2のストローブ信号に基づき印字される印字データと、第2の加熱時間制御信号が入力される第2のゲート手段と、
印字データの1ライン前及び2ライン前の印字データよりなる印字制御範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第2のストローブ信号に基づく加熱時間を制御する前記第2の加熱時間制御信号を出力する第2の加熱時間制御信号出力ゲート手段と、
第1のストローブ信号に基づき印字され、この印字が第2のストローブ信号に基づく印字制御に影響を与える、第2のストローブ信号に基づき印字される印字データの1ライン又は2ライン前、あるいは、1ライン及び2ライン前の印字データが存在するとき、この存在を前記第2の加熱時間制御信号出力ゲート手段側に通知する接続手段とを具備し、
この接続手段から伝達される信号にもとづき前記第2の加熱時間制御信号出力ゲート手段の出力する第2の加熱時間制御信号の出力期間を制御すること
を特徴とする2電力型サーマルヘッド。 - 加熱温度にもとづき異なる色を発色する複数色感熱用紙に対して複数の異なるエネルギーを加熱する用紙加熱手段を設けるとともに、
この用紙加熱抵抗に用紙加熱手段の発熱量を制御する付加抵抗を接続し、これら用紙加熱手段、付加抵抗にそれぞれ第1スイッチング手段と第2スイッチング手段を接続して、
これら第1、第2スイッチング手段を、前記用紙加熱手段を第1のエネルギーで加熱するのか、第2のエネルギーで発熱するのかに応じて制御する第1のストローブ信号入力手段と、第2のストローブ信号入力手段と、
また複数の印字ラインの印字データを保持するデータ保持手段を設け、
前記第1のストローブ信号入力手段は前記用紙加熱手段に対して第1のエネルギーに対応する時間の加熱制御を行い、
前記第2のストローブ信号入力手段は、前記用紙加熱手段に対して、前記第1のエネルギーよりも短い第2のエネルギーに対応する時間の加熱制御を行い、
また前記第1のストローブ信号に基づき印字される印字データと、第1の加熱時間制御信号が入力される第1のゲート手段と、
印字データの1ライン前の印字データと、前記印字データの1ライン前の印字データの左右の印字データと、印字データの2ライン前の印字データによる印字制御範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第1のストローブ信号に基づく加熱時間を制御する時間を制御する前記第1の加熱時間制御信号を出力する第1の加熱時間制御信号出力ゲート手段と、
前記第2のストローブ信号に基づき印字される印字データと、第2の加熱時間制御信号が入力される第2のゲート手段と
印字データの1ライン前及び2ライン前の印字データよりなる印字制御範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第2のストローブ信号に基づく加熱時間を制御する前記第2の加熱時間制御信号を出力する第2の加熱時間制御信号出力ゲート手段と、
第1のストローブ信号に基づき印字され、この印字が第2のストローブ信号に基づく印字制御に影響を与える、第2のストローブ信号に基づき印字される印字データの1ライン又は2ライン前、あるいは1ライン及び2ライン前の印字データが存在するとき、この存在を前記第2の加熱時間制御信号出力ゲート手段側に通知する接続手段を具備し、
この接続手段から伝達される信号にもとづき、前記第2の加熱時間制御信号出力ゲート手段の出力する第2の加熱時間制御信号の出力期間を制御すること
を特徴とする2電力型サーマルヘッド。 - 前記用紙加熱手段と前記付加抵抗を同一の絶縁基板上に形成された薄膜抵抗により構成したことを特徴とする請求項1または請求項2記載の2電力型サーマルヘッド。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18304199A JP4080642B2 (ja) | 1999-06-29 | 1999-06-29 | 2電力型サーマルヘッド |
US09/604,000 US6320604B1 (en) | 1999-06-29 | 2000-06-26 | Multi power type thermal head |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18304199A JP4080642B2 (ja) | 1999-06-29 | 1999-06-29 | 2電力型サーマルヘッド |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001010099A JP2001010099A (ja) | 2001-01-16 |
JP4080642B2 true JP4080642B2 (ja) | 2008-04-23 |
Family
ID=16128714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18304199A Expired - Fee Related JP4080642B2 (ja) | 1999-06-29 | 1999-06-29 | 2電力型サーマルヘッド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4080642B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6925221B2 (ja) * | 2017-09-29 | 2021-08-25 | 京セラ株式会社 | サーマルヘッド及びサーマルプリンタ |
JP6905783B2 (ja) * | 2017-09-29 | 2021-07-21 | 京セラ株式会社 | サーマルヘッド及びサーマルプリンタ |
JP6925220B2 (ja) * | 2017-09-29 | 2021-08-25 | 京セラ株式会社 | サーマルヘッド及びサーマルプリンタ |
-
1999
- 1999-06-29 JP JP18304199A patent/JP4080642B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001010099A (ja) | 2001-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5163760A (en) | Method and apparatus for driving a thermal head to reduce parasitic resistance effects | |
JP4080642B2 (ja) | 2電力型サーマルヘッド | |
US4704616A (en) | Apparatus for electrothermal printing | |
JP3229256B2 (ja) | サーマルヘッド | |
JP3226595B2 (ja) | 記録装置および記録回路ユニット | |
EP0535705B1 (en) | Recording head driving device | |
US6600242B1 (en) | Method and apparatus for determining switch status | |
JP3481446B2 (ja) | サーマルヘッド | |
JPS59227472A (ja) | 感熱転写プリンタ | |
JP4080643B2 (ja) | 2電力型サーマルヘッド | |
US6320604B1 (en) | Multi power type thermal head | |
JP3199698B2 (ja) | サーマルヘッド | |
US5444464A (en) | Thermal printer head driving circuit with thermal history based control | |
JP3295016B2 (ja) | サーマルヘッドの熱履歴制御装置及びサーマルヘッド | |
JPS5872480A (ja) | 感熱記録用半導体装置 | |
US6359639B1 (en) | Thermal head driving integrated circuit | |
JP3180972B2 (ja) | Led駆動用ic | |
JP3323138B2 (ja) | サーマルヘッド駆動用集積回路 | |
JP2662123B2 (ja) | 記録ヘッド駆動装置 | |
US6616356B2 (en) | Method for controlling a thermal head to permit multicolor printing | |
JPS58205374A (ja) | 感熱記録装置 | |
JPS6083860A (ja) | サ−マルプリンタ | |
JPS62119060A (ja) | 感熱記録装置 | |
JPH0334865A (ja) | サーマルプリントヘッド | |
JP2002067361A (ja) | サーマルヘッドの断線チェック装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4080642 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140215 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |