JP3226595B2 - 記録装置および記録回路ユニット - Google Patents
記録装置および記録回路ユニットInfo
- Publication number
- JP3226595B2 JP3226595B2 JP10477692A JP10477692A JP3226595B2 JP 3226595 B2 JP3226595 B2 JP 3226595B2 JP 10477692 A JP10477692 A JP 10477692A JP 10477692 A JP10477692 A JP 10477692A JP 3226595 B2 JP3226595 B2 JP 3226595B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- recording
- image data
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/12—Digital output to print unit, e.g. line printer, chain printer
Landscapes
- Electronic Switches (AREA)
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
- Photoreceptors In Electrophotography (AREA)
- Power Steering Mechanism (AREA)
- Photographic Developing Apparatuses (AREA)
- Vehicle Body Suspensions (AREA)
- Fax Reproducing Arrangements (AREA)
- Recording Measured Values (AREA)
- Facsimile Heads (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、駆動用集積回路（以
下、駆動用ＩＣと称する）を数十個搭載し、かつ１ライ
ンの記録幅に対応する多数の記録素子を配列した記録装
置および記録回路ユニットに関し、特に駆動用IＣのク
ロック信号ラインがカスケード接続されているようなラ
インタイプの記録装置および記録回路ユニットに関す
る。
下、駆動用ＩＣと称する）を数十個搭載し、かつ１ライ
ンの記録幅に対応する多数の記録素子を配列した記録装
置および記録回路ユニットに関し、特に駆動用IＣのク
ロック信号ラインがカスケード接続されているようなラ
インタイプの記録装置および記録回路ユニットに関す
る。
【０００２】また、本発明は例えば記録素子として発熱
素子を有するインクジェット記録装置やサーマルプリン
タ等に好適である。
素子を有するインクジェット記録装置やサーマルプリン
タ等に好適である。
【０００３】
【従来の技術】従来から複数個の記録素子を一列に配列
して構成されたライン記録装置が種々知られている。こ
の種のライン記録装置は一般に記録素子の数十個を１ブ
ロックとして駆動することが可能な駆動用ＩＣを同一基
板上に数十個ほど搭載している。この搭載に際して、実
装面積を極力小さく、あるいは基板上の配線を簡略化す
る目的で、駆動用ＩＣに入力する画像データ信号等の駆
動制御信号（線）を第１ブロックから最終ブロックまで
カスケード接続するという接続方法が知られている。
して構成されたライン記録装置が種々知られている。こ
の種のライン記録装置は一般に記録素子の数十個を１ブ
ロックとして駆動することが可能な駆動用ＩＣを同一基
板上に数十個ほど搭載している。この搭載に際して、実
装面積を極力小さく、あるいは基板上の配線を簡略化す
る目的で、駆動用ＩＣに入力する画像データ信号等の駆
動制御信号（線）を第１ブロックから最終ブロックまで
カスケード接続するという接続方法が知られている。
【０００４】図１は上記のような従来のライン記録装置
の回路構成を示し、図２は図１で破線枠で囲んだ駆動用
ＩＣの内部を詳細に示す。ここで、１は記録素子であ
り、画像データ信号にそれぞれ対応して記録電流が通電
される。４はシフトレジスタであり、１ラインの記録素
子分に対応するシリアルデータ（ＳＩ）を画像データ信
号転送クロック（ＳＣＫ）により順次シフトし、このデ
ータ転送終了後、ラッチ回路３に接続されたラッチ入力
（ＬＡＴ）によりロードされる。この結果、画像データ
が記録素子１に対応して整列する。
の回路構成を示し、図２は図１で破線枠で囲んだ駆動用
ＩＣの内部を詳細に示す。ここで、１は記録素子であ
り、画像データ信号にそれぞれ対応して記録電流が通電
される。４はシフトレジスタであり、１ラインの記録素
子分に対応するシリアルデータ（ＳＩ）を画像データ信
号転送クロック（ＳＣＫ）により順次シフトし、このデ
ータ転送終了後、ラッチ回路３に接続されたラッチ入力
（ＬＡＴ）によりロードされる。この結果、画像データ
が記録素子１に対応して整列する。
【０００５】このように画像データが記録素子１に対応
して整列すると、ゲート回路２をアクティブにして記録
素子１に記録電流を通電するが、一般にこの通電の際に
記録素子１の特性と記録装置の特性とを考慮した通電状
態を設定する必要がある。記録素子１においては、その
通電時に最適な条件となるように通電パルス幅が設定さ
れる。記録装置においては、記録素子１に印加する電源
容量等を考慮して、分割駆動を行う方法がある。図１と
図２の２２は分割駆動用信号（ＥＩ）および分割駆動信
号転送クロック（ＥＣＫ）の入力に応じて駆動用ＩＣ単
位で分割可能とするＤ型フリップフロップ回路である。
上記の記録素子１への通電パルス幅（ＢＥＩ）、および
Ｄ型フリップフロップ回路２２の出力との論理和を出力
するゲート回路２１により記録素子１へ最適な記録電流
が通電される。
して整列すると、ゲート回路２をアクティブにして記録
素子１に記録電流を通電するが、一般にこの通電の際に
記録素子１の特性と記録装置の特性とを考慮した通電状
態を設定する必要がある。記録素子１においては、その
通電時に最適な条件となるように通電パルス幅が設定さ
れる。記録装置においては、記録素子１に印加する電源
容量等を考慮して、分割駆動を行う方法がある。図１と
図２の２２は分割駆動用信号（ＥＩ）および分割駆動信
号転送クロック（ＥＣＫ）の入力に応じて駆動用ＩＣ単
位で分割可能とするＤ型フリップフロップ回路である。
上記の記録素子１への通電パルス幅（ＢＥＩ）、および
Ｄ型フリップフロップ回路２２の出力との論理和を出力
するゲート回路２１により記録素子１へ最適な記録電流
が通電される。
【０００６】また、画像記録速度を高速にするため、記
録素子数１に相当する画像データ（シリアルデータ）を
転送する画像データ信号転送クロック（ＳＣＫ）は、数
ＭＨｚ以上の周波数を使用しているのが一般的である。
録素子数１に相当する画像データ（シリアルデータ）を
転送する画像データ信号転送クロック（ＳＣＫ）は、数
ＭＨｚ以上の周波数を使用しているのが一般的である。
【０００７】このように、駆動用ＩＣの駆動制御信号線
をカスケード接続することにより、記録素子が数千個に
及ぶような長尺記録装置の構成が可能である。
をカスケード接続することにより、記録素子が数千個に
及ぶような長尺記録装置の構成が可能である。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
ような従来技術において、駆動用ＩＣの駆動制御信号線
をカスケード接続することにより長尺記録装置を構成す
ると、画像データ信号転送クロックの周波数が１０ＭＨ
ｚ程度の駆動用ＩＣでは、入出力波形のクロックデユー
ティ変化が数ｎＳレベルで生じる。また、駆動用ＩＣ間
の配線間の浮遊容量も入出力波形に影響するので、駆動
用１Ｃの特性により波形のデューティが徐々に“Ｈｉｇ
ｈ”または“Ｌｏｗ”レベル側に変化する。
ような従来技術において、駆動用ＩＣの駆動制御信号線
をカスケード接続することにより長尺記録装置を構成す
ると、画像データ信号転送クロックの周波数が１０ＭＨ
ｚ程度の駆動用ＩＣでは、入出力波形のクロックデユー
ティ変化が数ｎＳレベルで生じる。また、駆動用ＩＣ間
の配線間の浮遊容量も入出力波形に影響するので、駆動
用１Ｃの特性により波形のデューティが徐々に“Ｈｉｇ
ｈ”または“Ｌｏｗ”レベル側に変化する。
【０００９】例えば、解像度を４００ｄｐｉでＡ３サイ
ズの長尺記録装置を考慮した場合、６４の記録素子を１
ブロックとした駆動用ＩＣを７０個以上カスケード接続
することになり、その際に画像データ信号転送クロック
のクロックデューティが徐々に変化すると、駆動用ＩＣ
最終段付近のクロック波形は、実質上“Ｈｉｇｈ”また
は“Ｌｏｗ”レベル側に固定された状態となって、画像
データを正確に転送できなくなってしまう。
ズの長尺記録装置を考慮した場合、６４の記録素子を１
ブロックとした駆動用ＩＣを７０個以上カスケード接続
することになり、その際に画像データ信号転送クロック
のクロックデューティが徐々に変化すると、駆動用ＩＣ
最終段付近のクロック波形は、実質上“Ｈｉｇｈ”また
は“Ｌｏｗ”レベル側に固定された状態となって、画像
データを正確に転送できなくなってしまう。
【００１０】図３〜図６は上記の現象の理解をさらに容
易にするために、上述のシリアル画像データ（Ｓ１）と
画像データ信号転送クロック（ＳＣＫ）との関係を図示
したものである。駆動用ＩＣ内のシフトレジスタ４にお
けるデータＳＩとクロック信号ＳＣＫの関係は基本的に
は図３に示す通リである。ここで、ｎは記録素子数であ
る。だが、駆動用ＩＣのロジック端子にクロック信号Ｓ
ＣＫを入れると、図４に示す通り、出力波形の立ち上が
り、立ち下がり時間ｔｒ，ｔｆが入力波形に比ベてわず
かに長くなる。また、ＩＣのシフトレジスタ４は図２に
示すようになっておりクロックＳＣＫＩはインバータを
２つ介して入力される。このＳＣＫＩがＬｏｗレベルか
らＨｉｇｈレベルに変化するスレッショルドレベルが現
在のＩＣは１／２ＶDDよりも小さい（２．１〜２．４Ｖ
程度 ので、図５に示すようにＨｉｇｈレベルのデュー
ティが徐々に増加する。
易にするために、上述のシリアル画像データ（Ｓ１）と
画像データ信号転送クロック（ＳＣＫ）との関係を図示
したものである。駆動用ＩＣ内のシフトレジスタ４にお
けるデータＳＩとクロック信号ＳＣＫの関係は基本的に
は図３に示す通リである。ここで、ｎは記録素子数であ
る。だが、駆動用ＩＣのロジック端子にクロック信号Ｓ
ＣＫを入れると、図４に示す通り、出力波形の立ち上が
り、立ち下がり時間ｔｒ，ｔｆが入力波形に比ベてわず
かに長くなる。また、ＩＣのシフトレジスタ４は図２に
示すようになっておりクロックＳＣＫＩはインバータを
２つ介して入力される。このＳＣＫＩがＬｏｗレベルか
らＨｉｇｈレベルに変化するスレッショルドレベルが現
在のＩＣは１／２ＶDDよりも小さい（２．１〜２．４Ｖ
程度 ので、図５に示すようにＨｉｇｈレベルのデュー
ティが徐々に増加する。
【００１１】図５においてＶT はＩＣ１個のスレッショ
ルドレベルで、現在
ルドレベルで、現在
【００１２】
【数１】ＶT ＜１／２ＶDD［Ｖ］ ＶDD＝５．０［Ｖ］ である。ＳＣＫＩがＬｏｗレベルからＨｉｇｈレベル
に変わるとき、そのレベルがＶT に達した時点でＳＣＫ
Ｏのレベルが上昇し始める。ＳＣＫＯのＬｏｗレベ
ルがＨｉｇｈレベルに、またＨｉｇｈレベルがＬｏｗレ
ベルになるまでの時間はＩＣ規格値のｔｒ，ｔｆ（図４
参照）に準ずる。同様にＳＣＫＯのレベルがＶT に達
した時点でＳＣＫＯのレベルが上昇し始める。
に変わるとき、そのレベルがＶT に達した時点でＳＣＫ
Ｏのレベルが上昇し始める。ＳＣＫＯのＬｏｗレベ
ルがＨｉｇｈレベルに、またＨｉｇｈレベルがＬｏｗレ
ベルになるまでの時間はＩＣ規格値のｔｒ，ｔｆ（図４
参照）に準ずる。同様にＳＣＫＯのレベルがＶT に達
した時点でＳＣＫＯのレベルが上昇し始める。
【００１３】以上のようにして、クロックＳＣＫの入力
波形がシリアル接続された駆動用ＩＣを遷移していく
と、徐々にＨｉｇｈレベルの幅（Ｈｉｇｈデューティ）
が長くなり、ＳＣＫ波形がＨｉｇｈレベルに固定されて
いるのと同じ現象になる。ＳＣＫ波形が完全にＨｉｇｈ
レベルに固定されてしまうと、次に立ち上がりエッジが
生じるまでデータをサンプリングできないので、印字サ
ンプルｄのように印字不良が起こり、始めは黒スジが生
じ、その後ベタ印字になってしまう。すなわち、クロッ
クＳＣＫの入力波形がシリアル接続されたＩＣを遷移す
るごとに変化してしまう現象により、図６に示すように
クロックＳＣＫの立ち上がりエッジがデータＳＩをシフ
トできなくなってしまう。
波形がシリアル接続された駆動用ＩＣを遷移していく
と、徐々にＨｉｇｈレベルの幅（Ｈｉｇｈデューティ）
が長くなり、ＳＣＫ波形がＨｉｇｈレベルに固定されて
いるのと同じ現象になる。ＳＣＫ波形が完全にＨｉｇｈ
レベルに固定されてしまうと、次に立ち上がりエッジが
生じるまでデータをサンプリングできないので、印字サ
ンプルｄのように印字不良が起こり、始めは黒スジが生
じ、その後ベタ印字になってしまう。すなわち、クロッ
クＳＣＫの入力波形がシリアル接続されたＩＣを遷移す
るごとに変化してしまう現象により、図６に示すように
クロックＳＣＫの立ち上がりエッジがデータＳＩをシフ
トできなくなってしまう。
【００１４】そこで、従来の長尺記録装置は、画像デー
タおよび画像データ転送クロックを２分割にして入力し
たり、あるいはクロック配線のみをパラレルに入力する
ことによりクロックデューティ変化によって画像データ
転送ができなくなる状態を防止しているが、いずれも入
力端子数が増えたり、基板上の導電体層が多層化するな
ど、高価な記録装置となる原因となっていた。
タおよび画像データ転送クロックを２分割にして入力し
たり、あるいはクロック配線のみをパラレルに入力する
ことによりクロックデューティ変化によって画像データ
転送ができなくなる状態を防止しているが、いずれも入
力端子数が増えたり、基板上の導電体層が多層化するな
ど、高価な記録装置となる原因となっていた。
【００１５】本発明の目的は、上述のような問題点に鑑
み、簡単な構成で画像データを記録素子に確実に転送で
き、低廉で信頼性の高い記録装置および記録回路ユニッ
トを提供することにある。
み、簡単な構成で画像データを記録素子に確実に転送で
き、低廉で信頼性の高い記録装置および記録回路ユニッ
トを提供することにある。
【００１６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、複数の記録素子を用いて記録を
行う記録装置において、前記複数の記録素子の駆動に関
わる信号を順次転送する回路と、前記順次転送される信
号を補正する補正回路と、有することを特徴とする。こ
こで、前記補正回路は、前記信号の転送によって生じる
信号の劣化を補正する回路であるとすることができる。
また、前記信号は、前記記録素子の駆動を制御するため
の制御信号であるとすることができる。また、前記制御
信号は、信号転送用のクロック信号であるとすることが
できる。また、前記補正回路は前記信号を順次転送する
複数の回路の前段に設けられているとすることができ
る。また、前記補正回路は前記信号を順次転送する複数
の回路間に設けられているとすることができる。また、
前記信号を順次転送する回路の複数がカスケード接続さ
れているとすることができる。
め、請求項１の発明は、複数の記録素子を用いて記録を
行う記録装置において、前記複数の記録素子の駆動に関
わる信号を順次転送する回路と、前記順次転送される信
号を補正する補正回路と、有することを特徴とする。こ
こで、前記補正回路は、前記信号の転送によって生じる
信号の劣化を補正する回路であるとすることができる。
また、前記信号は、前記記録素子の駆動を制御するため
の制御信号であるとすることができる。また、前記制御
信号は、信号転送用のクロック信号であるとすることが
できる。また、前記補正回路は前記信号を順次転送する
複数の回路の前段に設けられているとすることができ
る。また、前記補正回路は前記信号を順次転送する複数
の回路間に設けられているとすることができる。また、
前記信号を順次転送する回路の複数がカスケード接続さ
れているとすることができる。
【００１７】上記目的を達成するため、請求項８の発明
は、複数の記録素子を用いて記録を行う記録回路ユニッ
トにおいて、前記複数の記録素子の駆動に関わる信号を
順次転送する回路と、前記順次転送される信号を補正す
る補正回路と、を有することを特徴とする。ここで、前
記補正回路は、前詞信号の転送によって生じる信号の劣
化を補正する回路であるとすることができる。また、前
記信号は、前記記録素子の駆動を制御するための制御信
号であるとすることができる。また、前記制御信号は、
信号転送用のクロック信号であるとすることができる。
また、前記補正回路は前記信号を順次転送する複数の回
路の前段に設けられているとすることができる。また、
前記補正回路は前記信号を順次転送する複数の回路間に
設けられているとすることができる。また、前記信号を
順次転送する回路の複数がカスケード接続されていると
することができる。
は、複数の記録素子を用いて記録を行う記録回路ユニッ
トにおいて、前記複数の記録素子の駆動に関わる信号を
順次転送する回路と、前記順次転送される信号を補正す
る補正回路と、を有することを特徴とする。ここで、前
記補正回路は、前詞信号の転送によって生じる信号の劣
化を補正する回路であるとすることができる。また、前
記信号は、前記記録素子の駆動を制御するための制御信
号であるとすることができる。また、前記制御信号は、
信号転送用のクロック信号であるとすることができる。
また、前記補正回路は前記信号を順次転送する複数の回
路の前段に設けられているとすることができる。また、
前記補正回路は前記信号を順次転送する複数の回路間に
設けられているとすることができる。また、前記信号を
順次転送する回路の複数がカスケード接続されていると
することができる。
【００１８】上記目的を達成するため、請求項１５の発
明は、複数の記録素子と、画像データ信号の信号線およ
び面像データ信号転送クロックの信号線を含む複数の駆
動信号線をカスケード接続して、前記画像データ信号に
対応して前記記録素子へ選択的に記録電流を供給する複
数の駆動用集積回路と、該駆動用集積回路の最終段の出
力信号端子の前記画像データ信号転送クロックが前記画
像データ信号を転送するのに十分なデューティとなるよ
うに、当該駆動用集積回路に入力する前記画像データ信
号転送クロックのデューティを補正する画像データ信号
転送クロック制御回路と、を具備したことを特徴とす
る。ここで、前記画像データ信号転送クロック制御回路
は前記駆動用集積回路の１ブロックまたは複数ブロック
毎に接続されていることを特徴とすることができる。ま
た、前記画像データ信号転送クロック制御回路は前記駆
動用集積回路の最終段の出力信号端子、もしくは前記ブ
ロック毎の出力信号端子の前記画像データ信号転送クロ
ックの状態に応じて前記デューティの補正を行うことを
特徴とすることができる。さらに、上記目的を達成する
ため、請求項１８の発明は、駆動集積回路を複数有し、
複数の記録素子を配列すると共に、該複数の記録素子を
駆動するための信号を受ける記録装置において、前記複
数の記録素子の駆動に関わる信号を順次転送する回路
と、前記順次転送される信号を補正する補正回路と、を
有することを特徴とする。
明は、複数の記録素子と、画像データ信号の信号線およ
び面像データ信号転送クロックの信号線を含む複数の駆
動信号線をカスケード接続して、前記画像データ信号に
対応して前記記録素子へ選択的に記録電流を供給する複
数の駆動用集積回路と、該駆動用集積回路の最終段の出
力信号端子の前記画像データ信号転送クロックが前記画
像データ信号を転送するのに十分なデューティとなるよ
うに、当該駆動用集積回路に入力する前記画像データ信
号転送クロックのデューティを補正する画像データ信号
転送クロック制御回路と、を具備したことを特徴とす
る。ここで、前記画像データ信号転送クロック制御回路
は前記駆動用集積回路の１ブロックまたは複数ブロック
毎に接続されていることを特徴とすることができる。ま
た、前記画像データ信号転送クロック制御回路は前記駆
動用集積回路の最終段の出力信号端子、もしくは前記ブ
ロック毎の出力信号端子の前記画像データ信号転送クロ
ックの状態に応じて前記デューティの補正を行うことを
特徴とすることができる。さらに、上記目的を達成する
ため、請求項１８の発明は、駆動集積回路を複数有し、
複数の記録素子を配列すると共に、該複数の記録素子を
駆動するための信号を受ける記録装置において、前記複
数の記録素子の駆動に関わる信号を順次転送する回路
と、前記順次転送される信号を補正する補正回路と、を
有することを特徴とする。
【００１９】
【作用】本発明では、駆動用ＩＣの最終段の出力信号端
子の画像データ信号転送クロックが画像データ信号を転
送できるのに十分なクロックデューティとなるように、
画像データ信号転送クロックを当該記録装置に入力する
際に、クロックデューティ制御回路により上記入力する
画像データ信号転送クロックのデューティを変化させる
ようにしたので、簡単な構成で画像データを確実に転送
できる。
子の画像データ信号転送クロックが画像データ信号を転
送できるのに十分なクロックデューティとなるように、
画像データ信号転送クロックを当該記録装置に入力する
際に、クロックデューティ制御回路により上記入力する
画像データ信号転送クロックのデューティを変化させる
ようにしたので、簡単な構成で画像データを確実に転送
できる。
【００２０】また、本発明では、好ましくは駆動用ＩＣ
のＮブロック（Ｎ≧１）毎に、画像データ信号転送クロ
ックのデューティの補正を行うクロックデューティ制御
回路を接続することにより、クロックデューティ変化を
起こさないようにする。
のＮブロック（Ｎ≧１）毎に、画像データ信号転送クロ
ックのデューティの補正を行うクロックデューティ制御
回路を接続することにより、クロックデューティ変化を
起こさないようにする。
【００２１】上記クロックデューティ制御回路は、駆動
用ＩＣの最終段、もしくはＮブロック毎に設けられた画
像データ信号転送クロック出力をモニターしながら、各
々クロックデューティ制御をするようにしてもよい。
用ＩＣの最終段、もしくはＮブロック毎に設けられた画
像データ信号転送クロック出力をモニターしながら、各
々クロックデューティ制御をするようにしてもよい。
【００２２】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００２３】Ａ．第１実施例 図７は本発明の第１実施例の記録装置の駆動用ＩＣの回
路構成を示す。ここで、６はクロックデューティ制御回
路であり、最初の段のシフトレジスタ４の画像データ転
送用クロックの入力端に接続され、駆動用ＩＣの最終段
のシフトレジスタ４の出力信号端子の画像データ信号転
送クロックＳＣＫＯが画像データ信号を転送できるよう
な十分なクロックデューティとなるように、入力する画
像データ信号転送クロックＳＣＫＩのデューティを変化
させる。
路構成を示す。ここで、６はクロックデューティ制御回
路であり、最初の段のシフトレジスタ４の画像データ転
送用クロックの入力端に接続され、駆動用ＩＣの最終段
のシフトレジスタ４の出力信号端子の画像データ信号転
送クロックＳＣＫＯが画像データ信号を転送できるよう
な十分なクロックデューティとなるように、入力する画
像データ信号転送クロックＳＣＫＩのデューティを変化
させる。
【００２４】例えば、図８の（Ａ）に示すように、通常
のデューティ（５０％）でクロックが最終段付近でＨｉ
ｇｈレベル側に固定されてしまう場合は、図８の（Ｂ）
に示すようにクロックデューティを３０％に変化させ
る。実際上、駆動用ＩＣをシリアル接続したときのクロ
ツクデューティの変化はまぬがれることができないの
で、図８の（Ｂ）に示すように、最終段のクロック出力
がシフト可能なＳＣＫＯ’になるように入力クロックＳ
ＣＫＩ′のデューティ制御を行う。これにより、画像デ
ータは正確に転送されるように制御される。
のデューティ（５０％）でクロックが最終段付近でＨｉ
ｇｈレベル側に固定されてしまう場合は、図８の（Ｂ）
に示すようにクロックデューティを３０％に変化させ
る。実際上、駆動用ＩＣをシリアル接続したときのクロ
ツクデューティの変化はまぬがれることができないの
で、図８の（Ｂ）に示すように、最終段のクロック出力
がシフト可能なＳＣＫＯ’になるように入力クロックＳ
ＣＫＩ′のデューティ制御を行う。これにより、画像デ
ータは正確に転送されるように制御される。
【００２５】クロックデューティ制御回路６は上述のよ
うにクロックのデューティ変化を行うため、ｔｓｃ（セ
ットアップタイム）を一定にしてクロックのパルス幅を
変化させる。当然のことながら、立ち上がり，立ち下が
り時間を変化させても同等の効果を得ることは可能であ
るが、本実施例では図９に示すように、ワンショットマ
ルチバイブレータ等によりパルスを長くしたり、カウン
タ等を用いて任意のパルス幅を設定して制御する。図９
におけるはクロック波形が出力段で“Ｌｏｗ”レベル
側に固定されている場合、はクロック波形が出力段で
“Ｈｉｇｈ”レベル側に固定されている場合のパルス幅
の変化させる方向を示している。
うにクロックのデューティ変化を行うため、ｔｓｃ（セ
ットアップタイム）を一定にしてクロックのパルス幅を
変化させる。当然のことながら、立ち上がり，立ち下が
り時間を変化させても同等の効果を得ることは可能であ
るが、本実施例では図９に示すように、ワンショットマ
ルチバイブレータ等によりパルスを長くしたり、カウン
タ等を用いて任意のパルス幅を設定して制御する。図９
におけるはクロック波形が出力段で“Ｌｏｗ”レベル
側に固定されている場合、はクロック波形が出力段で
“Ｈｉｇｈ”レベル側に固定されている場合のパルス幅
の変化させる方向を示している。
【００２６】クロックデューテイ制御回路６は、例えば
ワンショットマルチバイブレータ等で構成できる。ま
た、この制御回路６はこの回路の外側に接続されてＣＲ
で構成された回路の時定数を変更して制御する構成のも
のであってもよい。また、この制御回路６してｎビット
（ｂｉｔ）のカウンタ回路を用い、ｎ ｂｉｔデータを
入力することにより、任意のクロックデューティーを制
御するものでもよい。
ワンショットマルチバイブレータ等で構成できる。ま
た、この制御回路６はこの回路の外側に接続されてＣＲ
で構成された回路の時定数を変更して制御する構成のも
のであってもよい。また、この制御回路６してｎビット
（ｂｉｔ）のカウンタ回路を用い、ｎ ｂｉｔデータを
入力することにより、任意のクロックデューティーを制
御するものでもよい。
【００２７】Ｂ．第２実施例 図１０は、本発明の第２実施例の回路構成を示す。本実
施例では駆動用ＩＣのＮブロック（Ｎ≧ｌ）毎（本例で
はＮ＝１となる）に、クロックデューティ補正を行うク
ロックデューテイ補正回路７を接続している。クロック
入力端子から入力する画像データ転送クロックＳＣＫＩ
は、駆動用ＩＣ内部の２つのインバータ回路を介してシ
フトレジスタ４に入力される。このインバータ回路の１
段目出力をクロックデューティ補正回路７にも入力し、
その補正回路７の出力を後段のインバータ回路に入力
し、そのインバータ回路の出力ＳＣＫＯを次段にカスケ
ード接続される駆動用ＩＣのＳＣＫＩに接続する。これ
により、駆動用ＩＣ内部、もしくは接続配線容量等によ
るクロックデューティ変化を、駆動用ＩＣ毎に補正す
る。
施例では駆動用ＩＣのＮブロック（Ｎ≧ｌ）毎（本例で
はＮ＝１となる）に、クロックデューティ補正を行うク
ロックデューテイ補正回路７を接続している。クロック
入力端子から入力する画像データ転送クロックＳＣＫＩ
は、駆動用ＩＣ内部の２つのインバータ回路を介してシ
フトレジスタ４に入力される。このインバータ回路の１
段目出力をクロックデューティ補正回路７にも入力し、
その補正回路７の出力を後段のインバータ回路に入力
し、そのインバータ回路の出力ＳＣＫＯを次段にカスケ
ード接続される駆動用ＩＣのＳＣＫＩに接続する。これ
により、駆動用ＩＣ内部、もしくは接続配線容量等によ
るクロックデューティ変化を、駆動用ＩＣ毎に補正す
る。
【００２８】このクロックデューティ補正回路７の構成
として、例えばＣＲ時定数回路の定数を変更してクロッ
クデューティの補正をする構成が好適である。この場
合、定数設定を選択できるような構成にして、記録装置
の形態に対応してその補正をかけるようにしても好まし
い。上記補正回路７にｎ ｂｉｔの補正データの入出力
端子を設け、これらの入出力端子をカスケード接続する
ことも可能である。いずれにしても、駆動用ＩＣ内にお
いてクロックデューティ変化の補正を行うことができる
ので、記録装置に駆動用ＩＣを実装するだけで信頼性の
高い記録装置を提供することができる。
として、例えばＣＲ時定数回路の定数を変更してクロッ
クデューティの補正をする構成が好適である。この場
合、定数設定を選択できるような構成にして、記録装置
の形態に対応してその補正をかけるようにしても好まし
い。上記補正回路７にｎ ｂｉｔの補正データの入出力
端子を設け、これらの入出力端子をカスケード接続する
ことも可能である。いずれにしても、駆動用ＩＣ内にお
いてクロックデューティ変化の補正を行うことができる
ので、記録装置に駆動用ＩＣを実装するだけで信頼性の
高い記録装置を提供することができる。
【００２９】Ｃ．その他の実施例 さらに本発明の他の実施例として、記録装置上に搭載さ
れる駆動用ＩＣをＮブロック毎に設けられた画像データ
信号転送クロック出力をクロックデューティ補正回路で
モニター（観測）しながら、そのモニター出力状態に応
じて、クロックデューティを各々補正することもでき
る。
れる駆動用ＩＣをＮブロック毎に設けられた画像データ
信号転送クロック出力をクロックデューティ補正回路で
モニター（観測）しながら、そのモニター出力状態に応
じて、クロックデューティを各々補正することもでき
る。
【００３０】この場合、各ポイントのクロックデューテ
ィ変化に応じて、クロックデューティ補正回路がクロッ
クデューティを変化させる構成をとる。この補正回路の
簡略化を図るために、例えば、駆動用ＩＣ毎に補正用の
パターンをｎ本配置し、記録装置の特性に応じて、これ
ら任意のパターンを切断することによりクロックデュー
ティ変化の補正を行うようにしてもよい。
ィ変化に応じて、クロックデューティ補正回路がクロッ
クデューティを変化させる構成をとる。この補正回路の
簡略化を図るために、例えば、駆動用ＩＣ毎に補正用の
パターンをｎ本配置し、記録装置の特性に応じて、これ
ら任意のパターンを切断することによりクロックデュー
ティ変化の補正を行うようにしてもよい。
【００３１】なお、本発明は駆動用ＩＣが濃度階調制御
可能な複雑な駆動回路を有するものであっても上記実施
例と同様に適用できることはいうまでもない。駆動用Ｉ
Ｃの実装方法が、ワイヤボンディング方式やフリップチ
ップ方式であっても同様に適用できるものであり、記録
装置の用途、および解像度に限定されるものではない。
可能な複雑な駆動回路を有するものであっても上記実施
例と同様に適用できることはいうまでもない。駆動用Ｉ
Ｃの実装方法が、ワイヤボンディング方式やフリップチ
ップ方式であっても同様に適用できるものであり、記録
装置の用途、および解像度に限定されるものではない。
【００３２】
【発明の効果】以上説明したように、本発明によれば以
下のような効果が得られる。
下のような効果が得られる。
【００３３】 駆動用ＩＣの最終段の出力信号端子の
画像データ信号転送クロックが画像データ信号を転送で
きるのに十分なクロックデューティとなるように、駆動
用ＩＣの最初の段に入力する画像データ信号転送クロッ
クのデューティを変化させるクロックデューティ制御回
路を設けたので、簡単な構成で画像データを記録素子に
確実に転送でき、これにより低廉で信頼性の高い記録装
置を提供できる。
画像データ信号転送クロックが画像データ信号を転送で
きるのに十分なクロックデューティとなるように、駆動
用ＩＣの最初の段に入力する画像データ信号転送クロッ
クのデューティを変化させるクロックデューティ制御回
路を設けたので、簡単な構成で画像データを記録素子に
確実に転送でき、これにより低廉で信頼性の高い記録装
置を提供できる。
【００３４】 また、駆動用ＩＣのＮプロック（Ｎ≧
１）毎にクロックデューティ補正を行うことで、より確
実なデータ転送ができる。
１）毎にクロックデューティ補正を行うことで、より確
実なデータ転送ができる。
【００３５】 さらに、駆動用ＩＣの最終段、もしく
はＮブロック毎に設けた画像データ信号転送クロック出
力をモニターしながら、このモニター出力に応じてクロ
ックデューティを補正することで、より信頼性の向上が
図れる。
はＮブロック毎に設けた画像データ信号転送クロック出
力をモニターしながら、このモニター出力に応じてクロ
ックデューティを補正することで、より信頼性の向上が
図れる。
【図１】従来の記録装置の回路構成を示す回路図であ
る。
る。
【図２】図１の従来の駆動用ＩＣの回路構成を示す回路
図である。
図である。
【図３】図２のシフトレジスタにおけるデータＳＩとク
ロック信号ＳＣＫの基本的関係を示す波形図である。
ロック信号ＳＣＫの基本的関係を示す波形図である。
【図４】従来装置において、駆動用ＩＣによるクロック
信号ＳＣＫの変化を示す波形図である。
信号ＳＣＫの変化を示す波形図である。
【図５】従来装置において、クロックＳＣＫの入力波形
が駆動用ＩＣを遷移していく毎に変形する状態を示す波
形図である。
が駆動用ＩＣを遷移していく毎に変形する状態を示す波
形図である。
【図６】従来装置において、図５の現象によりクロック
ＳＣＫの立ち上がりエッジがデータＳＩをシフトできな
くなってしまう状態を示す波形図である。
ＳＣＫの立ち上がりエッジがデータＳＩをシフトできな
くなってしまう状態を示す波形図である。
【図７】本発明の一実施例の記録装置の回路構成を示す
回路図である。
回路図である。
【図８】本発明の実施例でのクロックデューティ変化を
説明する波形図である。
説明する波形図である。
【図９】本発明の実施例におけるクロックデューティ変
化の方法の一例を示す波形図である。
化の方法の一例を示す波形図である。
【図１０】本発明の他の実施例の駆動用ＩＣの回路構成
を示す回路図である。
を示す回路図である。
１ 記録素子 ３ ラッチ回路 ４ シフトレジスタ ５ 駆動用ＩＣ ６ クロックデューティ制御回路 ７ クロックデューティ補正回路 ２２ Ｄ型フリップフロップ回路 ２，２１ ＡＮＤ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菊田 昌哉 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 平４−5054（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/12 B41J 2/37
Claims (18)
- 【請求項１】 複数の記録素子を用いて記録を行う記録
装置において、 前記複数の記録素子の駆動に関わる信号を順次転送する
回路と、 前記順次転送される信号を補正する補正回路と、 を有することを特徴とする記録装置。 - 【請求項２】 前記補正回路は、前記信号の転送によっ
て生じる信号の劣化を補正する回路である請求項１に記
載の記録装置。 - 【請求項３】 前記信号は、前記記録素子の駆動を制御
するための制御信号である請求項１に記載の記録装置。 - 【請求項４】 前記制御信号は、信号転送用のクロック
信号である請求項３に記載の記録装置。 - 【請求項５】 前記補正回路は前記信号を順次転送する
複数の回路の前段に設けられている請求項１に記載の記
録装置。 - 【請求項６】 前記補正回路は前記信号を順次転送する
複数の回路間に設けられている請求項１に記載の記録装
置。 - 【請求項７】 前記信号を順次転送する回路の複数がカ
スケード接続されている請求項１に記載の記録装置。 - 【請求項８】 複数の記録素子を用いて記録を行う記録
回路ユニットにおいて、 前記複数の記録素子の駆動に関わる信号を順次転送する
回路と、 前記順次転送される信号を補正する補正回路と、 を有することを特徴とする記録回路ユニット。 - 【請求項９】 前記補正回路は、前詞信号の転送によっ
て生じる信号の劣化を補正する回路である請求項８に記
載の記録回路ユニット。 - 【請求項１０】 前記信号は、前記記録素子の駆動を制
御するための制御信号である請求項８に記載の記録回路
ユニット。 - 【請求項１１】 前記制御信号は、信号転送用のクロッ
ク信号である請求項１０に記載の記録回路ユニット。 - 【請求項１２】 前記補正回路は前記信号を順次転送す
る複数の回路の前段に設けられている請求項８に記載の
記録回路ユニット。 - 【請求項１３】 前記補正回路は前記信号を順次転送す
る複数の回路間に設けられている請求項８に記載の記録
回路ユニット。 - 【請求項１４】 前記信号を順次転送する回路の複数が
カスケード接続されている請求項８に記載の記録回路ユ
ニット。 - 【請求項１５】 複数の記録素子と、 画像データ信号の信号線および面像データ信号転送クロ
ックの信号線を含む複数の駆動信号線をカスケード接続
して、前記画像データ信号に対応して前記記録素子へ選
択的に記録電流を供給する複数の駆動用集積回路と、 該駆動用集積回路の最終段の出力信号端子の前記画像デ
ータ信号転送クロックが前記画像データ信号を転送する
のに十分なデューティとなるように、当該駆動用集積回
路に入力する前記画像データ信号転送クロックのデュー
ティを補正する画像データ信号転送クロック制御回路
と、 を具備したことを特徴とする記録装置。 - 【請求項１６】 前記画像データ信号転送クロック制御
回路は前記駆動用集積回路の１ブロックまたは複数ブロ
ック毎に接続されていることを特徴とする請求項１５に
記載の記録装置。 - 【請求項１７】 前記画像データ信号転送クロック制御
回路は前記駆動用集積回路の最終段の出力信号端子、も
しくは前記ブロック毎の出力信号端子の前記画像データ
信号転送クロックの状態に応じて前記デューティの補正
を行うことを特徴とする請求項１５または１６に記載の
記録装置。 - 【請求項１８】 駆動集積回路を複数有し、複数の記録
素子を配列すると共に、該複数の記録素子を駆動するた
めの信号を受ける記録装置において、 前記複数の記録素子の駆動に関わる信号を順次転送する
回路と、 前記順次転送される信号を補正する補正回路と、 を有することを特徴とする記録装置。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10477692A JP3226595B2 (ja) | 1992-04-23 | 1992-04-23 | 記録装置および記録回路ユニット |
| TW082102875A TW235355B (ja) | 1992-04-23 | 1993-04-15 | |
| CA002094582A CA2094582C (en) | 1992-04-23 | 1993-04-21 | Recording apparatus |
| KR1019930006694A KR970007637B1 (ko) | 1992-04-23 | 1993-04-21 | 기록장치와, 복수의 기록소자를 지니는 기록헤드를 구동하는 구동회로 및 그 기록헤드를 구동하는 방법 |
| DE69323789T DE69323789T2 (de) | 1992-04-23 | 1993-04-22 | Aufzeichnungsgerät |
| EP93303130A EP0567328B1 (en) | 1992-04-23 | 1993-04-22 | Recording apparatus |
| AU37128/93A AU653289B2 (en) | 1992-04-23 | 1993-04-22 | Recording apparatus |
| CN93104635A CN1050327C (zh) | 1992-04-23 | 1993-04-22 | 线式记录装置 |
| AT93303130T ATE177370T1 (de) | 1992-04-23 | 1993-04-22 | Aufzeichnungsgerät |
| US08/050,627 US5519416A (en) | 1992-04-23 | 1993-04-22 | Recording apparatus with cascade connected integrated drive circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10477692A JP3226595B2 (ja) | 1992-04-23 | 1992-04-23 | 記録装置および記録回路ユニット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05298036A JPH05298036A (ja) | 1993-11-12 |
| JP3226595B2 true JP3226595B2 (ja) | 2001-11-05 |
Family
ID=14389887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10477692A Expired - Fee Related JP3226595B2 (ja) | 1992-04-23 | 1992-04-23 | 記録装置および記録回路ユニット |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US5519416A (ja) |
| EP (1) | EP0567328B1 (ja) |
| JP (1) | JP3226595B2 (ja) |
| KR (1) | KR970007637B1 (ja) |
| CN (1) | CN1050327C (ja) |
| AT (1) | ATE177370T1 (ja) |
| AU (1) | AU653289B2 (ja) |
| CA (1) | CA2094582C (ja) |
| DE (1) | DE69323789T2 (ja) |
| TW (1) | TW235355B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3513435B2 (ja) * | 1999-08-24 | 2004-03-31 | キヤノン株式会社 | 記録ヘッド、記録ヘッドを用いた記録装置および記録ヘッドの制御方法 |
| SG89371A1 (en) * | 2000-01-31 | 2002-06-18 | Canon Kk | Printhead, printhead driving method, and data output apparatus |
| JP4666818B2 (ja) * | 2001-06-15 | 2011-04-06 | キヤノン株式会社 | 記録ヘッド、記録ヘッドカートリッジ及びその記録装置 |
| US6908175B2 (en) * | 2002-04-15 | 2005-06-21 | Canon Kabushiki Kaisha | Printing apparatus and print control method |
| KR100476950B1 (ko) * | 2002-12-06 | 2005-03-17 | 삼성전자주식회사 | 잉크젯 프린터의 헤드구동장치 및 그의 제어방법 |
| CN100448673C (zh) * | 2005-12-31 | 2009-01-07 | 财团法人工业技术研究院 | 多任务喷印系统电路及其控制电路 |
| KR20100081556A (ko) * | 2009-01-06 | 2010-07-15 | 삼성전자주식회사 | 잉크젯 프린터 헤드 보호 장치 및 방법 |
| US8864276B2 (en) * | 2010-05-10 | 2014-10-21 | Canon Kabushiki Kaisha | Printhead and printing apparatus utilizing data signal transfer error detection |
| JP6474004B2 (ja) * | 2016-05-12 | 2019-02-27 | パナソニックＩｐマネジメント株式会社 | 親機および通信方法 |
| JP7069714B2 (ja) * | 2017-12-28 | 2022-05-18 | セイコーエプソン株式会社 | 圧電方式プリントヘッドおよび圧電方式インクジェットプリンター |
| JP2022174366A (ja) * | 2021-05-11 | 2022-11-24 | エイブリック株式会社 | サーマルヘッド駆動用集積回路及びサーマルヘッド駆動用集積回路の製造方法。 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1127227A (en) * | 1977-10-03 | 1982-07-06 | Ichiro Endo | Liquid jet recording process and apparatus therefor |
| JPS5936879B2 (ja) * | 1977-10-14 | 1984-09-06 | キヤノン株式会社 | 熱転写記録用媒体 |
| US4330787A (en) * | 1978-10-31 | 1982-05-18 | Canon Kabushiki Kaisha | Liquid jet recording device |
| US4345262A (en) * | 1979-02-19 | 1982-08-17 | Canon Kabushiki Kaisha | Ink jet recording method |
| US4463359A (en) * | 1979-04-02 | 1984-07-31 | Canon Kabushiki Kaisha | Droplet generating method and apparatus thereof |
| US4313124A (en) * | 1979-05-18 | 1982-01-26 | Canon Kabushiki Kaisha | Liquid jet recording process and liquid jet recording head |
| DE3170921D1 (en) * | 1980-03-20 | 1985-07-18 | Olivetti & Co Spa | Serial dot printer for office machines |
| JPS5779761A (en) * | 1980-11-05 | 1982-05-19 | Sony Corp | Drive method for thermo-sensing picture display device |
| US4558333A (en) * | 1981-07-09 | 1985-12-10 | Canon Kabushiki Kaisha | Liquid jet recording head |
| US4514738A (en) * | 1982-11-22 | 1985-04-30 | Tokyo Shibaura Denki Kabushiki Kaisha | Thermal recording system |
| JPS5998878A (ja) * | 1982-11-29 | 1984-06-07 | Toshiba Corp | サ−マル記録装置 |
| JPS59123670A (ja) * | 1982-12-28 | 1984-07-17 | Canon Inc | インクジエツトヘツド |
| JPS59138461A (ja) * | 1983-01-28 | 1984-08-08 | Canon Inc | 液体噴射記録装置 |
| JPS6071260A (ja) * | 1983-09-28 | 1985-04-23 | Erumu:Kk | 記録装置 |
| SU1200388A1 (ru) * | 1984-06-06 | 1985-12-23 | Balanovskij Leonid | Устройство доя формирования импульсных последовательностей |
| JP2812461B2 (ja) * | 1986-11-29 | 1998-10-22 | キヤノン株式会社 | 画像形成装置 |
| JPH01128859A (ja) * | 1987-11-16 | 1989-05-22 | Canon Inc | 記録装置 |
| JP2845933B2 (ja) * | 1989-04-24 | 1999-01-13 | キヤノン株式会社 | 記録ヘッドユニット |
| JPH0332159A (ja) * | 1989-06-28 | 1991-02-12 | Konica Corp | 画像処理装置 |
| JPH0387773A (ja) * | 1989-08-31 | 1991-04-12 | Canon Inc | 画像印字装置 |
| JPH03117913A (ja) * | 1989-09-30 | 1991-05-20 | Nec Corp | クロック形成回路 |
| ATE122967T1 (de) * | 1990-02-02 | 1995-06-15 | Canon Kk | Tintenstrahlaufzeichnungskopf und tintenstrahlaufzeichnungsgerät mit diesem aufzeichnungskopf. |
| JPH04219014A (ja) * | 1990-12-13 | 1992-08-10 | Fujitsu Ltd | 低周波遅延回路 |
-
1992
- 1992-04-23 JP JP10477692A patent/JP3226595B2/ja not_active Expired - Fee Related
-
1993
- 1993-04-15 TW TW082102875A patent/TW235355B/zh active
- 1993-04-21 CA CA002094582A patent/CA2094582C/en not_active Expired - Fee Related
- 1993-04-21 KR KR1019930006694A patent/KR970007637B1/ko not_active IP Right Cessation
- 1993-04-22 EP EP93303130A patent/EP0567328B1/en not_active Expired - Lifetime
- 1993-04-22 AU AU37128/93A patent/AU653289B2/en not_active Ceased
- 1993-04-22 AT AT93303130T patent/ATE177370T1/de not_active IP Right Cessation
- 1993-04-22 CN CN93104635A patent/CN1050327C/zh not_active Expired - Fee Related
- 1993-04-22 US US08/050,627 patent/US5519416A/en not_active Expired - Fee Related
- 1993-04-22 DE DE69323789T patent/DE69323789T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5519416A (en) | 1996-05-21 |
| KR930021395A (ko) | 1993-11-22 |
| DE69323789T2 (de) | 1999-09-02 |
| KR970007637B1 (ko) | 1997-05-13 |
| CA2094582A1 (en) | 1993-10-24 |
| EP0567328B1 (en) | 1999-03-10 |
| AU653289B2 (en) | 1994-09-22 |
| CA2094582C (en) | 1998-11-10 |
| ATE177370T1 (de) | 1999-03-15 |
| EP0567328A1 (en) | 1993-10-27 |
| CN1050327C (zh) | 2000-03-15 |
| CN1079186A (zh) | 1993-12-08 |
| TW235355B (ja) | 1994-12-01 |
| AU3712893A (en) | 1993-11-11 |
| JPH05298036A (ja) | 1993-11-12 |
| DE69323789D1 (de) | 1999-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6211849B1 (en) | Liquid crystal display device | |
| JP3226595B2 (ja) | 記録装置および記録回路ユニット | |
| JP2702426B2 (ja) | サーマルヘッド装置 | |
| US5389953A (en) | Non-impact printer module with improved burn-in testing capability and method using same | |
| JP3271738B2 (ja) | データ転送装置 | |
| JPH10153760A (ja) | 液晶表示装置 | |
| JPH01262155A (ja) | 固体走査型記録ヘッドの駆動方法及びその装置 | |
| US6595610B2 (en) | Signaling method for a pen driver circuit interface | |
| EP0367550B1 (en) | A drive circuit for a printer | |
| JPH09109389A (ja) | インクジェット記録装置の記録素子駆動用集積回路 | |
| EP0537680B1 (en) | Thermal print head driving circuit | |
| JP2002178490A (ja) | インクジェットプリンタ | |
| EP0552719A2 (en) | Thermal head driving circuit | |
| JP2000246938A (ja) | 記録ヘッド駆動装置 | |
| JPS6222794B2 (ja) | ||
| JP2693442B2 (ja) | 記録装置 | |
| JPH0890815A (ja) | サーマルヘッド | |
| US5438346A (en) | Compatible thermal head having strobe signal converting member | |
| JP3323138B2 (ja) | サーマルヘッド駆動用集積回路 | |
| JP2572156B2 (ja) | ライン印字ヘッド用ドライバｉｃ | |
| JPS6028180B2 (ja) | 記録ヘツド | |
| JPH04296575A (ja) | サーマルヘッド | |
| KR101147831B1 (ko) | 라인 온 글래스형 액정 표시 장치 | |
| JP2740603B2 (ja) | 記録ヘッド駆動用半導体チップ及び記録ヘッド駆動装置 | |
| JPH04255368A (ja) | 光プリントヘッド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |