JP4080643B2 - 2電力型サーマルヘッド - Google Patents
2電力型サーマルヘッド Download PDFInfo
- Publication number
- JP4080643B2 JP4080643B2 JP18304299A JP18304299A JP4080643B2 JP 4080643 B2 JP4080643 B2 JP 4080643B2 JP 18304299 A JP18304299 A JP 18304299A JP 18304299 A JP18304299 A JP 18304299A JP 4080643 B2 JP4080643 B2 JP 4080643B2
- Authority
- JP
- Japan
- Prior art keywords
- print data
- period
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、例えば加熱温度に応じて異なる発色をする感熱体に対して好適な、異なる加熱温度を同一走査時に出力が可能な2色印字用のサーマルヘッドに関し、特に高温用のサーマルヘッドとして使用する場合と低温用のサーマルヘッドとして使用する場合に発熱ヘッドにおける発生エネルギーに高低の差をつけて印字品質を最適化可能にしたものに関する。
【0002】
【従来の技術】
サーマルヘッドにより感熱紙に対して印刷する場合、従来では、図9(A)に示す如く、印字エネルギー(温度)をT0 より高くすると印字温度が例えば黒色の如き一定の色として印刷され、それより低いエネルギーの場合印字濃度は薄くなるので、印字したくない部分はサーマルヘッドを加熱しない。つまり一ライン上でのデータの有無により印字する、印字しないの動作制御のみを行っている。
【0003】
またこの制御を行うにあたり、サーマルヘッド基板の蓄熱による温度上昇を制限するための履歴制御回路を付加したものも存在するが、印字に際してサーマルヘッドを単一温度、つまり単一のエネルギーに制御することが目標であった。
【0004】
近年、高温のサーマルヘッドで印刷するときは例えば黒色で印刷され、低温のサーマルヘッドで印刷するときは例えば赤色で印刷されるという複数色感熱用紙が製造されている。例えば王子製紙株式会社の製品名MB−23として提供されている。
【0005】
即ち、この種の感熱用紙は、図9(B)に示す如く、サーマルヘッドの印字エネルギー(温度)がT2 のとき、例えば赤に発色し、印字エネルギーがT1 のとき(T2 <T1 )黒に発色する。なおT1 よりも更に高くすると白化現象が現れる。なおこの種の感熱用紙は赤−黒の組み合わせのみでなく、印字エネルギーの低・高に基づき他の色の組み合わせのものも存在する。
【0006】
ところでこのような複色感熱用紙を使用して、複色印刷を行うとき、例えば図10(A)に示す如く、走査線L0 上での赤黒印刷を行う場合、従来ではサーマルヘッドを、例えば先ず赤色用の印字データ部分を低温度に対応する電流量によりデータ転送を行い、それから再度同一走査線L0 上を高温度に対応する電流量によりデータ転送を行うことが必要であった。
【0007】
また、図10(B)に示す如き、赤黒2色印刷を行う場合でも走査線L1 、L2 ・・・において、これまた赤色部分の印字データを低温度に対応する電流量によりデータ転送を行い、それから同一走査線L1 、L2 ・・・上を高温度に対応する電流量によりデータ転送を行っていた。
【0008】
このように2種類のエネルギーに対応するため、1ラインにおいて2回のデータ転送を行い、各々のエネルギーを設定していた。このため1ラインにおいて2回のデータ転送を必要とするため印字速度が遅いという問題があった。
【0009】
これを解決するため本発明者は先に特願平9−302728号、特願平10−12320号等で1ラインにおいて大小の異なるエネルギー設定を行う場合でも一回の走査でこれを可能としたサーマルヘッドを提案した。
【0010】
【発明が解決しようとする課題】
ところで前記従来のサーマルヘッドでは、大小の印字エネルギーの設定は、サーマルヘッドの単位時間における発熱量を一定にしておき、その発熱時間の大小により定めていた。すなわち単位時間における発熱量をWとし、サーマルヘッドの抵抗をr0 とし、印加電圧をVとすると、サーマルヘッドの単位時間における発熱量WはW=V2 /rで定まる。サーマルヘッドを高エネルギー状態で使用する場合、サーマルヘッドを時間t2 だけ、つまりW×t2 だけ発熱させ、低エネルギー状態で使用する場合サーマルヘッドを時間t1 (t2 >t1 )だけ、つまりW×t1 だけ発熱させていた。
【0011】
すなわち、前記大小の異なるエネルギー設定を、後述するストローブ信号の大小にもとづき一回の走査で設定可能としたサーマルヘッドでは、印字エネルギーの大小は、単位時間の発熱量を同一としてそのサーマルヘッドのヒータの加熱時間の大小のみにより設定していた。
【0012】
したがって、印字エネルギーを小さくするため、加熱時間を短くしても、単位時間の発熱量は高エネルギー状態の場合と同一のため、感熱用紙の性質によっては発色が不充分であるものが存在する。またサーマルヘッドより低エネルギーの熱量を与えることにより、高エネルギー状態で印刷した文字等を消去するリライタブルの用紙に使用するとき、時間が短いため十分に文字を消去できない場合もあった。
【0013】
このため本発明の目的は、発熱抵抗に直列に付加抵抗を接続状態に構成し、高エネルギー状態で使用する場合には発熱抵抗のみを付勢し、低エネルギー状態で使用する場合には発熱抵抗に付加抵抗を直列接続した状態で付勢した、薄膜構成の2電力型サーマルヘッドを提供することである。即ち、同一発熱体で、同一電源を使用した場合でも、異なるエネルギーを与えることができる薄膜サーマルヘッドを提供することである。
【0014】
【課題を解決するための手段】
本発明の概略構成を図1により説明する。図1において100はアルミナの如き絶縁基板、101はグレーズ層、102はボロンドープのポリシリコン層、102−1は発熱体層、102−2は付加抵抗部、103は共通電極層、104は導電線、104−1は第1電極接続部、104−2は第2電極接続部、105は保護層、106は発熱部である。
【0015】
高エネルギー状態の場合は、第1電極接続部104−1に接続された第1スイッチング手段がオンになり、発熱体層102−1が発熱制御される。低エネルギー状態の場合は、第2電極接続部104−2に接続された第2スイッチング手段がオンになり、発熱体層102−1と付加抵抗部102−2とが直列接続された状態で発熱体層102−1が発熱制御される。このとき付加抵抗部102−2における発熱は絶縁基板100を経由して放熱される。
【0016】
本発明における前記目的は下記の構成により達成することができる。
【0017】
(1)加熱温度にもとづき異なる色を発色する複数色感熱用紙に対して複数の異なるエネルギーで加熱する薄膜抵抗層を有するサーマルヘッドを設けるとともに、このサーマルヘッドに、絶縁基板上に部分的に設けられたグレーズ層上に形成された薄膜抵抗層と、この薄膜抵抗層上に設けられ、第1スイッチング手段に接続される第1電極接続部と、この薄膜抵抗層上に設けられ、第2スイッチング手段に接続される第2電極接続部を設け、前記薄膜抵抗層を第1のエネルギーで発熱するとき前記第1スイッチング手段に第1のストローブ信号を入力する第1のストローブ信号入力手段を接続し、また前記薄膜抵抗層を第1のエネルギーよりも小さい第2のエネルギーで発熱するとき前記第2スイッチング手段に第2のストローブ信号を入力する第2のストローブ信号入力手段を接続し、前記第1のストローブ信号入力手段は前記薄膜抵抗層に対して第1のエネルギーに対応する時間の加熱制御を行い、前記第2のストローブ信号入力手段は前記薄膜抵抗層に対して、前記第1のエネルギーよりも短い、第2のエネルギーに対応する時間の加熱制御を行い、また前記第1のストローブ信号に基づき印字される印字データと、第1の加熱時間制御信号が入力される第1のゲート手段と、印字データの1ライン前の印字データと、前記印字データの1ライン前の印字データの左右の印字データと、印字データの2ライン前の印字データによる印字範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第1のストローブ信号に基づく加熱時間を制御する前記第1の加熱時間制御信号を出力する第1の加熱時間制御信号出力ゲート手段と、前記第2のストローブ信号に基づき印字される印字データと、第2の加熱時間制御信号が入力される第2のゲート手段と、印字データの1ライン前及び2ライン前の印字データよりなる印字制御範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第2のストローブ信号に基づく加熱時間を制御する前記第2の過熱時間制御信号を出力する第2の加熱時間制御信号出力ゲート手段と、第1のストローブ信号に基づき印字され、この印字が第2のストローブ信号に基づく印字制御に影響を与える、第2のストローブ信号に基づき印字される印字データの1ライン又は2ライン前、あるいは1ライン及び2ライン前の印字データが存在するとき、この存在を前記第2の過熱時間制御信号出力ゲート手段側に通知する接続手段とを具備し、この接続手段から伝達される信号にもとづき前記第2の加熱時間制御信号出力ゲート手段の出力する第2の加熱時間制御信号の出力期間を制御することを特徴とする。
【0019】
これにより下記の作用を奏することができる。
【0020】
(1)発熱抵抗部と付加抵抗部が一体形成された薄膜抵抗を絶縁基板上に形成するとともに、発熱抵抗部にはその下にグレーズ層が形成されているので、発熱抵抗部の発熱はグレーズ層により蓄熱され感熱紙に対する加熱処理を正確に行うことができるとともに、付加抵抗における発熱は、グレーズ層が形成されていない絶縁基板を経由して良好に放熱することができるので、発熱抵抗部と付加抵抗部を一体形成しても、付加抵抗部の発熱による悪影響の発生を抑制することができる。
【0021】
(2)第2ストローブ信号の入力にもとづき発熱抵抗部と付加抵抗部とを直列接続した状態でこれらが付勢されるので、発熱抵抗部における単位発熱量を、発熱抵抗部のみを単独付勢する高エネルギー状態の単位発熱量よりも小さくすることができる。このため低エネルギー状態における特性が、小さな単位発熱量を必要とする特性の感熱紙に好適な2電力型のサーマルヘッドを提供することができる。
【0022】
【発明の実施の形態】
本発明の一実施の形態を図1〜図6にもとづき説明する。図1は本発明の一実施の形態を示す2電力サーマルヘッドの発熱部分の断面図、図2は本発明の2電力サーマルヘッドの発熱部分と駆動用ICとの接続状態説明図、図3は従来例と本発明の発熱エネルギー比較図、図4は本発明におけるサーマルヘッドの1ドット当たりの制御回路、図5はその制御信号説明図、図6は本発明のサーマルヘッドを使用した2電力型サーマルヘッドの回路構成図である。
【0023】
本発明のサーマルヘッドは、図1に示す如く、アルミナの如き絶縁基板100上にグレーズ層101を形成する。このグレーズ層101は絶縁基板100の、後述する発熱部106の位置に部分的に形成される。
【0024】
そしてこの絶縁基板100及びグレーズ層101の上に、ボロンドープのポリシリコン層102が形成される。このポリシリコン層102の一端部には、例えばアルミニウムのコモン電極層103が設けられる。そして発熱抵抗部102−1を離して、これまた例えばアルミニウムの導電線104が設けられる。この導電線104はサーマルヘッドの印字ドット単位に設けられる。
【0025】
そして導電線104の左端は、後述する第1電極接続部104−1となり、この第1電極接続部104−1から、付加抵抗部102−2として機能するポリシリコン層を離して前記導電線104により構成された、後述する第2電極接続部104−2が設けられている。
【0026】
これらポリシリコン層102、コモン電極層103、導電線104上には、図1に示す如く、例えばSiBPで構成された保護層105が形成される。前記発熱抵抗部102−1とその上部の保護層部分が感熱紙を加熱する発熱部106を構成する。
【0027】
このようなグレーズ層101、ポリシリコン層102、コモン電極層103、導電線104、保護層105等が形成された絶縁基板100を、図2に示す如く、支持用アルミ板107上に配置する。支持用アルミ板107には別にインタフェース基板108が配置されており、このインタフェース基板108上には駆動用IC109が取付けられている。この駆動用IC109には、後述する図4に示す如きスイッチング手段であるFET1及びFET2を含む制御回路が構成されている。
【0028】
そして第1電極接続部104−1、第2電極接続部104−2は第1電極接続ワイヤ110、第2電極接続ワイヤ111によりそれぞれ駆動用IC109と接続され、また駆動用IC109は外部接続ワイヤ112によりインタフェース基板108を経由して、例えば後述する図6のシフトレジスタの如き外部回路と接続される。
【0029】
図1において、コモン電極層103と導電線104間のポリシリコン層102の発熱部分102−1の抵抗値をr0 とし、第1電極接続部104−1と第2電極接続部104−2間のポリシリコン層102の付加抵抗部102−2の抵抗値をr1 としたとき、第1電極接続部104−1とコモン電極103間に端子電圧Vを印加したときの発熱抵抗部102−1における発熱電力W0 は、図3(C)▲1▼の回路より下記(1)式の通りとなる。
【0030】
W0 =V2 /r0 ・・・(1)
また第2電極接続部104−2とコモン電極103間に端子電圧Vを印加したときの発熱抵抗部102−1における発熱電力W1 及び付加抵抗部102−2における発熱電力W2 は、図3(C)▲2▼の回路より、下記(2)、(3)式の通りとなる。
【0031】
W1 =(V×r0 /(r0 +r1 ))2 /r0 ・・・(2)
W2 =(V×r1 /(r0 +r1 ))2 /r1 ・・・(3)
前記特願平10−12320号で提案のものは、図3(A)に示す如く、発熱抵抗から感熱紙に対して単位時間に印加する電力W0 は、高エネルギー状態でも低エネルギー状態でも同じであり、高エネルギー状態の場合はその発熱時間t2 を、低エネルギー状態の場合の発熱時間t1 よりも長く設定することにより、高エネルギー状態における感熱紙への印加エネルギーはW0 ×t2 となり、低エネルギー状態における印加エネルギーW0 ×t1 よりも、発熱時間の差t2 −t1 だけ大きくなる。
【0032】
これに対して本発明では、図3(B)に示す如く、発熱抵抗から感熱紙に対して単位時間に印加する電力は高エネルギー状態の場合W0 であるが、低エネルギー状態の場合はW1 となり、W0 よりも低い。したがって発熱時間を、図3(B)の如く、両方の状態ともt2 とすれば高エネルギー状態における感熱紙への印加エネルギーはW0 ×t2 となり、低エネルギー状態における印加エネルギーW1 ×t2 よりも大きくなる。このように発熱抵抗における単位発熱量を調整することにより低エネルギー状態にすることができる。なお図3(B)の場合は、高エネルギー状態における発熱時間と低エネルギー状態における発熱時間が同一の場合について説明したが、同一である必要はなく、どちらかが長くとも短くとも、用紙の性質により適宜設定できる。
【0033】
しかも本発明では、低エネルギー状態で動作させた場合、前記(3)式で示す発熱が付加抵抗部102−2で生ずるが、付加抵抗部102−2をグレーズ層のない部分に設けることによりその放熱を高めることができ、サーマルヘッドとしての熱の影響を極力少なくできる。
【0034】
図1に示す本発明のサーマルヘッドの制御回路を図4、図5により説明する。図4(A)において、1、2はFET、3、4、5は多入力アンド回路、6はアンド回路、7〜10はナンド回路、11、12はEOR(エクスクルシーブオア)回路、13は出力保護回路、14〜18はインバータ、19、20はナンド回路、21はEOR回路、22〜24はインバータ、30、31はダイオード、r0 は発熱抵抗、r1 は付加抵抗である。そしてこれらの回路は、図2に示す駆動用IC109に構成されている。
【0035】
FET1、2はスイッチング回路であり、FET1は図1に示す第1電極接続部104−1に接続され、FET2は第2電極接続部104−2に接続される。
【0036】
出力保護回路13は、サーマルヘッドを構成するICが正常動作のとき、多入力アンド回路3、4に「1」を出力するものである。
【0037】
また図4(B)に示す、高エネルギー部の印字ドットQ1、Q2、Q3、LQ2、RQ2の有無を示す信号が、図4(A)に示す信号Q1、Q2、Q3、LQ2、RQ2として入力され、図4(C)に示す、低エネルギー部の印字ドットq1、q2、q3の有無を示す信号が、図4(A)に示す信号q1、q2、q3として入力される。
【0038】
そして、ストローブ信号STROBE1は、サーマルヘッドを高エネルギー部として加熱して用紙上に黒色印字するためのものであり、ストローブ信号STROBE2はサーマルヘッドを低エネルギー部として加熱して用紙上に例えば赤色印字するためのものである。
【0039】
いま、図4(B)に示す該当印字Q1を印字するとき、Q2、Q3、LQ2、RQ2に印字データがなければ、これらは「0」であり、ナンド回路7〜10はいずれも「1」を出力するので、多入力アンド回路5及び多入力アンド回路3はいずれも「1」を出力し、FET1はこれによりストローブ信号STROBE1により定められた時間T1 だけオンになり、サーマルヘッドの発熱抵抗r0 を発熱する。ここで発熱抵抗r0 は図1における発熱抵抗部102−1に相当する。
【0040】
しかしQ2、Q3、LQ2、RQ2の少なくとも1つに印字データがあれば、その蓄熱効果を考慮して、後述するように、これに応じたゲート信号A1、B1、A2、B2に基づき制御される時間だけ多入力アンド回路5から「0」が出力されて前記ストローブ信号STROBE1による多入力アンド回路3の「1」の出力時間が前記T1 よりも短くなるように制御し、ストローブ信号STROBE1におけるサーマルヘッドの発熱抵抗r0 を含む発熱部のエネルギーが等しくなるように制御する。
【0041】
また図4(C)に示す該当印字q1を印字するとき、q2、q3に印字データがなければ、これらは「0」であり、ナンド回路19、20はいずれも「1」を出力するのでアンド回路6及び多入力アンド回路4はいずれも「1」を出力し、FET2はこれによりストローブ信号STROBE2により定められた時間T2 だけFET2をオンにし、今度は発熱抵抗r0 と付加抵抗r1 が直列接続された状態でサーマルヘッドの発熱部における発熱抵抗r0 が発熱する。ここで付加抵抗r1 は図1における付加抵抗部102−2に相当する。
【0042】
しかしq2、q3の少なくとも1つに印字データがあれば、その蓄熱効果を考慮して、後述するように、これに応じたゲート信号C1、C2に基づき制御される時間だけアンド回路6から「0」が出力されて前記ストローブ信号STROBE2による多入力アンド回路4の「1」の出力時間が前記T2 よりも短くなるように制御し、ストローブ信号STROBE2におけるサーマルヘッドの発熱部のエネルギーが等しくなるように制御する。
【0043】
なお図5に示す各種の制御信号は、図示省略した制御信号出力回路より出力されるものであり、いずれも同じ周期Sで出力されるものである。
【0044】
図5(A)に示す制御信号は、サーマルヘッドを高エネルギー状態で制御する場合の各種制御信号であり、同(B)に示す制御信号はサーマルヘッドを低エネルギー状態で制御する場合の各種制御信号である。
【0045】
STROBE1信号は、図4(B)に示す印字制御範囲において、該当印字ドットQ1のみに印字ドットが存在する場合に、期間T1 だけFET1をオンにしてこれに接続されたサーマルヘッドを期間T1 だけ加熱制御するものであり、図5(A)に示す如く、期間T1 だけローレベルである。
【0046】
GATE A1信号は、STROBE1信号と同時に立下がり、期間t1 後に立上がるものである。
【0047】
GATE A2信号は、STROBE1信号と同時に立下がり、期間(t1 +t2 )後に立上がるものである。
【0048】
GATE B1信号は、STROBE1信号が立下がってから期間(t1 +t2 +t3 +t4 )後に立下がり、それから期間t5 後に、STROBE1信号と同時に立上がるものである。
【0049】
GATE B2信号は、STROBE1信号が立下がってから期間(t1 +t2 +t3 )後に立下がり、それから期間(t4 +t5 )後に、STROBE1信号と同時に立上がるものである。
【0050】
またSTROBE2信号は、図4(C)に示す印字制御範囲において、該当印字ドットq1のみに印字ドットが存在する場合に、期間T2 だけFET1をオンにしてこれに接続されたサーマルヘッドを期間T2 (T2 <T1 )だけ加熱制御するものであり、図5(B)に示す如く、STROBE1信号と同時に立下がり、期間T2 だけローレベルである。
【0051】
GATE C1信号は、STROBE2信号と同時に立下がり、期間t6 後に立上がるものである。
【0052】
GATE C2信号は、STROBE2信号と同時に立下がり、期間(t6 +t7 )後に立上がるものである。
【0053】
そしてこれらT1 、T2 、t1 〜t8 は、用紙の特性に応じて適宜設定できるものである。
【0054】
まず図4、図5に基づき、熱履歴制御について、図4(B)及び図4(C)に示す印字制御範囲、つまり高エネルギー部分については印字ドットQ1〜Q3、LQ2、RQ2について下記の如く、印字データが存在し、低エネルギー部分については印字ドットq1〜q3について、下記の如く、印字データが存在する場合について説明する。
【0055】
ここでQ1を該当印字ドットとするとき、Q2はその1ライン直前の印字ドットを示し、Q3はその2ライン直前の印字ドットを示す。またLQ2は1ライン前の左側の印字ドットを示し、RQ2は1ライン前の右側の印字ドットを示す。
【0056】
そしてq1を該当印字ドットとするとき、q2はその1ライン直前の印字ドットを示し、q3は2ライン直前の印字ドットを示す。
【0057】
(1)印字ドットQ1にのみ印字データが存在するとき、
図4(B)に示す印字制御範囲において、該当印字ドットQ1にのみ印字データがあり、Q2、Q3、LQ2、RQ2に印字データが存在しない場合、図4(A)ではQ1=「1」、Q2=「0」、Q3=「0」、LQ2=「0」、RQ2=「0」となる。
【0058】
これら各「0」によりナンド回路7〜ナンド回路10はそれぞれ「1」を出力するため、多入力アンド回路5は「1」を出力する。このときサーマルヘッドが正常であれば出力保護回路13から「1」が出力され、Q1=「1」であり、インバータ14に図5(A)に示す如きSTROBE1信号が伝達されるので、図5(A)に示す期間T1 だけ多入力アンド回路3から「1」が出力される。このときq1=「0」のため、多入力アンド回路4は「0」を出力する。
【0059】
このように、前記多入力アンド回路3から出力された「1」がオア回路2を経由してFET1に入力されるので、結局オア回路2は、Q1に印字データがあり、Q2、Q3、LQ2、RQ2に印字データがない場合、期間T1 だけ「1」をFET1に印加してこれをオンとし、FET1に接続されたサーマルヘッドの発熱抵抗r0 を期間T1 だけ発熱制御する。
【0060】
(2)印字ドットQ1とQ2に印字データが存在するとき、
該当印字ドットQ1とその1ライン前の印字ドットQ2に印字データが存在するとき、図4(A)ではQ1とQ2にそれぞれ「1」が印加され、Q3=「0」、LQ2=「0」、RQ2=「0」が印加される。これによりナンド回路8〜10はそれぞれ「1」を出力する。
【0061】
このときナンド回路7には、インバータ15により、図5(A)に示すGATE A1信号の反転信号とQ2=「1」が印加されるので、図5における期間t1 の間だけナンド回路7は「0」を出力し、他は「1」を出力する。従って多入力アンド回路5は、図5に示す期間T1 から期間t1 を引いた残りの期間(t2 +t3 +t4 +t5 )は「1」を出力し、FET1もこの期間だけオンとなり、FET1に接続されたサーマルヘッドの発熱抵抗r0 を(T1 −t1 )期間だけ発熱制御する。
【0062】
(3)印字ドットQ1とLQ2に印字データが存在するとき、
該当印字ドットQ1とその隣接左前の印字ドットLQ2に印字データが存在するとき、図4(A)のQ1とLQ2にそれぞれ「1」が印加され、Q2=「0」、Q3=「0」、RQ2=「0」が印加される。これによりナンド回路7及びナンド回路9、10はそれぞれ「1」を出力する。
【0063】
このとき、ナンド回路8にはLQ2=「1」と、EOR回路11の出力とが入力される。EOR回路11には、インバータ15による、図5(A)に示すGATE A1信号の反転信号と、インバータ16による、図5(A)に示すGATE A2信号の反転信号とが印加されるので、図5に示す期間t2 だけEOR回路11は「1」を出力し、他の期間は「0」を出力する。このためナンド回路8は期間t2 だけ「0」を出力し、他の期間は「1」を出力する。
【0064】
従って多入力アンド回路3は、図5に示す期間T1 から期間t2 を引いた残りの期間(t1 +t3 +t4 +t5 )は「1」を出力し、FET1もこの期間だけオンとなり、FET1に接続されたサーマルヘッドの発熱抵抗r0 を(T1 −t2 )期間だけ発熱制御する。
【0065】
(4)印字ドットQ1とRQ2に印字データが存在するとき、
該当印字ドットQ1とその隣接右前の印字ドットRQ2に印字データが存在するとき、図4(A)のQ1とRQ2にそれぞれ「1」が印加され、Q2=「0」、Q3=「0」、LQ2=「0」が印加される。これにより、ナンド回路7〜9はそれぞれ「1」を出力する。
【0066】
このとき、ナンド回路10にはRQ2=「1」と、EOR回路12の出力とが入力される。EOR回路12には、インバータ17による、図5(A)に示すGATE B1信号の反転信号と、インバータ18による、図5(A)に示すGATE B2の反転信号とが印加されるので、図2に示す期間t4 だけEOR回路12は「1」を出力し、他の期間は「0」を出力する。このためナンド回路10は期間t4 だけ「0」を出力し、他の期間は「1」を出力する。
【0067】
従って多入力アンド回路3は、図5に示す期間T1 から期間t4 を引いた残りの期間(t1 +t2 +t3 +t5 )は「1」を出力し、FET1もこの期間だけオンとなり、FET1に接続されたサーマルヘッドの発熱抵抗r0 を(T1 −t4 )期間だけ発熱制御する。
【0068】
(5)印字ドットQ1とQ3に印字データが存在するとき、
該当印字ドットQ1とその2ドット前の印字ドットQ3に印字データが存在するとき、図4(A)のQ1とQ3にそれぞれ「1」が印加され、Q2=「0」、LQ2=「0」、RQ2=「0」が印加される。これによりナンド回路7、8及び10はそれぞれ「1」を出力する。
【0069】
このときナンド回路9にはQ3=「1」と、インバータ17による、図5(A)に示すGATE B1信号の反転信号とが印加されるので、図5に示す期間t5 だけナンド回路9は「0」を出力し、他の期間は「1」を出力する。
【0070】
従って多入力アンド回路3は、図5に示す期間T1 から期間t5 を引いた残りの期間(t1 +t2 +t3 +t4 )は「1」を出力し、FET1もこの期間だけオンとなり、FET1に接続されたサーマルヘッドの発熱抵抗r0 を(T1 −t5 )期間だけ発熱制御する。
【0071】
(6)印字ドットQ1とQ2とQ3に印字データが存在するとき、
該当印字ドットQ1とその1ドット前の印字ドットQ2及びその2ドット前の印字ドットQ3に印字データが存在するとき、図4(A)のQ1、Q2、Q3にそれぞれ「1」が印加され、LQ2=「0」、RQ2=「0」が印加される。これによりナンド回路8及びナンド回路10はそれぞれ「1」を出力する。
【0072】
このとき、ナンド回路7にはQ2=「1」と、インバータ15による、図5(A)に示すGATE A1信号の反転信号とが印加されるので、図5における期間t1 の間だけナンド回路7は「0」を出力し、他の期間は「1」を出力する。またナンド回路9にはQ3=「1」と、インバータ17による、図5(A)に示すGATE B1信号の反転信号とが印加されるので、図5に示す期間t5 だけナンド回路9は「0」を出力し、他の期間は「1」を出力する。
【0073】
従って、多入力アンド回路3は、図5に示す期間T1 から期間t1 とt5 を引いた残りの期間(t2 +t3 +t4 )は「1」を出力し、FET1もこの期間だけオンとなり、FET1に接続されたサーマルヘッドの発熱抵抗r0 を(T1 −t1 −t5 )期間だけ発熱制御する。
【0074】
(7)印字ドットQ1と、Q2、Q3、LQ2、RQ3のうちの複数の印字ドットに印字データが存在するとき、
該当印字ドットQ1と、印字ドットQ2、Q3、LQ2、RQ2のうちの複数の印字ドット、例えばQ2とLQ2とに印字データが存在するとき、Q3=「0」、RQ2=「0」のためナンド回路9、10はそれぞれ「1」を出力する。
【0075】
このときナンド回路7には、前記(2)に示す如く、インバータ15により、図5(A)に示すGATE A1信号とQ2=「1」が印加されるので、図5における期間t1 の間だけナンド回路7は「0」を出力する。
【0076】
またナンド回路8には、前記(3)に示す如く、LQ2=「1」とEOR回路11の出力が入力される。EOR回路11には、インバータ15による、図5(A)に示すGATE A1信号の反転信号と、インバータ16による、図5(A)に示すGATE A2信号の反転信号が印加されるので、図5に示す期間t2 だけEOR回路11は「1」を出力し、他の期間は「0」を出力する。このため、ナンド回路8は期間t2 だけ「0」を出力する。
【0077】
従ってQ2とLQ2に印字データが存在するとき、該当印字ドットQ1と印字ドットQ2にデータが存在するとき多入力アンド回路5が「0」を出力する期間t1 と、該当印字ドットQ1と印字ドットLQ2にデータが存在するとき多入力アンド回路5が「0」を出力する期間t2 との和の(t1 +t2 )だけ多入力アンド回路5が「0」を出力し、FET1に接続されたサーマルヘッドの発熱抵抗r0 を(T1 −t1 −t2 )だけ発熱制御する。
【0078】
すなわち該当印字ドットQ1と、印字ドットQ2、Q3、LQ2、RQ2のうちの複数の印字ドットに印字データが存在するとき、該当印字ドットQ1と他の印字ドットQ2、Q3、LQ2、RQ2の印字ドットとにデータが存在するときに多入力アンド回路5から他の印字ドットに応じて、前記(2)〜(5)に説明した「0」の期間の和だけ多入力アンド回路5が「0」を出力し、これらの和の期間だけT1 より差引いた期間FET1に接続されたサーマルヘッドの発熱抵抗r0 を発熱する。
【0079】
例えば、Q1とQ2、Q3、LQ2、RQ2のすべてに印字データが存在するとき、T1 −(t1 +t2 +t4 +t5 )=t3 の期間だけ多入力アンド回路5は「1」を出力し、この期間t3 だけFET1に接続されたサーマルヘッドの発熱抵抗r0 を発熱する。
【0080】
(8)印字ドットq1にのみ印字データが存在するとき、
図4(C)に示す印字制御範囲において、該当印字ドットq1にのみ印字データがあり、q2、q3に印字データが存在しない場合、図4(A)ではq1=「1」、q2=「0」、q3=「0」となる。
【0081】
従ってq2=「0」、q3=「0」によりナンド回路19、20にそれぞれ「1」を出力するため、多入力アンド回路6は「1」を出力する。このときサーマルヘッドが正常であれば出力保護回路13から「1」が出力される。このときq1=「1」であり、インバータ22に図5(B)に示す如きSTROBE2信号が伝達されるので、図5(B)に示す期間T2 だけ多入力アンド回路4から「1」が出力される。このときQ1=「0」のため、多入力アンド回路3は「0」を出力する。
【0082】
このように、前記多入力アンド回路4から出力された「1」がFET2に入力されるので、結局FET2は、q1に印字データがあり、q2、q3に印字データがない場合、期間T2 だけ「1」をFET2に印加してこれをオンとし、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 が期間T2 だけ発熱制御される。
【0083】
(9)印字ドットq1とq2に印字データが存在するとき、
該当印字ドットq1とその1ライン前の印字ドットq2に印字データが存在するとき、図4(A)ではq1とq2にそれぞれ「1」が印加され、q3=「0」が印加される。これによりナンド回路20は「1」を出力する。
【0084】
このときナンド回路19には、インバータ23により、図5(B)に示すGATE C1信号の反転信号とq2=「1」が印加されるので、図5における期間t6 の間だけナンド回路19は「0」を出力し、他は「1」を出力する。従ってアンド回路6は、図5に示す期間T2 から期間t6 を引いた残りの期間(t7 +t8 )は「1」を出力し、多入力アンド回路4及びオア回路2もこの期間(t7 +t8 )だけ「1」を出力するので、FET2もこの期間だけオンとなり、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 が(T2 −t6 )期間だけ発熱制御される。
【0085】
(10)印字ドットq1とq3に印字データが存在するとき、
該当印字ドットq1とその2ドット前の印字ドットq3に印字データが存在するとき、図4(A)ではq1とq3にそれぞれ「1」が印加されq2=「0」が印加される。これによりナンド回路19は「1」を出力する。
【0086】
このとき、ナンド回路20には、q3=「1」と、EOR回路21の出力とが入力される。EOR回路21には、インバータ23による、図5(B)に示すGATE C1信号の反転信号と、インバータ24による、図5(B)に示すGATE C2信号の反転信号とが印加されるので、両信号の「1」、「0」の一致しない図5に示す期間t7 だけEOR回路21は「1」を出力し、他の期間は「0」を出力する。このためナンド回路20は期間t7 だけ「0」を出力し、他の期間は「1」を出力する。
【0087】
従ってアンド回路6は、図5に示す期間T2 から期間t7 を引いた残りの期間(t6 +t8 )は「1」を出力し、多入力アンド回路4及びオア回路2もこの期間(t6 +t8 )だけ「1」を出力するので、FET2もこの期間だけオンとなり、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 が(T2 −t7 )期間だけ発熱制御される。
【0088】
(11)印字ドットq1、q2、q3に印字データが存在するとき、
該当印字ドットq1と、その1ドット前の印字ドットq2及びその2ドット前の印字ドットq3にいずれも印字データが存在するとき、図4(A)のq1、q2、q3にそれぞれ「1」が印加される。
【0089】
このとき、前記(9)に示す如く、アンド回路19には、インバータ23により、図5(B)に示すGATE C1信号の反転信号とq2=「1」が印加されるので、図5における期間t6 の間だけナンド回路19は「0」を出力する。
【0090】
また、前記(10)に示す如く、ナンド回路20には、q3=「1」と、EOR回路21の出力とが入力される。このときEOR回路21には、インバータ23による、図5(B)に示すGATE C1信号の反転信号と、インバータ24による、図5(B)に示すGATE C2信号の反転信号とが印加されるので、両信号の「1」、「0」の一致しない図5に示す期間t7 だけEOR回路21は「1」を出力し、他の期間は「0」を出力する。このためナンド回路20は期間t7 だけ「0」を出力し、他の期間は「1」を出力する。
【0091】
従ってアンド回路6は、図5に示す期間T2 から期間t6 とt7 を引いた残りの期間t8 は「1」を出力し、多入力アンド回路4及びオア回路2もこの期間t8 だけ「1」を出力するので、FET2もこの期間t8 =T2 −(t6 +t7 )だけオンとなり、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 がこの期間T2 −(t6 +t7 )だけ発熱制御される。
【0092】
次に低エネルギー部のq1に印字データがあり、低エネルギー部のq2またはq3に印字データがなく、高エネルギー部のQ2又はQ3に印字データがある場合等についてその制御動作を説明する。なお印字データの性質上、同一ドットに高エネルギー部の印字データと低エネルギー部の印字データとが共に存在することがないように、印字データが作成されている。
【0093】
(2−1)印字ドットq1とQ2に印字データが存在するとき、
図4(C)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがありq2、q3に印字データがなく、図4(B)に示す高エネルギー部の印字ドットQ2に印字データがありQ3に印字データがない場合、図4(A)においてq1=「1」、q2=「0」、q3=「0」、Q2=「1」、Q3=「0」となる。
【0094】
このときq3=「0」のためナンド回路20は「1」を出力する。しかしナンド回路19においてはq2=「0」ではあるが、このq2の信号入力回路にダイオード30を介してQ2=「1」が入力される。さらにナンド回路19には、インバータ23により、図5(B)に示すGATE C1信号の反転信号が印加されるので、図5における期間t6 の間だけナンド回路19は「0」を出力し、他は「1」を出力する。
【0095】
従ってアンド回路6は図5に示す、STROBE2信号による期間T2 からt6 を引いた残りの期間(t7 +t8 )は「1」を出力し、多入力アンド回路4もこの期間(t7 +t8 )だけ「1」を出力するので、FET2もこの期間だけオンとなり、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 が(T2 −t6 )期間だけ発熱制御される。
【0096】
このようにして期間t6 だけ加熱時間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットQ2における蓄熱影響を防止することができる。
【0097】
(2−2)印字ドットq1とQ3に印字データが存在するとき、
図4(C)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがあり、q2、q3に印字データがなく、図4(B)に示す高エネルギー部の印字ドットQ3に印字データがありQ2に印字データがない場合、図4(A)においてq1=「1」、q2=「0」、q3=「0」、Q2=「0」、Q3=「1」となる。
【0098】
このとき、q2=「0」のためナンド回路19は「1」を出力する。しかしナンド回路20においてはq3=「0」ではあるが、このq3の信号入力回路にダイオード31を介してQ3=「1」が入力される。さらにナンド回路20には、EOR回路21の出力が入力される。このときEOR回路21には、インバータ23による、図5(B)に示すGATE C1信号の反転信号と、インバータ24による、図5(B)に示すGATE C2信号の反転信号とが印加されるので、両信号の「1」、「0」の一致しない、図5に示す期間t7 だけEOR回路21は「1」を出力し、他の期間は「0」を出力する。このためナンド回路20は期間t7 だけ「0」を出力し、他の期間は「1」を出力する。
【0099】
従ってアンド回路6は、図5に示す、STROBE2信号による期間T2 から期間t7 を引いた残りの期間(t6 +t8 )は「1」を出力し、多入力アンド回路4及びオア回路2もこの期間(t6 +t8 )だけ「1」を出力するので、FET2もこの期間だけオンとなり、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 が(T2 −t7 )期間だけ発熱制御される。
【0100】
このようにして期間t7 だけ加熱期間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットQ3における蓄熱影響を防止することができる。
【0101】
(2−3)印字ドットq1とQ2、Q3に印字データが存在するとき、
図4(C)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがあり、q2、q3に印字データがなく、図4(B)に示す高エネルギー部の印字ドットQ2、Q3に印字データが存在する場合、図11(A)においてq1=「1」、q2=「0」、q3=「0」、Q2=「0」、Q3=「0」となる。
【0102】
このときナンド回路19ではq2=「0」ではあるが、このq2の信号入力回路にダイオード30を介してQ2=「1」が入力される。さらにナンド回路19には、インバータ23により、図5(B)に示すGATE C1信号の反転信号が印加されるので、図5における期間t6 の間だけナンド回路19は「0」を出力し、他は「1」を出力する。
【0103】
またナンド回路20ではq3=「0」ではあるが、このq3の信号入力回路にダイオード31を介してQ3=「1」が入力される。ナンド回路20には、EOR回路21の出力が入力されるが、前記の如く、EOR回路21はGATE C1信号の反転信号とGATE C2信号の反転信号との「1」、「0」の一致しない、図5に示す期間t7 だけEOR回路21は「1」を出力し、他の期間は「0」を出力する。このため、図5における期間t7 の間ナンド回路20は「0」を出力し、他は「1」を出力する。
【0104】
従ってアンド回路6は、図5に示す、STROBE2信号による期間T2 から期間(t6 +t7 )を引いた残りの期間t8 だけ「1」を出力するので、FET2も期間t8 =T2 −(t6 +t7 )だけオンとなり、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 がこの期間t8 だけ発熱制御される。
【0105】
このようにして期間(t6 +t7 )だけ加熱期間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットQ2、Q3における蓄熱影響を防止することができる。
【0106】
(2−4)印字ドットq1、q2とQ3に印字データが存在するとき、
図4(C)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1と、印字ドットq2に印字データが存在してq3に印字データがなく、図4(B)に示す高エネルギー部の印字ドットQ3に印字データが存在するがQ2に印字データが存在しない場合、図4(A)において、q1=「1」、q2=「1」、q3=「0」、Q2=「0」、Q3=「1」となる。
【0107】
この場合は前記(3)と同様の制御が行われ、FET2は期間t8 =T2 −(t6 +t7 )だけオンとなる。
【0108】
このようにして期間(t6 +t7 )だけ発熱時間を短くすることにより、該当印字ドットq1に対する低エネルギー部の印字ドットq2のみでなく高エネルギー部の印字ドットQ3の蓄熱影響を防止することができる。
【0109】
(2−5)印字ドットq1、q3とQ2に印字データが存在するとき、
図4(C)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1と、印字ドットq3に印字データが存在してq2に印字データがなく、図4(B)に示す高エネルギー部の印字ドットQ2に印字データが存在するがQ3に印字データが存在しない場合、図4(A)において、q1=「1」、q2=「0」、q3=「1」、Q2=「1」、Q3=「0」となる。
【0110】
この場合も前記(3)と同様の制御が行われ、FET2は期間t8 =T2 −(t6 +t7 )だけオンとなる。
【0111】
このようにして期間(t6 +t7 )だけ発熱時間を短くすることにより、該当印字ドットq1に対する低エネルギー部の印字ドットq3のみでなく高エネルギー部の印字ドットQ2の蓄熱影響を防止することができる。
【0112】
このように制御される、本発明のサーマルヘッドを使用した2電力型サーマルヘッドの回路構成を、図6に基づき、他図を参照して説明する。図6では64ビットの印字ヘッドを制御する例を示すものであり、他図と同一部分については同一記号を付している。図6においてFET1、2は、図4(A)で説明した該当印字ドットQ1を印字制御するものであり、FET L1、L2はこの該当印字ドットQ1の左側の印字ドットを印字制御するFETを示し、FET R1、R2は該当印字ドットQ1の右側の印字ドットを印字制御するFETを示し、VSSは接地信号を示し、VDDは制御系の電源電圧を示す。
【0113】
40はシフトレジスタであって、高エネルギー部Q用の印字データが入力される64ビットの第1のシフトレジスタ(図示省略)と、低エネルギー部q用の印字データが入力される64ビットの第2シフトレジスタ(図示省略)により構成される。この例では、CLOCK信号により高エネルギー部Qの64ビットの入力データがDATAin1(Q)より第1シフトレジスタにシリアル入力され、また低エネルギー部qの64ビットの入力データがDATAin2(q)より第2シフトレジスタにシリアル入力され、それぞれDATAout1(Q)、DATAout(q)より、例えば次段にシリアル出力される。また41、42、43・・・は印字データを高エネルギー部Q用3ビット、低エネルギー部q用3ビットを保持するデータ保持用レジスタである。
【0114】
データ保持用レジスタ41は、LOAD信号により入力端D1 に伝達された1ビットの印字データを順次3ラインだけ保持するものであり、同じく入力端d1 に伝達された1ビットの印字データを順次3ラインだけ保持するものである。データ保持用レジスタ42、43・・・も同様である。
【0115】
例えば高エネルギー部に対する第1の印字データラインがシフトレジスタ40の第1シフトレジスタにセットされ、低エネルギー部に対する第1の印字データラインがシフトレジスタ40の第2シフトレジスタにセットされた後、LOAD信号をデータ保持用レジスタ41、42、43・・・のLATCH端子に入力すると、第1シフトレジスタの1ビット目のデータが伝達される入力端子D1 に伝達されたデータがデータ保持用レジスタ41に保持されてその端子Q1より出力され、第2シフトレジスタの1ビット目のデータが伝達される入力端子d1 に伝達されたデータがこれまたデータ保持用レジスタ41に保持されてその端子q1より出力される。
【0116】
同様に第1シフトレジスタ及び第2シフトレジスタの各2ビット目のデータがデータ保持用レジスタ42の出力端子Q1、q1より出力され、第1シフトレジスタ及び第2シフトレジスタの各3ビット目のデータがデータ保持用レジスタ43の出力端子Q1、q1より出力される。
【0117】
次に高エネルギー部に対する第2の印字データラインがシフトレジスタ40の第1シフトレジスタにセットされ、低エネルギー部に対する第2の印字データラインがシフトレジスタ40の第2シフトレジスタにセットされた後、LOAD信号をデータ保持用レジスタ41、42、43・・・のLATCH端子に入力すると、第1シフトレジスタの新しい1ビット目のデータが入力端子D1 に伝達されてこれがデータ保持用レジスタ41に保持されてその出力端子Q1より出力され、それまで出力端子Q1より出力されていたデータは次段にシフトされて出力端子Q2より出力される。同様な制御が第2シフトレジスタについても行われ、第2シフトレジスタの新しい1ビット目のデータが入力端子d1 に伝達されてこれがデータ保持用レジスタ41に保持されてその端子q1より出力され、それまで出力端子q1より出力されていたデータは次段にシフトされて出力端子q2より出力される。
【0118】
同様に第1シフトレジスタ及び第2シフトレジスタの各2ビット目のデータがデータ保持用レジスタ42の出力端子Q1、q1より出力され、それまで出力端子Q1、q1より出力されていたデータは次段にシフトされて出力端子Q2、q2より出力されることになる。
【0119】
データ保持用レジスタ43においても同様な制御が行われ、第1シフトレジスタ及び第2シフトレジスタの各3ビット目のデータがデータ保持用レジスタ43の出力端子Q1、q1より出力され、それまで出力端子Q1、q1より出力されていたデータは次段にシフトされて出力端子Q2、q2より出力されることになる。
【0120】
そして、高エネルギー部に対する第3の印字データラインがシフトレジスタ40の第1シフトレジスタにセットされ、低エネルギー部に対する第3の印字データラインがシフトレジスタ40の第2シフトレジスタにセットされた後、LOAD信号をデータ保持用レジスタ41、42、43・・・のLATCH端子に入力すると、前記と同様の制御が行われ、データ保持用レジスタ41においては、その第1シフトレジスタの新しい1ビット目のデータが出力端子Q1より出力され、それまで出力端子Q1、Q2より出力されていたデータは次段にシフトされてそれぞれ出力端子Q2、Q3から出力される。また第2シフトレジスタの新しい1ビット目のデータが出力端子q1より出力され、それまで出力端子q1、q2から出力されていたデータは次段にシフトされてそれぞれ出力端子q2、q3から出力される。
【0121】
データ保持用レジスタ42においても、同様に、その第1シフトレジスタの新しい2ビット目のデータが出力端子Q1より出力され、それまで出力端子Q1、Q2から出力されていたデータは次段にシフトされてそれぞれ出力端子Q2、Q3から出力される。また第2シフトレジスタの新しい2ビット目のデータが出力端子q1より出力され、それまで出力端子q1、q2から出力されていたデータは次段にシフトされてそれぞれ出力端子q2、q3から出力される。
【0122】
また出力端子Q2はダイオード30を介して出力端子q2と接続され、出力端子Q3はダイオード31を介して出力端子q3と接続されている。
【0123】
さらにデータ保持用レジスタ43においても、これまた同様に、その第1シフトレジスタの新しい3ビット目のデータが出力端子Q1より出力され、それまで出力端子Q1、Q2から出力されていたデータは次段にシフトされてそれぞれ出力端子Q2、Q3から出力される。また第2シフトレジスタの新しい3ビット目のデータが出力端子q1より出力され、それまで出力端子q1、q2から出力されていたデータは次段にシフトされてそれぞれ出力端子q2、q3から出力される。
【0124】
ここで前記第1の印字データラインが、図4(B)、(C)に示す前2印字ラインに相当し、第2の印字データラインが前1印字ラインに相当し、第3の印字データラインが該当印字ラインに相当する。
【0125】
そしてレジスタ41の出力端子Q2の出力はナンド回路8に入力(図4(A)のLQ2に相当)され、またレジスタ43の出力端子Q2の出力はナンド回路10に入力(図4(A)のRQ2に相当)される。このようにデータ保持用レジスタ41、42、43の出力に基づき、図4(A)に説明したものと同様の制御回路が構成される。
【0126】
従ってFET1に対しては、前記図4(B)、(C)に示す印字制御範囲について前記各印字ドットの状態に応じた熱履歴制御が含まれるSTROBE1信号、STROBE2信号にもとづく制御が行れる。この制御はFET L1、L2、FET R1、R2・・・についても同様に行われる。
【0127】
それ故、シフトレジスタ40の第1シフトレジスタに高エネルギー部の印字データを入力し、第2シフトレジスタに低エネルギー部の印字データを入力し、前記STROBE1信号、STROBE2信号、GATE A1信号、GATE A2信号、GATE B1信号、GATE B2信号、GATE C1信号、GATE C2信号等の制御信号を入力すれば、前記の如き、印字制御範囲の蓄熱影響防止制御を含めた高エネルギー部の印字データ及び低エネルギー部の印字データにもとづく印字制御を同時に行うことができ、例えば図10に示す如く、複数色印刷が一回の走査により正確に行われる。
【0128】
次に本発明におけるサーマルヘッドの1ドット当たりの第2の制御回路を図7及び図8に基づき説明する。図7は高エネルギー部の前方向印字データと隣接データを制御範囲に加えた例を示し、図8はこの制御回路に印加される制御信号説明図である。
【0129】
図7(A)に示す制御回路は、高エネルギー部における独自制御においては、同(B)に示す如く、該当印字ドットQ1のラインを該当印字ラインとするとき、その前1印字ラインにおける前の印字ドットQ2及びその左右の印字ドットLQ2、RQ2及び、さらに前2印字ラインにおける前の印字ドットQ3の印刷制御範囲を有する。
【0130】
また低エネルギー部における独自制御においては、図7(D)に示す如く、該当印字ドットq1のラインを該当印字ラインとするとき、その前1印字ラインにおける前の印字ドットq2と、更に前2印字ラインにおける前の印字ドットq3の印刷制御範囲を有する。
【0131】
この例では低エネルギー部における該当印字ドットq1に対する高エネルギー部の影響範囲を、図7(C)に示す如く、前記印字ドットQ2、Q3及び前1印字ラインの隣接印字ドットのLQ2及びRQL2と定めるものである。
【0132】
このため、図7(A)に示す如く、ダイオード30、31、32、33、インバータ25、ナンド回路26、EOR回路27等を設ける。
【0133】
GATE C3信号は、図8(B)に示す如く、STROBE2信号と同時に立下がり、期間(t6 +t7 +t8 )後に立上がるものである。勿論これら(t6 +t7 +t8 )は用紙の特性に応じて適宜設定できるものである。
【0134】
ダイオード30、31は前記図4(A)に示す制御回路と同様のものである。
【0135】
ダイオード32は高エネルギー部の印字ドットLQ2に印字データが存在するときその影響を制御するためのものであって、高エネルギー部の印字ドットLQ2の信号入力回路と、ナンド回路26の入力回路とを接続するものである。
【0136】
ダイオード33は高エネルギー部の印字ドットRQ2に印字データが存在するときその影響を制御するためのものであって、高エネルギー部の印字ドットRQ2の信号入力回路と、ナンド回路26の入力回路とを接続するものである。
【0137】
ナンド回路26の他の入力回路にはEOR回路27の出力が入力される。
【0138】
EOR回路27にはGATE C2信号の反転信号と、GATE C3信号の反転信号とが入力される。
【0139】
図7(A)は、高エネルギー部単独の制御については図4(A)に示す制御回路と同じ動作を行う。また低エネルギー部単独の制御については、LQ2、RQ2がいずれも「0」のためナンド回路26は多入力アンド回路6−0に「1」を出力する。それ以外は図4(A)に示す制御回路と同じ動作を行う。従ってこれらの単独の動作については説明簡略化のため省略する。
【0140】
以下図7(C)のLQ2、RQ2に印字データが存在する場合における低エネルギー部の該当印字ドットq1に対する代表的な制御について説明する。
【0141】
(3−1)印字ドットq1とLQ2に印字データが存在するとき、
図7(D)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがありq2、q3に印字データがなく、図7(C)に示す高エネルギー部の印字ドットLQ2に印字データがありQ2、Q3、RQ2に印字データがない場合、図7(A)においてq1=「1」、q2=「0」、q3=「0」、Q2=「0」、Q3=「0」、LQ2=「1」、RQ2=「0」となる。
【0142】
このときq2=「0」、Q2=「0」のためナンド回路19は「1」を出力し、q3=「0」、Q3=「0」のためナンド回路20は「1」を出力する。
【0143】
またLQ2=「1」のためナンド回路26の一方の入力回路には「1」が印加され、他方の入力回路にはEOR回路27の出力が入力される。このときEOR回路27にはインバータ24による、図8(B)に示すGATE C2信号の反転信号と、インバータ25による、図8(B)に示すGATE C3信号の反転信号とが印加されるので、両信号の「1」、「0」の一致しない、図8(B)に示す期間t8 だけEOR回路27は「1」を出力し、他の期間は「0」を出力する。このためナンド回路26は期間t8 だけ「0」を出力し、他の期間は「1」を出力する。
【0144】
従って多入力アンド回路6−0は、図8に示すSTROBE2信号による期間T2 から期間t8 を引いた残りの期間(t6 +t7 +t9 )は「1」を出力し、多入力アンド回路4及びオア回路2もこの期間(t6 +t7 +t9 )=T2 −t8 だけ「1」を出力するので、FET2もこの期間だけオンとなり、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 がこの(T2 −t8 )期間だけ発熱制御される。
【0145】
このようにして期間t8 だけ加熱時間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットLQ2における蓄熱影響を防止することができる。
【0146】
(3−2)印字ドットq1とRQ2に印字データが存在するとき、
図7(D)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがあり、q2、q3に印字データがなく、図7(C)に示す高エネルギー部の印字ドットRQ2に印字データがありQ2、Q3、LQ2に印字データがない場合、図7(A)において、q1=「1」、q2=「0」、q3=「0」、Q2=「0」、Q3=「0」、LQ2=「0」、RQ2=「1」となる。
【0147】
このときq2=「0」、Q2=「0」のためナンド回路19は「1」を出力し、q3=「0」、Q3=「0」のためナンド回路20は「1」を出力する。
【0148】
またRQ2=「1」のためナンド回路26の一方の入力回路には「1」が印加され、他方の入力回路にはEOR回路27の出力が入力される。したがって前記(1)の印字ドットq1とLQ2に印字データが存在するときと同様に、図8(B)に示す期間t8 だけEOR回路27は「1」を出力し、他の期間は「0」を出力し、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 が(T1 −t8 )期間だけ発熱制御される。
【0149】
このように期間t8 だけ加熱時間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットRQ2における蓄熱影響を防止することができる。
【0150】
(3−3)印字ドットq1と、LQ2、RQ2に印字データが存在するとき、
図7(D)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがあり、q2、q3に印字データがなく、図7(C)に示す高エネルギー部の印字ドットLQ2とRQ2に印字データがありQ2、Q3に印字データがない場合、図7(A)において、q1=「1」、q2=「0」、q3=「0」、Q2=「0」、Q3=「0」、LQ2=「1」、LQ2=「1」となる。
【0151】
このとき、前記(1)の印字ドットq1とLQ2に印字データが存在するときと同様に、図8(B)に示す期間t8 だけEOR回路27は「1」を出力し、他の期間は「0」を出力し、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 が(T2 −t8 )期間だけ発熱制御される。
【0152】
このように期間t8 だけ加熱時間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットLQ2、RQ2における蓄熱影響を防止することができる。
【0153】
(3−4)印字ドットq1と、Q2、LQ2に印字データが存在するとき、
図7(D)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがあり、q2、q3に印字データがなく、図7(C)に示す高エネルギー部の印字ドットQ2、LQ2に印字データがありQ3、RQ2に印字データがない場合、図7(A)においてq1=「1」、q2=「0」、q3=「0」、Q2=「1」、LQ2=「1」、Q3=「0」、RQ2=「0」となる。
【0154】
このときq3=「0」、Q3=「0」のためナンド回路20は「1」を出力する。しかしナンド回路19においてはq2=「0」ではあるがこのq2の信号入力回路にダイオード30を介してQ2=「1」が入力される。さらにナンド回路19にはインバータ23により、図8(B)に示すGATE C1信号の反転信号が印加されているので、図8(B)における期間t6 の間だけナンド回路19は「0」を出力し、他は「1」を出力する。
【0155】
またLQ2=「1」のため、ダイオード32を介してナンド回路26の一方の入力回路には「1」が印加され、他方の入力回路にはEOR回路27の出力が入力される。このときEOR回路27にはインバータ24による、図8(B)に示すGATE C2の反転信号と、インバータ25による、図8(B)に示すGATE C3信号の反転信号とが印加されるので、両信号の「1」、「0」の一致しない、図8(B)に示す期間t8 だけEOR回路27は「1」を出力し、他の期間は「0」を出力する。このためナンド回路26は期間t8 だけ「0」を出力し、他の期間は「1」を出力する。
【0156】
従って多入力アンド回路6−0は、図8(B)に示すSTROBE2信号による期間T2 から前記期間t6 とt8 を引いた残りの期間(t7 +t9 )は「1」を出力し、多入力アンド回路4及びオア回路2もこの期間(t7 +t9 )=T2 −(t6 +t8 )だけ「1」を出力するので、FET2もこの期間だけオンとなり、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 がこの〔T2 −(t6 +t8 )〕期間だけ発熱制御される。
【0157】
このようにして(t6 +t8 )期間だけ加熱時間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットQ2、LQ2における蓄熱影響を防止することができる。
【0158】
(3−5)印字ドットq1と、Q3、LQ2に印字データが存在するとき、
図7(D)に示す低エネルギー部の印字制御範囲において、該当印字ドットq1にのみ印字データがあり、q2、q3に印字データがなく、図7(C)に示す高エネルギー部の印字ドットQ3、LQ2に印字データがありQ2、RQ2に印字データがない場合、図7(A)においてq1=「1」、q2=「0」、q3=「0」、Q2=「0」、Q3=「1」、LQ2=「1」、RQ2=「0」となる。
【0159】
このときq2=「0」、Q2=「0」のためナンド回路19は「1」を出力する。しかしナンド回路20においては、q3=「0」ではあるがこのq3の信号入力回路にダイオード31を介してQ3=「1」が入力される。さらにナンド回路20の他方の入力回路にはEOR回路21の出力が入力される。このときEOR回路21にはインバータ23による、図8(B)に示すGATE C1信号の反転信号と、インバータ24による図8(B)に示すGATE C2信号の反転信号とが印加されているので、両信号の一致しない、図8(B)に示す期間t7 だけEOR回路21は「1」を出力し、他の期間は「0」を出力する。このためナンド回路20は期間t7 だけ「0」を出力し、他の期間は「1」を出力する。
【0160】
またLQ2=「1」のため前記(1)の印字ドットq1とLQ2に印字データが存在するときに示したようにナンド回路26は期間t8 だけ「0」を出力し、他の期間は「1」を出力する。
【0161】
従って多入力アンド回路6−0は、図8(B)に示すSTROBE2信号による期間T2 から前記期間t7 とt8 を引いた残りの期間(t6 +t9 )は「1」を出力し、多入力アンド回路4及びオア回路2もこの期間(t6 +t9 )=T2 −(t7 +t8 )だけ「1」を出力するので、FET2もこの期間だけオンとなり、FET2に接続されたサーマルヘッドの発熱抵抗r0 と付加抵抗r1 が直列接続された状態で発熱抵抗r0 がこの〔T2 −(t7 +t8 )〕期間だけ発熱制御される。
【0162】
このようにして(t7 +t8 )期間だけ加熱時間を短くすることにより、該当印字ドットq1に対する高エネルギー部の印字ドットQ3、LQ2における蓄熱影響を防止することができる。
【0163】
前記以外の場合についても図7(A)の制御回路により高エネルギー部の印字ドットの悪影響を防止することができる。
【0164】
このように本発明では非常に正確に高エネルギー印字制御、低エネルギー印字制御ができるので、2色のデータが混在した場合でも正確に印字することができる。
【0165】
前記説明では、高、低の2つのエネルギーに対する実施例について説明したが、本発明は勿論これのみに限定されるものではない。
【0166】
また色も赤と黒に限定されるものではなく、緑と黒でもその他の組み合わせでも、3色以上の組み合わせでも可能である。
【0167】
本発明のその他の実施の形態について説明する。
【0168】
印刷媒体によっては、例えば東京磁気印刷株式会社製のアラジンカード(登録商標)の如く、サーマルヘッドにより高エネルギーを与えるとき印刷可能であるが、低エネルギーを与えるときは別の色に変化して高エネルギーにより印刷した文字等を消し、再び高エネルギー印刷により文字図形等を書くことが可能な、リライタブルの媒体がある。
【0169】
このような媒体に対しても、図1に示す如きヘッド、図4、図7に示した制御回路を使用することができる。この場合、STROBE1信号は印刷用の高エネルギーを付加するように設定し、STROBE2信号は印刷文字等を消去するための低エネルギーを与えるように設定する。この場合は、q1、q2、q3が印字消去制御を行う印字消去データとなる。この媒体は、消去用の低エネルギーの範囲設定が非常に厳しいため、STROBE2信号の大きさのみでなく、前記q2、q3の有無に基づく熱履歴制御、つまり印字消去データq2、q3による発熱制御を加えたり、付加抵抗により単位発熱値を抑制したり、さらにSTROBE2信号の大きさを調整してエネルギー調整を行うことが好ましい。
【0170】
このようにして、リライタブルな媒体に対するサーマルヘッドをも提供することができる。
【0171】
またSTROBE2はSTROBE1と等しい長さの場合について説明したが本発明は勿論これに限定されるものではなく、大きくとも小さくともよい。
【0172】
【発明の効果】
本発明によれば下記の如き効果を奏することができる。
【0173】
(1)発熱抵抗部と付加抵抗部が一体形成された薄膜抵抗を絶縁基板上に形成するとともに、発熱抵抗部にはその下にグレーズ層が形成されているので、発熱抵抗部の発熱はグレーズ層により蓄熱され感熱紙に対する加熱処理を正確に行うことができるとともに、付加抵抗における発熱は、グレーズ層が形成されていない絶縁基板を経由して良好に放熱することができるので、発熱抵抗部と付加抵抗部を一体形成しても、付加抵抗部の発熱による悪影響の発生を抑制することができる。
【0174】
(2)第2ストローブ信号の入力にもとづき発熱抵抗部と付加抵抗部とを直列接続した状態でこれらが付勢されるので、発熱抵抗部における単位発熱量を、発熱抵抗部のみを単独付勢する高エネルギー状態の単位発熱量よりも小さくすることができる。このため低エネルギー状態における特性が、小さな単位発熱量を必要とする特性の感熱紙に好適な2電力型のサーマルヘッドを提供することができる。
【図面の簡単な説明】
【図1】本発明におけるサーマルヘッドの一実施の形態を示す2電力サーマルヘッドの発熱部分の断面図である。
【図2】本発明の2電力サーマルヘッドの発熱部分と駆動用ICとの接続状態説明図である。
【図3】従来例と本発明の発熱エネルギー比較図である。
【図4】本発明のサーマルヘッドの1ドット当たりの駆動制御回路である。
【図5】図4の駆動制御回路に印加される制御信号説明図である。
【図6】本発明のサーマルヘッドを使用した印刷回路説明図である。
【図7】本発明のサーマルヘッドの1ドット当たりの第2の駆動制御回路である。
【図8】図7の駆動制御回路に印加される制御信号説明図である。
【図9】感熱紙に対する印字エネルギー説明図である。
【図10】複色印刷説明図である。
【符号の説明】
100 絶縁基板
101 グレーズ層
102 ポリシリコン層
102−1 発熱抵抗部
102−2 付加抵抗部
103 コモン電極層
104 導電線
104−1 第1電極接続部
104−2 第2電極接続部
105 保護層
Claims (1)
- 加熱温度にもとづき異なる色を発色する複数色感熱用紙に対して複数の異なるエネルギーで加熱する薄膜抵抗層を有するサーマルヘッドを設けるとともに、
このサーマルヘッドに、絶縁基板上に部分的に設けられたグレーズ層上に形成された薄膜抵抗層と、この薄膜抵抗層上に設けられ、第1スイッチング手段に接続される第1電極接続部と、この薄膜抵抗層上に設けられ、第2スイッチング手段に接続される第2電極接続部を設け、
前記薄膜抵抗層を第1のエネルギーで発熱するとき前記第1スイッチング手段に第1のストローブ信号を入力する第1のストローブ信号入力手段を接続し、また前記薄膜抵抗層を第1のエネルギーよりも小さい第2のエネルギーで発熱するとき前記第2スイッチング手段に第2のストローブ信号を入力する第2のストローブ信号入力手段を接続し、
前記第1のストローブ信号入力手段は前記薄膜抵抗層に対して第1のエネルギーに対応する時間の加熱制御を行い、
前記第2のストローブ信号入力手段は前記薄膜抵抗層に対して、前記第1のエネルギーよりも短い、第2のエネルギーに対応する時間の加熱制御を行い、
また前記第1のストローブ信号に基づき印字される印字データと、第1の加熱時間制御信号が入力される第1のゲート手段と、
印字データの1ライン前の印字データと、前記印字データの1ライン前の印字データの左右の印字データと、印字データの2ライン前の印字データによる印字範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第1のストローブ信号に基づく加熱時間を制御する前記第1の加熱時間制御信号を出力する第1の加熱時間制御信号出力ゲート手段と、
前記第2のストローブ信号に基づき印字される印字データと、第2の加熱時間制御信号が入力される第2のゲート手段と、
印字データの1ライン前及び2ライン前の印字データよりなる印字制御範囲におけるデータの存在に応じた長さのゲート制御信号が入力され、印字制御範囲に存在する印字データに応じて前記第2のストローブ信号に基づく加熱時間を制御する前記第2の過熱時間制御信号を出力する第2の加熱時間制御信号出力ゲート手段と、
第1のストローブ信号に基づき印字され、この印字が第2のストローブ信号に基づく印字制御に影響を与える、第2のストローブ信号に基づき印字される印字データの1ライン又は2ライン前、あるいは1ライン及び2ライン前の印字データが存在するとき、この存在を前記第2の過熱時間制御信号出力ゲート手段側に通知する接続手段とを具備し、
この接続手段から伝達される信号にもとづき前記第2の加熱時間制御信号出力ゲート手段の出力する第2の加熱時間制御信号の出力期間を制御すること
を特徴とする2電力型サーマルヘッド。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18304299A JP4080643B2 (ja) | 1999-06-29 | 1999-06-29 | 2電力型サーマルヘッド |
US09/604,000 US6320604B1 (en) | 1999-06-29 | 2000-06-26 | Multi power type thermal head |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18304299A JP4080643B2 (ja) | 1999-06-29 | 1999-06-29 | 2電力型サーマルヘッド |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001010100A JP2001010100A (ja) | 2001-01-16 |
JP4080643B2 true JP4080643B2 (ja) | 2008-04-23 |
Family
ID=16128734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18304299A Expired - Fee Related JP4080643B2 (ja) | 1999-06-29 | 1999-06-29 | 2電力型サーマルヘッド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4080643B2 (ja) |
-
1999
- 1999-06-29 JP JP18304299A patent/JP4080643B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001010100A (ja) | 2001-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5163760A (en) | Method and apparatus for driving a thermal head to reduce parasitic resistance effects | |
JPH08169133A (ja) | サーマルヘッド装置 | |
JP4080643B2 (ja) | 2電力型サーマルヘッド | |
JP4080642B2 (ja) | 2電力型サーマルヘッド | |
JPH05298036A (ja) | 記録装置 | |
JP3229256B2 (ja) | サーマルヘッド | |
US6320604B1 (en) | Multi power type thermal head | |
JP3481446B2 (ja) | サーマルヘッド | |
JP2000246938A (ja) | 記録ヘッド駆動装置 | |
JP3154789B2 (ja) | サーマルヘッド駆動回路及びサーマルヘッド | |
JP3199698B2 (ja) | サーマルヘッド | |
JPS5872480A (ja) | 感熱記録用半導体装置 | |
EP0552719A2 (en) | Thermal head driving circuit | |
JP3295016B2 (ja) | サーマルヘッドの熱履歴制御装置及びサーマルヘッド | |
JP2521453B2 (ja) | サ−マルヘツド | |
JP3323138B2 (ja) | サーマルヘッド駆動用集積回路 | |
JP4046816B2 (ja) | サーマルヘッド駆動装置 | |
JP2662123B2 (ja) | 記録ヘッド駆動装置 | |
JPS62257863A (ja) | サ−マルヘツドドライブ回路 | |
KR930006830B1 (ko) | 고저항 감열기록 소자 | |
JP4385459B2 (ja) | サーマルヘッドの制御装置及びその制御方法 | |
JPS61239963A (ja) | サ−マルヘツド駆動装置 | |
US6616356B2 (en) | Method for controlling a thermal head to permit multicolor printing | |
JPS62119060A (ja) | 感熱記録装置 | |
JP2002067361A (ja) | サーマルヘッドの断線チェック装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4080643 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140215 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |