JPS61239963A

JPS61239963A - サ−マルヘツド駆動装置

Info

Publication number: JPS61239963A
Application number: JP60081280A
Authority: JP
Inventors: Masayuki Hisatake; 真之久武; Akio Noguchi; 野口　秋生
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1985-04-18
Filing date: 1985-04-18
Publication date: 1986-10-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「産業上の利用分野Ｊ本発明は熱的な記録または表示を行う装置に使用される
サーマルヘッド駆動装置に関する。

「従来の技術」感熱記録紙や転写型記録媒体を用いた熱的な記録を行う
記録装置は、ファクシミリやプリンタ等に広く使用され
ている。通常このような装置には、電気パルスにより発
熱する発熱体を設けたサーマルヘッドが使用されている
。磁化潜像を利用して表示を行うある種の装置にも同様
のサーマルヘッドが使用されている。

第５図はそのサーマルヘッドの一例を示す部分切欠斜視
図である。

セラミック等から成る基板１０の上面には、グレーズ層
１１を介して長手方向に直線状に発熱体層１２が形成さ
れている。この発熱体層１２にはその長手方向に一定間
隔で、交互に千鳥状に電極１３が接続されている。これ
らの上面には保護層１４が被覆されている。例えばこの
２本の電極１３に電気パルスを印加すると、２本の電極
１３に挾まれた発熱体１２ｎに電流が流れてその部分が
発熱する。そして、このサーマルヘッドを例え１　　　
ば感熱紙に接触させると、発熱した発熱体１２ｎに接し
た部分が発色して記録が行われる。以下この一対のリー
ド線１３に挟まれた最小単位の発熱体１２ｎを単位発熱
体と呼ぶことにする。

第６図に、その発熱体に電気パルスを供給する回路の一
例を示した。

この回路は、第５図に示した基板１０上のリード線１３
の延長部分に必要な回路素子をワイヤボンディングによ
り取り付けて構成され、基板１０と一体化されたもので
ある。

この第６図に示したサーマルヘッドは、第５図に示した
ような発熱体１２を有しており、その端から数えて奇数
番目のリード線１３．．１３．．１３ｓ・・・・・・（
図の上方に延長されている）に、ダイオード１６１．１
６２．１６ｓ　・・・・・・を介して第１のコモン線１
７．あるいは第２のコモン線１７２が接続されている。

この図の発熱体１２は、合計２０４７個の単位発熱体１
２．〜１２２ｏ＜ｔに両端を含めて２０４８本のリード
線１３．〜Ｉ　Ｌ０４Ｂが接続されたものである。そし
て、第１のコモン線１７．かまず第１番目の単位発熱体
１２１　の一端に１個のダイオード１６．を介して接続
され、次の第２番目と第３番目の単位発熱体１２２．１
２３の一端（すなわち両者の境界部分）に１個のダイオ
ード１６□を介して第２のコモン線１７□が接続されて
いる。また、次の第４番目と第５番目の単位発熱体１２
４．１２ｓ　の一端に１個のグイ、ｔ　−）’　１６　
ｓ　を介して第１のコモン線１７＋カ接続されている。

以下同様にして、各単位発熱体は２個１組とされてそれ
ぞれ交互に第１のコモン線１７．　　と第２のコモン線
１７□とに接続されている。

一方、この単位発熱体の他端すなわち端から数えて偶数
番目のリード線１３２．１３４．１３ｇ・・・・・・（
図の下方に延長されている）には、各１個ずつドライバ
ナンド（ＮＡＮＤ）ゲート１８３．１８□・・・・・・
が接続されている。今度は、まず第１番目の単位発熱体
１２．　　と第２番目の単位発熱体１２２とが１組とさ
れてこれらの他端に１個のドライバナントゲート１８、
が接続される。以下第３番目と第４番目の単位発熱体１
２３．１２−　、第５番目と第６番目・・・・・・とい
うように２個１組とされて合計１０２４個のドライバナ
ントゲートがそれぞれ接続されている。

これらのドライバナントゲート１８は、サーマルヘッド
の長手方向に各２５６個ずつ４つのグループに分割され
ている。そして、各グループごとに、ドライバナントゲ
ート１８の一方の入力端子が連結されそれぞれ１本のス
トローブ信号供給回路２１１〜２１４に接続されている
。またすべてのドライバナントゲート１８の他方の入力
端子には、このドライバナントゲートと同数の画信号を
ラッチしその画信号をドライバナントゲートに向けてパ
ラレル出力することのできるラッチ回路２２が接続され
ている。すなわち、このラッチ回路２２は入力線２２．
と出力線２２２を共に１０２４本備えている。

また、このラッチ回路２２のパラレル入力端子２２、は
、その長手方向に８組に区分され、それぞれ１２８本の
パラレル出力端子２３を有するシフトレジスタ２４．〜
２４８が接続されている。

これらのシフトレジスタ２４は、合計８本のデータ線２
６から各入力端子を通じてシリアルに入力する画信号を
クロック信号２９のクロック周波数にタイミングを合わ
せ順にシフトさせながら蓄積し、その画信号をパラレル
出力端子２３から出力する回路である。

以上のような回路において、まず、１ライン分合計１０
２４個の画信号が、８分割されて１２８個ずつ各シフト
レジスタ２４．〜２４８にそれぞれ蓄積されると、ラッ
チ信号２８がラッチ回路２２に入力してこの１０２４個
の画信号がラッチ回路２２にラッチされる。各面信号は
それぞれ２値化された“０”または“１′を内容とする
もので、例えば印字すべきときは“１”、印字しないと
きは０”にされるものとする。

ここで、例えば、第１番目のドライバナンドゲー）ＩＬ
　の一方の入力端子にストローブ信号供給回路２１１か
らストローブ信号（その内容“１”が供給され、かつラ
ッチ回路２２からその他方の１　　　入力端子に供給さ
れる画信号が“１”であ、たとすると、そのドライバナ
ンドゲー）ＩＬ　　の出力端子は“０”すなわちローレ
ベルとなる。このとき、第１のコモン線１７１　に電源
電圧が印加されていれば、第１番目のダイオード１６１
を介して第１番目の単位発熱体１２．　　に電源電流が
供給され、この単位発熱体１２．が発熱する。

すなわち、画信号が“Ｏ”のときはドライバナントゲー
ト１８．の出力端子は常にハイレベルとなり、これに接
続された単位発熱体１２．に電流は流れない。また、ド
ライバナントゲート１８１にストローブ信号が供給され
ないかあるいはコモン線１７．に電源電圧が印加されて
いなければやはり単位発熱体１２１　に電流は流れない
。

単位発熱体を所定の温度まで発熱させるためには、あら
かじめ算出された一定時間、電源電流が単位発熱体に流
されるようにする必要がある。そこで、コモン線１７に
電源電圧を印加し、ドライ）バナンドゲート１８の他方
の端子に画信号を供給した状態で、ストローブ信号をあ
らかじめ算出された一定時間ドライバナンドゲート１８
の一方の端子に供給するようにする。すなわち、このス
トローブ信号によって電源電流の供給時間が制御される
のである。

このサーマルヘッドはその構造上まず、１０２４個の画
信号をデータ線２６からクロック信号２９に同期させて
シフトレジスタ２４．〜２４８に蓄積する（第７図ａ、
ｂ）。これをラッチ回路２２にラッチしたまま第１のコ
モン線１７゜のみに電源電圧を印加して（第７図ｄ）、
ストローブ信号を供給しく第７図ｆ　−ｉ　）　、長手
方向に並んだ１つおきの単位発熱体１２１．１２３．１
２ｓ・・・・・・を発熱させる。これと並行して別の１
０２４個の画信号をシフトレジスタ２４．〜２４８に転
送する（第７図ａ、ｂ）。そしてコモン線１７．への電
源電圧の印加が終了すると、次のタイミングでこの１０
２４個の画信号をラッチ回路２２にラッチし直し、第２
のコモン線１７２のみに電源電圧を印加して（第７図ｅ
）、同じようにストローブ信号を供給しく第７図ｆ〜り
、残りの単位発熱体１７２．１７４．１７Ｇ・・・・・
・を発熱させるようにしている。そして、電源の負担を
軽くするために、例えば第１のコモン線１７１に電源電
圧が印加されている間４つのストローブ信号供給回路２
１１〜２１４に供給するストローブ信号（ＳＴＲＯＢＥ
１〜４）を時間的に前後にシフトさせている。

「発明が解決しようとする問題点」このようなサーマルヘッド駆動装置において、各単位発
熱体は第５図に示したように、薄い抵抗発熱材料の層か
ら形成されており、しかも、比較的熱抵抗の高い層に挟
まれているので、一定以上の電力が供給されると自ら発
生する熱のため焼損してしまうことがある。

この焼損を生じる限界の許容電力は、例えば厚膜タイプ
のもので約４ミリワツト秒（４ｍＷ・５ｅｃ）程度とい
われている。何らかの原因で上記ストローブ信号が′０
”に戻らなかったような場合、単位発熱体に電源電圧が
印加され続け、供給電力が許容電力を越えると単位発熱
体が焼損する。これを防止するために、従来種々の保護
回路が開発されている（特開昭５８−２０８０７８号公
報）。

ところが、これらは、単位発熱体に流れる電流が異常値
に達したのを検出して電源電圧の印加を強制的に停止さ
せるもので、いわゆるヒユーズに相当する動作を行うも
のである。

しかし、このような保護回路は、異常電流が流れた後に
保護動作が実行されるので、十分な応答速度が得られな
ければ信頼性を高めることができず、また応答速度の速
いものは回路構成が複雑となりコストアップを招くとい
う難点があった。

本発明は以上の点に着目してなされたもので、安価で信
頼性の高い焼損保護回路を設けたサーマルヘッド駆動装
置を提供することを目的とするものである。

「問題点を解決するための手段」本発明のサーマルヘッド駆動装置は、サーマルヘッドに
設けられた発熱体に電源電流を供給する給電回路に直列
にスイッチング回路が挿入され、このスイッチング回路
はその制御端子に印字パルスが印加されている間スイッ
チオンし、かつこのスイッチング回路の制御端子に接続
されたタイマー回路によって、スイッチオンから所定時
間経過した後に強制的にスイッチオフされることを特徴
とする。

この所定時間は、正常な印字パルスの最長印加時間より
も長くかつ、発熱体に許容された印字パルスの最長印加
時間よりも短く選定される。

ここで例えばスイッチング回路は、印字データとストロ
ーブ信号とを入力して両者の論理積をとって給電回路の
スイッチをオン・オフするドライバゲートから成り、タ
イマー回路がこのストローブ信号供給回路に挿入される
。

また例えばスイッチング回路は、発熱体とこれに電源電
流を供給する電源との間に挿入されたスイッチング素子
から成り、そのスイッチング素子のスイッチング動作を
制御する制御信号供給回路にタイマー回路が挿入される
。

なお、例えばタイマー回路は、印字パルスとこの印字パ
ルスの立上りによりトリガされる単安定マルチバイブレ
ークの出力との論理積を出力する回路から構成する。

「作用」本発明のサーマルヘッド駆動装置において、発熱体に電
源電流を供給する給電回路とは、第６図でいえば、図示
しない電源からコモン線１７および発熱体１２を経てド
ライバゲート１８を通り電源に帰る回路のことをいう。

この回路中の任意の個所にスイッチング回路が挿入され
る。第６図に示したドライバゲート１８もこのスイッチ
ング回路の一つである。この図のドライバゲートのスイ
ッチングを制御する一方の制御端子にはストローブ信号
供給回路が接続されている。

このストローブ信号供給回路に挿入されたタイマー回路
は、印字パルスの立上りを検出しそれから所定時間を経
過した後に印字パルスの供給を遮断しスイッチング回路
を強制的にスイッチオフさせる。

この所定時間を、印加されるべき正常な印字パルスの最
長印加時間より長く設定しておけば、常時は印字パルス
の印加を妨げることが無く、スイッチング回路は印字パ
ルスの立上りでオンし印字パルスの立下りより後にオフ
する。

一方、異常な印字パルスが印加され長時間スイッチング
回路がスイッチオフとならないような場合には、タイマ
ー回路が所定時間後にスイッチング回路を強制的にスイ
ッチオフさせる。

これによって各単位発熱体が焼損するような電力がこれ
らに供給されるのを未然に防止することができる。

「実施例」（第１の実施例の説明）第１図は本発明のサーマルヘッド駆動装置のタイマー回
路３１の実施例を示す結線図である。

このタイマー回路３１は第６図に示した回路のストロー
ブ信号供給回路２１１〜２１．にそれぞれ１組ずつ合計
４組直列に挿入されるものである。

第１図の左端にある入力端子３２から、印字パルスが供
給され、これが、アンドゲート３３と単安定マルチバイ
ブレーク３４とに同時に入力する。

この単安定マルチバイブレーク３４はそのＴ端子にトリ
ガ信号３４１が入力すると、コンデンサ３６および抵抗
器３７で設定し、た回路定数に対応する時間そのＱ出力
３４□をハイレベルに保持する既知の回路構成のもので
ある。抵抗器３７の一端にはこの単安定マルチバイブレ
ーク３４の駆動用電源（例えば＋５Ｖ）が供給されてい
る。この単安定マルチバイブレーク３４のＱ出力３４２
はアンドゲート３３のもう一方の端子に入力する。

アンドゲート３３の出力３９は、第６図に示した回路の
例えばストローブ信号供給回路２１．に入力するよう構
成されている。

この実施例では、例えば０，４ワツ）　（Ｗ）で１０ミ
リ秒間（ｍｓｅｃ）電源電流を供給すると単位発熱体が
焼損するものと仮定する。そして、このときの印字に最
適な印字パルスの印加時間を２．５ミリ秒としたとき、
単安定マルチバイブレーク３４が、トリガ信号３４．　
の入力から５ミリ秒間そのＱ出力３４２をハイレベルに
保つよう、＋Ｏ＝＋７ｆ７＋３６よ抵抗器３□。。路定
数や選定した。

°ここで、単安定マルチバイブレーク３４に第２図ａに
示した印字パルス４０が入力すると、その第１番目の印
字パルス３４．１の立上りによって単安定マルチバイブ
レーク３４がトリガされる。印字パルスの印加時間は図
のように２．５ミ！１秒に選定されている。これに対し
て、同図すに示すように、この単安定マルチバイブレー
ク３４のＱ出力３４２は５ミリ秒間ハイレベルに維持さ
れる。

ところが、ちょうどその５ミリ秒間経過後に再び印字パ
ルス３４．２が立上るので、単安定マルチバイブレーク
３４のＱ出力３４２はそのまま更に５ミリ秒間ハイレベ
ルに保たれる。このＱ出力３４□がロウレベルに戻った
後回びその２．５ミリ秒後に３番目の印字パルス３４．
３が入力し、２．５ミリ秒間これが印加され、更に２．
５ミｌＪ秒後４番目の印字パルス３４．、が入力する。

ところがこの印字パルス３４目は何らかの原因でハイレ
ベルのままとなっている。

これに対して単安定マルチバイブレーク３４は、第４番
目の印字パルス３４．４の立上りでトリガされてそのＱ
出力３４２をハイレベルにし、その５ミリ秒後再びＱ出
力３４゜をロウレベルに戻す。

この印字パルス３４．　　と単安定マルチバイブレーク
３４のＱ出力３４２とがアンドゲート３３に入力し、両
者の論理積がこのアンドゲート３３から出力しストロー
ブ信号３９となってサーマルヘッドに供給される。この
両者の論理積は第２図Ｃに示すように、第４番目の印字
パルス３４．４の立上りから５ミリ秒後にロウレベルに
戻る。すなわち第４番目の印字パルス３４Ｉ、に異常が
あっても、サーマルヘッドに対しては、この第２図Ｃに
示したようなストローブ信号が供給される。従って、サ
ーマルヘッドの発熱体は最大５ミリ秒間電源電流を供給
されることになるが、この時間は最長許容時間（１０ミ
リ秒）よりも十分短く、焼損を免れる。

また、第２図から明らかなように、単安定マルチバイブ
レーク３４のＱ出力３４□を保持する時間を、印字パル
スの印加時間より十分長くしておけば、正常な印字パル
スの印加時間を制限してしまうことはない。

このような回路を第６図に示した回路の各ストローブ信
号供給回路２１．〜２１４　に１組ずつ挿入しておけば
、印字パルスが異常に長い場合これを強制的に遮断して
しまうことかできる。

（第２の実施例の説明）本発明のサーマルヘッド駆動装置のタイマー回路３１は
、上記のように印字パルスを供給する回路だけでな（、
第６図に示したコモン線１７と電源を継ぐスイッチング
回路を制御する部分に設けてもよい。

第３図はその実施例を示す結線図である。

第３図において、サーマルヘッドの発熱体に電源電流を
供給する電源は端子４１に接続され、この端子４１とコ
モン線１７１　との間には３個の電界効果トランジスタ
（ｎチャネルエンハンスメント型ＭＯ３ＦＥＴ＞４２．
〜４２３がそのスイッチング用として並列に挿入されて
いる。各電界効果トランジスタ４２．〜４２３のゲート
にはそれぞれゲート抵抗４４．〜４４．が接続されてい
る。

これらのゲート抵抗４４．〜４４．の他端はその前段の
ドライブ回路５０の出力端子に接続されている。また、
電界効果トランジスタ４２．〜４２３と並列に過電圧保
護用のツェナーダイオード４６が接続されている。更に
、上記ゲート抵抗４４゜〜４４．の他端は、電界効果ト
ランジスタ４２゜〜４２．がオフになったとき生じるス
パイク電圧を抑制するシリコンダイオード４７によって
接地されている。また、電源の接続された端子４１は電
源電圧平滑用のコンデンサ４８を通じて接地さている。

一方、ドライブ回路５０は、制御電圧５１を受は入れる
電界効果トランジスタ５２と、その後段に設けられ、Ｔ
ＴＬ（）ランジスタ・トランジスタ・ロジック）等の出
力回路でしばしば使用されるいわゆるトーテムポール接
続されたコンブリメンタルな一対のトランジスタ５３．
５４を有している。この電界効果トランジスタ５２にも
ｎチャ（ネルエンハンスメント型ＭＯ３ＦＥＴを使用し
、これもドレイン接地で使用されている。このドライブ
回路５０の駆動電源供給用端子５５は平滑用のコンデン
サ５６を介して接地されている。また、この端子５５と
電界効果トランジスタ５２のドレインとの間にはプルア
ップ抵抗５７が挿入されている。この抵抗５７は電界効
果トランジスタ５２のスイッチング電流を制限する役目
をする。

このドライブ回路５０の入力端子に制御電圧５１が印加
されると、これによって最終的に３個の電界効果トラン
ジスタ４２．〜４２３で構成されたスイッチング回路が
スイッチオンし、電源電流がコモン線１７．を通じてサ
ーマルヘッドに供給される。このとき各回路素子は次の
ように動作する。

まず、常時は、電界効果トランジスタ５２のゲートにス
レッショルドレベル電圧以上の制御電圧５１が印加され
、電界効果トランジスタ５２のソ。

−ストレイン間が導通ずるスイッチオンの状態となって
いる。このとき、トランジスタ５４にベース電流が流れ
てこのトランジスタ５４がオンし、スイッチング回路を
構成する電界効果トランジスタ４２１〜４２．のゲート
がゲート抵抗４４．〜４４コ　とトランジスタ５４とを
介して接地される。

従って矢印５８のように電荷が放出され各電界効果トラ
ンジスタ４２１〜４２．はオフ状態となる。

次に、制御電圧５１が電界効果トランジスタ５２のスレ
ッショルドレベル以下に下がると、この電界効果トラン
ジスタ５２のゲートから電荷が放出されてスイッチオフ
となる。これによってトランジスタ５３にベース電流が
流れてこのトランジスタ５３がスイッチオンとなる。従
って端子５５からトランジスタ５３を通じて矢印５９の
ように電荷が電界効果トランジスタ４２１〜４２゜のゲ
ートに流れ込む。こうして、スイッチング回路を構成す
る各電界効果トランジスタ４２．〜４２３のゲート電圧
がスレッショルドレベルを越えスイッチオンの状態にな
る。

このように制御電圧５１がハイレベルからロウレベルに
なるとコモン線１７１　に電源電圧が印加されることに
なる。この制御電圧４１は通常、第７図を用いて説明し
たように、ストローブ信号の立上りより前にロウレベル
となり、コモン線に電源電圧を印加し、ストローブ信号
の立下った後に再びハイレベルに戻ってコモン線の電源
電圧を切るようにされる。

ここで、この制御信号の入力ラインに第１図で説明した
と同様の単安定マルチバイブレーク３４を挿入する。こ
の実施例の場合、ドライブ回路５０にいわゆる負極性の
制御電圧５１を加えるため、単安定マルチバイブレーク
３４０ｄ出力を使用する。そして、この単安定マルチバ
イブレークのＴ端子にトリガ用として印字パルスを入力
する。

この実施例の場合も、単安定マルチバイブレーク３４が
トリガ信号３４．にトリガされてＱ出力が立上りその後
立下るまでの時間を５ミリ秒に選定しておく。

第４図はその動作を示すタイミングチャートである。第
４図ａは単安定マルチバイブレーク３４のトリガ信号３
４．である。この信号は、第７図ｄ−ｇで示したような
、４本のストローブ信号供給回路に時間的にシフトされ
て供給されるストローブ信号を、適当な合成回路を用い
て合成したものである。

すなわち、これらの４個で１組のストローブ慣号３４．
１〜３４１４が所定のタイミングでそれぞれ１．２５ミ
リ秒の幅で１．２５ミリ秒ＦｌｌｌＩ′＃ｉに供給され
るものとしたとき、これを単安定マルチバイブレーク３
４のＴ端子に入力すると、第４図すのようなζ出力が得
られる。すなわち、第１番目の印字パルス３４．１でロ
ウレベルとなったζ出力は、第４番目の印字パルス３４
．４の立上りから５ミリ秒後にハイレベルに戻る。また
、第７番目の印字パルス３４，７に異常が生じてもその
立上りから５ミリ秒後にハイレベルに戻る。これによっ
て、第４図Ｃに示したように、スイッチング回路が強制
的にオフされ、先に説明したと同様に発熱体の焼損が防
止される。

（変形例）なお、本発明のサーマルヘッド駆動装置におい１　　　
　て、スイッチング回路は発熱体に電源電流を供給する
給電回路のどこに挿入されていてもよい。

また、タイマー回路には、単安定マルチバイブレークの
他に、遅延回路やフリップフロップ等の各種の既知の回
路を組合せて使用してもよく、これらによって同様の機
能の回路を構成することができる。

またサーマルヘッドは、例示したような厚膜タイプのも
のでなく薄膜タイプのものを使用してよい。

「発明の効果」以上説明した本発明のサーマルヘッド駆動装置は、サー
マルヘッドの各単位発熱体に一定以上の電力が供給され
ないように動作するので、印字パルスの供給等に何らか
の異常が発生しても、単位発熱体の焼損を未然に防止す
ることができる。

しかも、その回路構成は比較的簡単で安価に製造するこ
とができ、かつ信頼性も高い。

【図面の簡単な説明】

第１図は本発明のサーマルヘッド駆動装置に使用される
タイマー回路の実施例の結線図、第２図はその動作説明
のためのタイミングチャート、第３図は本発明のサーマ
ルヘッド駆動装置に使用されるタイマー回路とスイッチ
ング回路の他の実施例を示す結線図、第４図はその動作
説明のためのタイミングチャート、第５図は本発明のサ
ーマルヘッド駆動装置で駆動するサーマルヘッドの一例
を示す要部斜視図、第６図はその周辺回路の一例を示す
結線図、第７図はその動作を説明するタイミングチャー
トである。１２・・・・・・発熱体、１８・・・・・・ドライバゲート、３１・・・・・・タイマー回路、３４・・・・・・単安定マルチバイブレーク、４２、　
〜４２３・・・・・・スイッチング素子。出　　願　　人富士ゼロックス株式会社代　　理　　人

Claims

【特許請求の範囲】１、サーマルヘッドに設けられた発熱体に電源電流を供
給する給電回路に直列にスイッチング回路が挿入され、
このスイッチング回路はその制御端子に印字パルスが印
加されている間スイッチオンし、かつこのスイッチング
回路の制御端子に接続されたタイマー回路によって、ス
イッチオンから所定時間経過した後に強制的にスイッチ
オフされることを特徴とするサーマルヘッド駆動装置。２、タイマー回路によって設定される所定時間は、正常
な印字パルスの最長印加時間よりも長くかつ、発熱体に
許容された印字パルスの最長印加時間よりも短く選定さ
れることを特徴とする特許請求の範囲第１項記載のサー
マルヘッド駆動装置。３、スイッチング回路は、印字データとこのストローブ
信号とを入力して両者の論理積をとって給電回路のスイ
ッチをオン・オフするドライバゲートから成り、タイマ
ー回路がストローブ信号供給回路に挿入されたことを特
徴とする特許請求の範囲第１項または第２項記載のサー
マルヘッド駆動装置。４、スイッチング回路は、発熱体とこれに電源電流を供
給する電源との間に挿入されたスイッチング素子から成
り、そのスイッチング素子のスイッチング動作を制御す
る制御信号供給回路にタイマー回路が挿入されたことを
特徴とする特許請求の範囲第１項または第２項記載のサ
ーマルヘッド駆動装置。５、タイマー回路は、印字パルスとこの印字パルスの立
上りによりトリガされる単安定マルチバイブレータの出
力との論理積を出力する回路から構成されることを特徴
とする特許請求の範囲第１項ないし第４項記載のサーマ
ルヘッド駆動装置。