JP2001038937A - 記録ヘッド - Google Patents

Abstract

(57)【要約】 【課題】サージ電圧に起因するドライバーＩＣの誤動作
を有効に防止することが可能な、小型で、安価な記録ヘ
ッドを提供する。 【解決手段】直線状に配列され、Ｎ個（Ｎは２以上の自
然数）のブロックに区分される多数の記録素子2 と、前
記Ｎ個のブロックに１対１に対応して設けられ、ストロ
ーブ信号が供給されている間、対応するブロックの記録
素子2 を駆動するＮ個のドライバーＩＣ6a〜6dとを備え
た記録ヘッドであって、各ドライバーＩＣ6a,6b,6c,6d
による記録素子の駆動タイミングが０．０１μｓｅｃ〜
５０．００μｓｅｃずれており、且つ各ドライバーＩＣ
6a,6b,6c,6d の駆動期間が相互に重なるように、少なく
とも２番目以降に駆動するドライバーＩＣ6b,6c,6dの前
段にストローブ信号の入力タイミングを遅らせる遅延手
段11a,11b,11c を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はファクシミリやワー
ドプロセッサ等のプリンタ機構として組み込まれる記録
ヘッドに関するものである。

【０００２】

【従来の技術】従来より、ファクシミリ等のプリンタ機
構に組み込まれる記録ヘッドとして、サーマルヘッドや
ＬＥＤアレイヘッド，インクジェットヘッド等が知られ
ている。

【０００３】かかる記録ヘッドは、例えばサーマルヘッ
ドの場合、アルミナセラミックス等ら成る基板上に、所
定のドット密度で直線状に配列され、複数のブロックに
区分される多数の発熱素子と、これらのブロックに１対
１に対応して設けられ、外部（プリンタ本体）よりスト
ローブ信号が供給されている間、対応するブロックの発
熱素子を駆動する複数のドライバーＩＣとを取着させた
構造を有しており、該ドライバーＩＣの駆動に伴って前
記発熱素子を外部からの画像データに基づいて個々に選
択的にジュール発熱させるとともに、該発熱した熱を感
熱紙等の記録媒体に伝導させ、記録媒体に所定の印画を
形成することによって記録ヘッドとして機能するもので
ある。

【０００４】尚、前記発熱素子への電力の印加は、発熱
素子の各一端に共通接続される共通電極と発熱素子の各
他端に個別に接続される個別電極とを介して行なわれ、
前記共通電極は外部電源のプラス（＋）側の端子に、前
記個別電極はドライバーＩＣのスイッチングトランジス
タ等を介して外部電源のマイナス（−）側の端子に電気
的に接続される。

【０００５】

【発明が解決しようとする課題】ところで上述のサーマ
ルヘッドにおいて１個の発熱素子を発熱させるには数１
０ｍＡ程度の電流で足りるが、全黒印字のように全ての
発熱素子を同時に発熱させる場合には、共通電極に極め
て大きな電流が流れる。例えば、幅２５６ｍｍ（Ｂ４サ
イズ用）、８ｄｏｔ／ｍｍのサーマルヘッドを用いて全
黒印字を行なう場合、全ての発熱素子を４つのブロック
に分けて駆動したとしても各ブロックの駆動時に共通電
極に流れる電流は、 ２５６ｍｍ×８ｄｏｔ／ｍｍ×５０ｍＡ÷４＝２５．６〔Ａ〕 となり、極めて大きな電流が瞬時に流れることとなる
（但し、上式では発熱素子１個当りの電流は５０ｍＡと
して計算した）。

【０００６】このとき、基板上の回路には等価的にイン
ダクタンスが存在するので、このインダクタンスによっ
てドライバーＩＣのスイッチオン時とスイッチオフ時に
共通電極から電源へとつながる電源線に、図６に示す如
き大きなサージ電圧があらわれる。このサージ電圧は変
化する電流の大きさに比例するため、全黒印字の場合に
は極めて大きな値となる。そのため、サージ電圧によっ
てドライバーＩＣが誤動作を起したり、該ＩＣのスイッ
チングトランジスタを破壊したり、更にはサーマルヘッ
ドを搭載したファクシミリ等の回路を誤動作させる等の
欠点を有していた。

【０００７】また一方、上記欠点を解消するためにサー
マルヘッドの共通電極と電源とをつなぐ電源線上にサー
ジ吸収用のコンデンサを設けたものが知られている。

【０００８】しかしながら、大きなサージ電圧に耐え得
るコンデンサは極めて大型であることから、これを組み
込んだ装置も大型化することとなり、またサージ電圧は
高周波成分を含んでいるので高周波特性の良好な、非常
に高価なコンデンサが必要となり、これを組み込んだ装
置も高価なものとなる欠点を有している。

【０００９】

【課題を解決するための手段】本発明は上記欠点に鑑み
案出されたもので、本発明の記録ヘッドは、直線状に配
列され、Ｎ個（Ｎは２以上の自然数）のブロックに区分
される多数の記録素子と、前記Ｎ個のブロックに１対１
に対応して設けられ、ストローブ信号が供給されている
間、対応するブロックの記録素子を駆動するＮ個のドラ
イバーＩＣと、を備えた記録ヘッドであって、各ドライ
バーＩＣによる記録素子の駆動タイミングが０．０１μ
ｓｅｃ〜５０．００μｓｅｃずれており、且つ各ドライ
バーＩＣの駆動期間が相互に重なるように、少なくとも
２番目以降に駆動するドライバーＩＣの前段にストロー
ブ信号の入力タイミングを遅らせる遅延手段を設けたこ
とを特徴とするものである。

【００１０】また本発明の記録ヘッドは、直線状に配列
され、Ｎ個（Ｎは２以上の自然数）のブロックに区分さ
れる多数の記録素子と、前記Ｎ個のブロックに１対１に
対応して設けられ、ストローブ信号が供給されている
間、対応するブロックの記録素子を駆動するＮ個のドラ
イバーＩＣと、を備えた記録ヘッドであって、前記Ｎ個
のドライバーＩＣは複数のグループに区分されていると
ともに該各グループのドライバーＩＣによる記録素子の
駆動タイミングが０．０１μｓｅｃ〜５０．００μｓｅ
ｃずれており、且つ各々のグループの駆動期間が相互に
重なるように、少なくとも２番目以降に駆動するグルー
プのドライバーＩＣの前段にストローブ信号の入力タイ
ミングを遅らせる遅延手段を設けたことを特徴とするも
のである。

【００１１】また更に本発明の記録ヘッドは、前記Ｎ個
のドライバーＩＣの駆動期間が、ストローブ信号のパル
ス幅の９０．０％〜９９．９％に相当する期間だけ相互
に重なることを特徴とするものである。

【００１２】

【発明の実施の形態】以下、本発明を添付図面に基づい
て詳細に説明する。 （第１形態）図１は本発明の請求項１に係る記録ヘッド
をサーマルヘッドに適用した第１形態を示す平面図、図
２は図１のサーマルヘッドの電気的構成を示す等価回路
図、図３は図１のサーマルヘッドに使用されるドライバ
ーＩＣの電気的構成を示す等価回路図であり、2 は記録
素子としての発熱素子、6a〜6dはドライバーＩＣ、11a
〜11c は遅延手段である。

【００１３】同図に示すサーマルヘッドは、アルミナセ
ラミックス等から成る基板1 上に、多数の発熱素子2 、
共通電極3 や個別電極4 ，制御信号線5 等の回路パター
ン、及びＮ個（Ｎは２以上の自然数）のドライバーＩＣ
6a,6b,6c,6d をそれぞれ取着させた上、基板1 上の回路
パターンに外部回路基板12の配線パターンを電気的に接
続させた構造を有している。

【００１４】前記多数の発熱素子2 は、例えば８ドット
／ｍｍのドット密度で直線状に配列されており、その各
々がＴａＳｉＯやＴｉＳｉＯ等の電気抵抗材料から成っ
ているため、後述するドライバーＩＣ6a,6b,6c,6d の駆
動に伴って所定の電力が印加されるとジュール発熱を起
こし、感熱紙等の記録媒体に印画を形成するのに必要な
温度となる。

【００１５】また前記基板1 上の回路パターンは、発熱
素子2 の各一端に共通接続される共通電極3 、各発熱素
子2 とドライバーＩＣ6a,6b,6c,6d の対応する出力端子
とを個々に接続する個別電極4 、ドライバーＩＣ6a〜6d
の入力端子に接続される制御信号線5 、ドライバーＩＣ
6a〜6dのグランド端子に接続されるグランド電極等によ
り構成されており、共通電極3 及び個別電極4 は発熱素
子2 に所定の電力を印加するための給電配線として、ま
た制御信号線5 はドライバーＩＣ6a〜6dにストローブ信
号やラッチ信号，クロック信号，画像データ等を供給す
るための信号配線として機能する。

【００１６】尚、共通電極3 は例えば２４Ｖの電位に保
持されている外部電源のプラス（＋）側の端子に、また
個別電極4 は後述するドライバーＩＣ6a〜6dのスイッチ
ングトランジスタ10やグランド電極，外部回路基板7 等
を介して基準電位（例えば０Ｖの電位）に保持されてい
る外部電源のマイナス（−）側の端子に電気的に接続さ
れ、ドライバーＩＣ6a,6b,6c,6d のスイッチングトラン
ジスタ10がオン状態となったとき、発熱素子2 に所定の
電圧が印加され、通電がなされる。

【００１７】尚、前記発熱素子2 、共通電極3 及び個別
電極4 等は従来周知の薄膜手法、具体的にはスパッタリ
ングやフォトリソグラフィー技術、エッチング技術等を
採用することによって基板1 の上面に所定パターンに被
着・形成される。

【００１８】また更に前記多数の発熱素子2 は所定数ず
つＮ個（Ｎは２以上の自然数）のブロックに区分されて
おり、Ｎ個のドライバーＩＣ6a,6b,6c,6d がＮ個のブロ
ックに対して１対１に対応するように設けられている。
尚、本形態においてはＮを「４」に設定し、ブロック数
及びドライバーＩＣの個数を４個としている。

【００１９】これら４個のドライバーＩＣ6a〜6dの回路
形成面には、外部からの画像データをクロック信号に同
期させてシリアルに転送するための所定ビット数のシフ
トレジスタ7 、これら画像データをラッチ信号のタイミ
ングでシフトレジスタ7 から受け取って該画像データを
保持・格納する複数のラッチ回路8 、外部からのストロ
ーブ信号及びラッチ回路8 内の画像データに基づいて所
定の出力を発する複数のゲート回路9 、該ゲート回路９
の出力に基づいて各発熱素子2 への通電を制御するため
の複数のスイッチングトランジスタ10等が設けられてお
り、該ドライバーＩＣ6a〜6dは外部よりストローブ信号
が供給されている間、対応するブロックの発熱素子2 を
駆動する作用、具体的には対応するブロックの発熱素子
2 をラッチ回路8 で保持されている画像データに基づい
て個々に選択的に発熱させる作用を為す。

【００２０】尚、前記ドライバーＩＣ6a〜6dとしては、
スイッチングトランジスタ10等の電子回路を下面（基板
1 と対向する面）に設けたフリップリップ型ＩＣ等が使
用され、該ドライバーＩＣ6a〜6dは従来周知のフェース
ダウンボンディング法等を採用し、下面の出力端子を基
板上面の個別電極4 に、入力端子を基板上面の制御信号
線5 に半田接合させることによって基板1 上に実装され
る。

【００２１】更にまた、前記基板1 上の回路パターンに
電気的に接続される外部回路基板１２は、外部（プリン
タ本体）からの電力を基板１ 上の発熱素子2 に供給し
たり、外部からのストローブ信号やラッチ信号，クロッ
ク信号，画像データ等を基板1 上のドライバーＩＣ6a〜
6dに供給したりするためのものであり、基板上面の共通
電極3 や制御信号線5 に接続される配線パターン13を備
え、その後端側に取着される電気コネクタ14を介してプ
リンタ本体等と接続される。

【００２２】前記外部回路基板12としては、例えば可撓
性をもったポリイミド樹脂製のフィルム間に所定形状の
配線パターン13を挟持させたフレキシブル配線板（ＦＰ
Ｃ）等が用いられる。

【００２３】そして更に、ストローブ信号の入力側（以
下、信号入力側と略記する）より２つめ以降のドライバ
ーＩＣ6b,6c,6dの前段には遅延手段11a,11b,11c が設け
られている。

【００２４】前記遅延手段11a,11b,11c はドライバーＩ
Ｃ6a〜6dへのストローブ信号の入力タイミングをドライ
バーＩＣ毎に少しずつ遅らせる作用、具体的には隣り合
うドライバーＩＣに供給されるストローブ信号の立ち上
がりと立ち下がりのタイミングを０．０１μｓｅｃ〜５
０．００μｓｅｃの範囲内で遅らせる作用を為し、かか
る遅延手段11a,11b,11c としてはインバータやバッフ
ァ，或いはインバータとバッファを組み合わせた回路等
が使用され、外部回路基板12上の所定位置、具体的には
スロトーブ信号供給用の配線パターン13の途中に実装さ
れる。

【００２５】例えばインバータのみを使用する場合は出
力ＡＣ特性が０．００５μｓｅｃ〜２５．００μｓｅｃ
のものを偶数個、組み合わせて使用し、またバッファの
みを使用する場合は出力ＡＣ特性が０．０１μｓｅｃ〜
５０．００μｓｅｃのものを単独で用いる。

【００２６】尚、このようなドライバーＩＣ6a〜6dを用
いて発熱素子2 を駆動する場合、各ドライバーＩＣ6a〜
6dに供給されるストローブ信号ａ〜ｄのパルス幅は１０
０μｓｅｃ〜５００００μｓｅｃと駆動タイミングのず
れ幅ｗ₁ （０．０１μｓｅｃ〜５０．００μｓｅｃ）に
比し極めて長いことから、各ドライバーＩＣ6a〜6dによ
る発熱素子2 の駆動期間はその大部分が相互に重なる
（オーバーラップする）こととなる。

【００２７】以上のように、各ドライバーＩＣ6a〜6dに
よる発熱素子2 の駆動タイミングを遅延手段11a,11b,11
c によって０．０１μｓｅｃ〜５０．００μｓｅｃずつ
ずらすようにしたことから、全黒印字のように全ての発
熱素子2 を同時に発熱させる場合に共通電極3 に極めて
大きな電流が流れたとしても、ドライバーＩＣ6a〜6dの
スイッチングトランジスタ10のスイッチオン時とスイッ
チオフ時に共通電極3から外部電源へとつながる電源線
にあらわれるサージ電圧は極めて小さなものとなる（図
４参照）。これは、発熱素子2 の駆動タイミングをブロ
ック毎にずらすことで一度に変化する電流量が小さくな
るからであり、これによって大きなサージ電圧に起因す
るドライバーＩＣ6a〜6dの誤動作やサーマルヘッドが搭
載されるファクシミリ等の回路の誤動作が有効に防止さ
れる。

【００２８】またこの場合、電源線にあらわれるサージ
電圧は上述したように極めて小さく、サージ電圧がドラ
イバーＩＣ6a〜6dに与える影響を無視し得る程度に小さ
く抑えることができるため、サージ吸収用の大型で高価
なコンデンサ等は一切不要であり、サーマルヘッドを小
型化することができるとともに、製品としてのサーマル
ヘッドを安価になすことが可能である。

【００２９】尚、前述したグループ毎の駆動タイミング
のずれ幅ｗ₁ は、０．０１μｓｅｃよりも短いとサージ
電圧を十分に低く抑えることが困難であり、逆にずれ幅
ｗ₁が５０．００μｓｅｃよりも大きいと記録速度が遅
くなって近時の高速印画の要求に対応しきれなくなる恐
れがある。従ってグループ毎の駆動タイミングのずれ幅
ｗ₁ は０．０１μｓｅｃ〜５０．００μｓｅｃの範囲内
に特定される。

【００３０】また全てのドライバーＩＣ6a〜6dを同時に
駆動するオーバーラップ期間ｗ₂ は、印画速度の高速化
やサージ電圧の十分な低減という２つの観点から、スト
ローブ信号ａ〜ｄのパルス幅の９０．０％〜９９．９％
の範囲内に設定することが好ましい。

【００３１】次に上述したサーマルヘッドにおけるサー
ジ電圧の低減作用について図４のタイミングチャートを
用いて説明する。

【００３２】同図に示す４つのストローブ信号ａ，ｂ，
ｃ，ｄは全て等しいパルス幅を有しており、ストローブ
信号ａはドライバーＩＣ6aのゲート回路8 に、ストロー
ブ信号ｂはドライバーＩＣ6bのゲート回路8 に、ストロ
ーブ信号ｃはドライバーＩＣ6cのゲート回路8 に、スト
ローブ信号ｄはドライバーＩＣ6dのゲート回路8 に入力
される。

【００３３】信号入力側より１つめのドライバーＩＣ6a
に入力されるストローブ信号ａは、外部より供給される
ストローブ信号と全く同じタイミングで立ち上がり、外
部より供給されるストローブ信号と全く同じタイミング
で立ち下がる。

【００３４】ストローブ信号ｂは、外部からのストロー
ブ信号が遅延手段11a を経ることによって生成した信号
であり、信号入力側より２つめのドライバーＩＣ6bに入
力され、ストローブ信号ａよりも例えば１μｓｅｃだけ
遅れて立ち上がり、１μｓｅｃだけ遅れて立ち下がる。

【００３５】またストローブ信号ｃは、外部からのスト
ローブ信号が２つの遅延手段11a,11b を経ることによっ
て生成した信号であり、信号入力側より３つめのドライ
バーＩＣ6cに入力され、ストローブ信号ａよりも例えば
２μｓｅｃだけ遅れて立ち上がり、２μｓｅｃだけ遅れ
て立ち下がる。

【００３６】そしてストローブ信号ｄは、外部からのス
トローブ信号が３つの遅延手段11a,11b,11c を経ること
によって生成した信号であり、信号入力側より４つめの
ドライバーＩＣ6dに入力され、ストローブ信号ａよりも
例えば３μｓｅｃだけ遅れて立ち上がり、３μｓｅｃだ
け遅れて立ち下がる。

【００３７】尚、これらのストローブ信号ａ，ｂ，ｃ，
ｄはいずれもローレベルで有効となる。

【００３８】かかるサーマルヘッドは、印画動作が始ま
ると、まずドライバーＩＣ6a〜6dのシフトレジスタ7 に
第１ラインの画像データがクロック信号に同期して１ビ
ットずつシリアルに入力される。

【００３９】次に外部より供給されるラッチ信号のタイ
ミングでシフトレジスタ7 内の画像データがラッチ回路
8 にパラレルに転送され、これによって画像データがラ
ッチ回路8 内で保持・格納される。

【００４０】次に外部（プリンタ本体）よりストローブ
信号が入力されると、このストローブ信号が先に述べた
ようにストローブ信号ａ，ｂ，ｃ，ｄとなって各ドライ
バーＩＣ6a〜6dのゲート回路9 に供給され、このストロ
ーブ信号ａ，ｂ，ｃ，ｄが有効である間、ラッチ回路8
内の画像データに基づいて各ドライバーＩＣ6a〜6dのゲ
ート回路9 に接続されているスイッチングトランジスタ
10のオン・オフが制御され、対応する発熱素子2 に通電
がなされる。

【００４１】これにより、発熱素子2 が画像データに基
づいて個々に選択的にジュール発熱を起こし、該発熱し
た熱を感熱紙等の記録媒体に伝導させるとともに記録媒
体に所定パターンの印画ドットを形成することによって
第１ラインの印画が完了する。

【００４２】その後、同様にして、第２ライン、第３ラ
イン…と各ラインの印画動作を順番に繰り返すことによ
って一連の印画動作が行われ、記録媒体に所定の印画が
形成される。

【００４３】このとき、ドライバーＩＣ6a〜6dに入力さ
れるストローブ信号は、図４に示すように、３つの遅延
手段11a,11b,11c によって立ち上がり及び立ち下がりの
タイミングが０．０１μｓｅｃ〜５０．００μｓｅｃ
（ｗ₁ ）ずつずれており、これによって各ブロックの駆
動タイミングも同じだけずれることから、前述した如
く、全黒印字のように多数の発熱素子2 を同時に発熱さ
せる場合であっても、ドライバーＩＣ6a〜6dのスイッチ
オン時とスイッチオフ時に共通電極3 から外部電源へと
つながる電源線にあらわれるサージ電圧は極めて小さく
なり、該サージ電圧に起因するドライバーＩＣ6a〜6dの
誤動作等が有効に防止される。

【００４４】（第２形態）次に本発明の第２形態につい
て説明する。図５は本発明の請求項２に係る記録ヘッド
をサーマルヘッドに適用した場合の電気的構成を示す等
価回路図であり、6a〜6hはドライバーＩＣである。

【００４５】尚、前述した第１形態の記録ヘッドと同一
の構成要素については同一符号を付して説明を省略し、
ここでは第１形態と相違する点についてのみ説明するこ
ととする。

【００４６】第２形態の記録ヘッドが第１形態のものと
相違する点は、Ｎ個（本形態ではＮ＝８）のドライバー
ＩＣ6a〜6hが複数のグループ（本形態ではグループ数＝
４）に区分されており、各グループのドライバーＩＣ6a
〜6hによる発熱素子2 の駆動タイミングを０．０１μｓ
ｅｃ〜５０．００μｓｅｃずつずらし、且つ各々のグル
ープに属するドライバーＩＣの駆動期間が相互に重なる
ように、２番目以降に駆動するグループのドライバーＩ
Ｃ6c〜6hの前段に遅延手段11a,11b,11c を設けるように
した点である。

【００４７】本形態においては各々のグループが２個の
ドライバーＩＣにより構成されており、同じグループに
属するドライバーＩＣには共通のストローブ信号が供給
され、同グループのドライバーＩＣが実質的に同じタイ
ミングで駆動されるようになっている。

【００４８】このような第２形態に記録ヘッドにおいて
も、各グループのドライバーＩＣ6a〜6hによる発熱素子
2 の駆動タイミングを０．０１μｓｅｃ〜５０．００μ
ｓｅｃずつずらすようにしたことから、全黒印字のよう
に全ての発熱素子2 を同時に発熱させる場合に共通電極
3 に極めて大きな電流が流れたとしても、ドライバーＩ
Ｃ6a〜6hのスイッチングトランジスタ10のスイッチオン
時とスイッチオフ時に共通電極3 から外部電源へとつな
がる電源線にあらわれるサージ電圧は極めて小さなもの
となり、これによって大きなサージ電圧に起因するドラ
イバーＩＣ6a〜6hの誤動作やサーマルヘッドが搭載され
るファクシミリ等の回路の誤動作が有効に防止される。

【００４９】また第２形態に記録ヘッドにおいても、電
源線にあらわれるサージ電圧は上述したように極めて小
さく、サージ電圧がドライバーＩＣ6a〜6hに与える影響
を無視し得る程度に小さく抑えることができるため、サ
ージ吸収用の大型で高価なコンデンサ等は一切不要であ
り、サーマルヘッドを小型化することができるととも
に、製品としてのサーマルヘッドを安価になすことが可
能である。

【００５０】尚、本発明は上述した第１、第２形態に限
定されるものではなく、本発明の要旨を逸脱しない範囲
において種々の変更、改良等が可能である。

【００５１】例えば上述した第１、第２形態においては
シフトレジスタ7 とゲート回路9 の間にラッチ回路8 を
介在させ、ラッチ回路8 で一旦保持した画像データをゲ
ート回路9 に供給するように構成したが、このような構
成からラッチ回路9 を省き、シフトレジスタ7 内の画像
データをゲート回路9 に直接供給するように構成しても
構わない。

【００５２】また上述した第１、第２形態においては遅
延手段11a,11b,11c としてインバータやバッファ等を用
いたが、これ以外の電子回路等を用いても構わない。例
えばストローブ信号供給用の配線パターン13の途中にイ
ンバータやバッファの代わりに所定の抵抗を接続した
上、この配線パターン13に対してグランド用の配線パタ
ーン13を近接配置させておくことでストローブ信号用の
配線13とグランド用の配線13との間にコンデンサ成分を
形成するようにしておけば信号波形の鈍りによってトリ
ガー位置が遅れることとなるので遅延手段として機能す
るようになる。

【００５３】更に上述した第１形態ではＮを「４」に、
また第２形態ではＮを「８」に、ドライバーＩＣのグル
ープ数を「４」にそれぞれ設定したが、これらの例に限
られるものではなく、Ｎ及びドライバーＩＣのグループ
数は２以上であればいくつであっても良い。

【００５４】また更に上述した第１、第２形態では遅延
手段11a,11b,11c を外部回路基板12上に実装するように
したが、これに代えて遅延手段11a,11b,11c を基板1 上
に実装するようにしても構わない。

【００５５】更にまた上述した第１、第２形態ではサー
マルヘッドへの適用例について説明したが、他の記録ヘ
ッド、例えばＬＥＤアレイヘッドやインクジェットヘッ
ド等にも本発明は適用可能であり、そのような場合にお
いても上述の形態と全く同様の効果が得られる。

【００５６】

【発明の効果】本発明によれば、全黒印字のように全て
の記録素子を同時に駆動させる場合に一度に極めて大き
な電流が流れたとしても、ドライバーＩＣのスイッチオ
ン時とスイッチオフ時に電源線にあらわれるサージ電圧
は極めて小さなものとなり、大きなサージ電圧に起因す
るドライバーＩＣの誤動作やサーマルヘッドが搭載され
るファクシミリ等の回路の誤動作が有効に防止される。

【００５７】また本発明によれば、上述した如く電源線
にあらわれるサージ電圧を極めて小さくして、その影響
力を無視し得る程度に抑えることができるため、サージ
吸収用の大型で高価なコンデンサ等は一切不要であり、
記録ヘッドを小型化するとともに、安価になすことが可
能である。

【図面の簡単な説明】

【図１】本発明の請求項１に係る記録ヘッドをサーマル
ヘッドに適用した第１形態を示す平面図である。

【図２】図１のサーマルヘッドの電気的構成を示す等価
回路図である。

【図３】図１のサーマルヘッドに使用されるドライバー
ＩＣの電気的構成を示す等価回路図である。

【図４】図１のサーマルヘッドを用いて印画を行なう場
合に発生するサージ電圧の波形を示すタイミングチャー
トである。

【図５】本発明の請求項２に係る記録ヘッドをサーマル
ヘッドに適用した第２形態を示す等価回路図である。

【図６】従来のサーマルヘッドを用いて印画を行なった
場合に発生するサージ電圧の波形を示すタイミングチャ
ートである。

【符号の説明】

2・・・発熱素子（記録素子）、6a,6b,6c,6d,6e,6f,6g,
6h ・・・ドライバーＩＣ、11a,11b,11c ・・・遅延回
路

Claims (3)

【特許請求の範囲】
1. 【請求項１】直線状に配列され、Ｎ個（Ｎは２以上の自
   然数）のブロックに区分される多数の記録素子と、 前記Ｎ個のブロックに１対１に対応して設けられ、スト
   ローブ信号が供給されている間、対応するブロックの記
   録素子を駆動するＮ個のドライバーＩＣと、を備えた記
   録ヘッドであって、 各ドライバーＩＣによる記録素子の駆動タイミングが
   ０．０１μｓｅｃ〜５０．００μｓｅｃずれており、且
   つ各ドライバーＩＣの駆動期間が相互に重なるように、
   少なくとも２番目以降に駆動するドライバーＩＣの前段
   にストローブ信号の入力タイミングを遅らせる遅延手段
   を設けたことを特徴とする記録ヘッド。
2. 【請求項２】直線状に配列され、Ｎ個（Ｎは２以上の自
   然数）のブロックに区分される多数の記録素子と、 前記Ｎ個のブロックに１対１に対応して設けられ、スト
   ローブ信号が供給されている間、対応するブロックの記
   録素子を駆動するＮ個のドライバーＩＣと、を備えた記
   録ヘッドであって、 前記Ｎ個のドライバーＩＣは複数のグループに区分され
   ているとともに該各グループのドライバーＩＣによる記
   録素子の駆動タイミングが０．０１μｓｅｃ〜５０．０
   ０μｓｅｃずれており、且つ各々のグループの駆動期間
   が相互に重なるように、少なくとも２番目以降に駆動す
   るグループのドライバーＩＣの前段にストローブ信号の
   入力タイミングを遅らせる遅延手段を設けたことを特徴
   とする記録ヘッド。
3. 【請求項３】前記Ｎ個のドライバーＩＣの駆動期間が、
   ストローブ信号のパルス幅の９０．０％〜９９．９％に
   相当する期間だけ相互に重なることを特徴とする請求項
   １又は請求項２に記載の記録ヘッド。