JPS6320556A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6320556A JPS6320556A JP16495186A JP16495186A JPS6320556A JP S6320556 A JPS6320556 A JP S6320556A JP 16495186 A JP16495186 A JP 16495186A JP 16495186 A JP16495186 A JP 16495186A JP S6320556 A JPS6320556 A JP S6320556A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- command
- status
- main processor
- routine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000012545 processing Methods 0.000 claims abstract description 12
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
主プロセッサと従プロセッサの制御により動作する装置
において、主プロセッサが送出するコマンドに基づき、
従プロセッサがステータスを送出し、該ステータス送出
のための割込み処理から抜は出さぬ内に、主プロセッサ
が次のコマンドを送出することで、従プロセッサが該コ
マンドを見落とすことを防止するため、タイマにより主
プロセッサが送出するコマンドの発行タイミングを決定
する。
において、主プロセッサが送出するコマンドに基づき、
従プロセッサがステータスを送出し、該ステータス送出
のための割込み処理から抜は出さぬ内に、主プロセッサ
が次のコマンドを送出することで、従プロセッサが該コ
マンドを見落とすことを防止するため、タイマにより主
プロセッサが送出するコマンドの発行タイミングを決定
する。
本発明は主プロセッサと従プロセッサとを用いて動作す
る装置に係り、特に従プロセッサが主プロセッサの送出
するコマンドを見落とすことが無いようにしたプロセッ
サ間の通信方式に関する。
る装置に係り、特に従プロセッサが主プロセッサの送出
するコマンドを見落とすことが無いようにしたプロセッ
サ間の通信方式に関する。
近年、半導体技術の発展に伴い、データ処理装置の制御
にプロセッサを用いるものが多くなっているが、データ
処理装置の機能が増大するにつれ、主プロセッサの負担
を軽減するため、従プロセッサを使用して、主プロセッ
サに代わり、成るまとまった仕事をさせる方式がよく用
いられている。
にプロセッサを用いるものが多くなっているが、データ
処理装置の機能が増大するにつれ、主プロセッサの負担
を軽減するため、従プロセッサを使用して、主プロセッ
サに代わり、成るまとまった仕事をさせる方式がよく用
いられている。
この場合、通常の動作として、主プロセッサから従プロ
セッサにコマンドを発し、従プロセッサがこのコマンド
に対する処理が完了すると、従プロセッサから主プロセ
ッサへステータスを返す動作を行う。
セッサにコマンドを発し、従プロセッサがこのコマンド
に対する処理が完了すると、従プロセッサから主プロセ
ッサへステータスを返す動作を行う。
即ち、主プロセッサから従プロセッサに、幾つかの情報
の送出を要求するとすれば、主プロセッサから従プロセ
ッサにコマンドを発行し、従プロセッサからステータス
が帰ると、再度主プロセッサはコマンドを発行し、従プ
ロセッサはステータスを返送する。
の送出を要求するとすれば、主プロセッサから従プロセ
ッサにコマンドを発行し、従プロセッサからステータス
が帰ると、再度主プロセッサはコマンドを発行し、従プ
ロセッサはステータスを返送する。
上記処理中において、従プロセッサからのステータス送
出後、直ぐに主プロセッサから従プロセッサにコマンド
が発行されることがあるが、従プロセッサがこのコマン
ドを見落とすことの無いことが必要である。
出後、直ぐに主プロセッサから従プロセッサにコマンド
が発行されることがあるが、従プロセッサがこのコマン
ドを見落とすことの無いことが必要である。
第4図は磁気テープ装置の一例を示すブロック図で、第
5図は主及び従プロセッサのルーチンを説明する図であ
る。
5図は主及び従プロセッサのルーチンを説明する図であ
る。
主プロセッサと従プロセッサの制御により動作する装置
は各種あるが、第4図を例として説明する。
は各種あるが、第4図を例として説明する。
キャプスタンを持たないリール対リールで動作する磁気
テープ装置の主プロセッサ3は、磁気テープ制御装置の
如き制御装置15からの制御信号か、又は操作盤14か
らのオペレータが送出する制御信号が入力すると、その
内容をチェックし、磁気テープのリールモータを駆動す
る場合は、コミュニケーションラインを経て従プロセッ
サ6にコマンドを送出する。
テープ装置の主プロセッサ3は、磁気テープ制御装置の
如き制御装置15からの制御信号か、又は操作盤14か
らのオペレータが送出する制御信号が入力すると、その
内容をチェックし、磁気テープのリールモータを駆動す
る場合は、コミュニケーションラインを経て従プロセッ
サ6にコマンドを送出する。
従プロセフす6からは該コマンドに対する動作が完了す
ると、コミュニケーションラインを経て主プロセッサ3
に終了ステータスの応答があり、これにより、主プロセ
ッサ3は制御装置15に対し、前記制御信号に対する終
了信号を送出する。
ると、コミュニケーションラインを経て主プロセッサ3
に終了ステータスの応答があり、これにより、主プロセ
ッサ3は制御装置15に対し、前記制御信号に対する終
了信号を送出する。
又、主プロセッサ3が従プロセッサ6側の状態を読取り
たい場合にも、それに対応するコマンドを従プロセッサ
6に送出し、従プロセッサ6からのステータスを読取る
ことを行う。
たい場合にも、それに対応するコマンドを従プロセッサ
6に送出し、従プロセッサ6からのステータスを読取る
ことを行う。
従プロセッサ6は磁気テープ走行に必要なモータ9と1
2の制御を行う、モータ起動時には一定電流をセントし
、モータ駆動回路8及び1)を通してモータ9及び12
を回転させる。
2の制御を行う、モータ起動時には一定電流をセントし
、モータ駆動回路8及び1)を通してモータ9及び12
を回転させる。
モータ9と12が回転を始めると、回転検出回路10及
び13から信号が送出され、従プロセッサ6はこの信号
をチェックすることにより、モータ9と12の回転速度
を検出する。
び13から信号が送出され、従プロセッサ6はこの信号
をチェックすることにより、モータ9と12の回転速度
を検出する。
そして、従プロセッサ6はモータ9と12の回転速度を
チェックしながら、規定速度で磁気テープを走行させる
ように制御する。更に、回転検出回路10及び13の信
号からモータ9と12の回転数を計数し、磁気テープの
長さも算出する。
チェックしながら、規定速度で磁気テープを走行させる
ように制御する。更に、回転検出回路10及び13の信
号からモータ9と12の回転数を計数し、磁気テープの
長さも算出する。
従プロセフす6は主プロセッサ3のコマンドにより、上
記動作を行い磁気テープが規定速度となると、終了ステ
ータスを主プロセッサ3に送出し、停止コマンドに対し
ては、モータ9,12が停止した時点で終了ステータス
を主プロセッサ3に送出する。
記動作を行い磁気テープが規定速度となると、終了ステ
ータスを主プロセッサ3に送出し、停止コマンドに対し
ては、モータ9,12が停止した時点で終了ステータス
を主プロセッサ3に送出する。
第5図(a)は主プロセッサ3のルーチンの概要を示す
フローチャートで、■に示す如く、上記動作を行うため
、制御装置15又は操作盤14による制御信号待ちルー
チンで制御信号を待ち、制御信号が与えられると、■に
示す従プロセッサ6へのコマンドを発行するルーチンに
移行し、従プロセッサ6にコマンドを送出した後は応答
を待ち、応答があると又■のルーチンに戻る。
フローチャートで、■に示す如く、上記動作を行うため
、制御装置15又は操作盤14による制御信号待ちルー
チンで制御信号を待ち、制御信号が与えられると、■に
示す従プロセッサ6へのコマンドを発行するルーチンに
移行し、従プロセッサ6にコマンドを送出した後は応答
を待ち、応答があると又■のルーチンに戻る。
従プロセッサ6からステータスの送出が完了し、コミュ
ニケーションラインを経てバッファに格納されると、主
プロセッサ3内に受信ビットがセントされ、主プロセッ
サ3に割込みが発生する。
ニケーションラインを経てバッファに格納されると、主
プロセッサ3内に受信ビットがセントされ、主プロセッ
サ3に割込みが発生する。
従って、■に示す如く、割込みルーチンに移行し、■に
示す従プロセッサ6からの応答、ステータスをチェック
するルーチンになり、前記バッファの内容を読出してチ
ェックし、このチェックが完了すると、割込み前の元の
ルーチンへリターンする。
示す従プロセッサ6からの応答、ステータスをチェック
するルーチンになり、前記バッファの内容を読出してチ
ェックし、このチェックが完了すると、割込み前の元の
ルーチンへリターンする。
第5図(b)は従プロセッサ6のルーチンの概要を示す
フローチャートで、前記動作を行うため、■に示す如く
、主プロセフす3からのコマンド受信を監視するルーチ
ンにあり、コマンドを受信すると該コマンドをチェック
するルーチン[相]に移行し、このコマンドをチェック
して、モータ制御ルーチン■に移行する。
フローチャートで、前記動作を行うため、■に示す如く
、主プロセフす3からのコマンド受信を監視するルーチ
ンにあり、コマンドを受信すると該コマンドをチェック
するルーチン[相]に移行し、このコマンドをチェック
して、モータ制御ルーチン■に移行する。
モータ9.12が規定の速度となると主プロセッサ3へ
の動作完了応答ルーチン0に移行して、ステータスを送
出すると、又モータ制御ルーチン■に戻る。
の動作完了応答ルーチン0に移行して、ステータスを送
出すると、又モータ制御ルーチン■に戻る。
主プロセッサ3からコマンドの送出が完了し、コミュニ
ケーションラインを経てバッファに格納されると、従プ
ロセッサ6内に受信ビットがセントされ、■に示す如く
従プロセッサ6に割込みが発生し、割込みルーチンに移
行する。
ケーションラインを経てバッファに格納されると、従プ
ロセッサ6内に受信ビットがセントされ、■に示す如く
従プロセッサ6に割込みが発生し、割込みルーチンに移
行する。
即ち、前記ルーチンの■から[相]の間で割込みが発生
し、■に示す如く、主プロセッサ3からのコマンド受信
、ステータス応答ルーチンになり、前記バッファからコ
マンドが読出される。そして、このコマンドのチェック
を行うため、0のルーチンにリターンする。
し、■に示す如く、主プロセッサ3からのコマンド受信
、ステータス応答ルーチンになり、前記バッファからコ
マンドが読出される。そして、このコマンドのチェック
を行うため、0のルーチンにリターンする。
又、主プロセッサ3への動作完了応答ルーチン■に入る
と、割込みが発生して、割込みルーチン0に移行し、ス
テータス応答ルーチン[相]で、主プロセッサ3に対す
るステータスの送出を行い、このステータス送出完了に
より、モータ制御ルーチン■にリターンする。
と、割込みが発生して、割込みルーチン0に移行し、ス
テータス応答ルーチン[相]で、主プロセッサ3に対す
るステータスの送出を行い、このステータス送出完了に
より、モータ制御ルーチン■にリターンする。
更に、主プロセッサ3にステータスを報告するコマンド
に対しては、同様に割込みが発生し、割込みルーチン0
に移行し、ステータス応答ルーチン[相]で従プロセッ
サ6側の状B報告を行って元のルーチンにリターンする
。
に対しては、同様に割込みが発生し、割込みルーチン0
に移行し、ステータス応答ルーチン[相]で従プロセッ
サ6側の状B報告を行って元のルーチンにリターンする
。
上記の如く、主プロセッサ3が送出するコマンドの処理
は、従プロセッサ6の割込み処理により実行されており
、従プロセッサ6は割込み処理中は別の割込みを受理し
ないようにマスクしている。
は、従プロセッサ6の割込み処理により実行されており
、従プロセッサ6は割込み処理中は別の割込みを受理し
ないようにマスクしている。
従プロセッサから主プロセッサにステータス送出後、従
来は直ぐに主プロセッサから従プロセッサへ次のコマン
ドが送出されることがある。この時、上記の如く従プロ
セッサ側では、ステータス応答ルーチン[相]で割込み
処理を行っており、割込みルーチンから抜は出していな
いことがあり、マスクされていることがある。従って、
このコマンドは見逃されてしまうという問題がある。
来は直ぐに主プロセッサから従プロセッサへ次のコマン
ドが送出されることがある。この時、上記の如く従プロ
セッサ側では、ステータス応答ルーチン[相]で割込み
処理を行っており、割込みルーチンから抜は出していな
いことがあり、マスクされていることがある。従って、
このコマンドは見逃されてしまうという問題がある。
第1図は本発明の一実施例を示す回路のブロック図であ
る。
る。
1は主プロセッサ、2は従プロセッサ、3は主プロセッ
サ1全体を制御するプロセッサ、4は次のコマンドを発
行するタイミングを指定するタイマ、5はコマンドやス
テータスを授受するレジスタ、6は従プロセッサ全体を
制御するプロセッサ、7はコマンドやステータスを授受
するレジスタである。
サ1全体を制御するプロセッサ、4は次のコマンドを発
行するタイミングを指定するタイマ、5はコマンドやス
テータスを授受するレジスタ、6は従プロセッサ全体を
制御するプロセッサ、7はコマンドやステータスを授受
するレジスタである。
プロセッサ3はレジスタ5を経てステータスを受信する
と、タイマ4を設定し、タイマ4が零となると、次のコ
マンドをレジスタ5からレジスタ7を経てプロセッサ6
に送出する構成とする。
と、タイマ4を設定し、タイマ4が零となると、次のコ
マンドをレジスタ5からレジスタ7を経てプロセッサ6
に送出する構成とする。
上記構成とすることにより、プロセッサ3はタイマ4の
指示する時間経過した後、次のコマンドを送出するため
、プロセッサ6はステータス送出完了に伴う割込みルー
チンの処理を終了し、次のコマンドによる割込み処理に
移行することが可能となる。
指示する時間経過した後、次のコマンドを送出するため
、プロセッサ6はステータス送出完了に伴う割込みルー
チンの処理を終了し、次のコマンドによる割込み処理に
移行することが可能となる。
第2図は第1図の動作を説明するタイムチャートで、第
3図は第1図の動作を説明するフローチャートである。
3図は第1図の動作を説明するフローチャートである。
第1図において、主プロセッサ1のプロセッサ3はレジ
スタ5にコマンドをセットし、コミュニケーションライ
ンを経て、従プロセッサ2のレジスタ7に第2図■に示
す如く、コマンドを送出する。
スタ5にコマンドをセットし、コミュニケーションライ
ンを経て、従プロセッサ2のレジスタ7に第2図■に示
す如く、コマンドを送出する。
従プロセッサ2のプロセッサ6は前記の如(、割込みル
ーチンによりレジスタ7に受信したコマンドを処理した
後、第2図■に示す如(、又割込みルーチンによりステ
ータスをレジスタ7を介し、コミュニケーションライン
を経てレジスタ5に送出する。
ーチンによりレジスタ7に受信したコマンドを処理した
後、第2図■に示す如(、又割込みルーチンによりステ
ータスをレジスタ7を介し、コミュニケーションライン
を経てレジスタ5に送出する。
従来は第2図■に示す点線のように、プロセッサ3はレ
ジスタ5にステータスが受信されると、直ちにコマンド
を送出することがあったが、第3図に示す如く、主プロ
セッサ1から従プロセッサ2にコマンド発行後、主プロ
セッサ1はステータス応答を監視し、ステータス応答が
あると、次のコマンド発行が必要か否かを調べ、必要な
ければ動作を終了し、次のコマンド発行が必要な場合、
タイマ4を設定する。
ジスタ5にステータスが受信されると、直ちにコマンド
を送出することがあったが、第3図に示す如く、主プロ
セッサ1から従プロセッサ2にコマンド発行後、主プロ
セッサ1はステータス応答を監視し、ステータス応答が
あると、次のコマンド発行が必要か否かを調べ、必要な
ければ動作を終了し、次のコマンド発行が必要な場合、
タイマ4を設定する。
プロセッサ3は設定したタイマ4が第2図に示す時間を
経過して零になると、レジスタ5を経てレジスタ7に第
2図■に示す如く、次のコマンドを送出する。即ち第3
図に示す如(、主プロセッサ1はタイマ4の指示するタ
イミングで従プロセッサ2に次のコマンドを発行する。
経過して零になると、レジスタ5を経てレジスタ7に第
2図■に示す如く、次のコマンドを送出する。即ち第3
図に示す如(、主プロセッサ1はタイマ4の指示するタ
イミングで従プロセッサ2に次のコマンドを発行する。
そして、ステータス応答を監視する工程に戻る。
この時、プロセッサ6は前記割込みルーチンから抜は出
しているため、マスクされておらず、このコマンドを見
落とすことなく処理することが出来る。
しているため、マスクされておらず、このコマンドを見
落とすことなく処理することが出来る。
以上説明した如く、本発明は主プロセッサと従プロセフ
すを使用する装置において、主プロセッサが送出するコ
マンドを見落とすことを防止し、且つ簡単なプログラム
構成で主従プロセッサ間の通信を行うことが出来る。
すを使用する装置において、主プロセッサが送出するコ
マンドを見落とすことを防止し、且つ簡単なプログラム
構成で主従プロセッサ間の通信を行うことが出来る。
第1図は本発明の一実施例を示す回路のブロック図、
第2図は第1図の勅動作を説明するタイムチャート、
第3図は第1図の動作を説明するフローチャート、第4
図は磁気テープ装置の一例を示すプロ7り図、第5図は
主及び従プロセッサのルーチンを説明する図である。 図において、 1は主プロセッサ、 2は従プロセッサ、3.6はプ
ロセッサ、 4はタイマ、5.7はレジスタ、 8
,1)はモータ駆動回路、9.12はモータ、 1
0.13は回転検出回路、14は操作盤、 15
は制御装置である。 第 1 図 第1図の動作を説明するタイムチャート第 2 図 第1図の動作を説明するフローチャート磁気テープ装置
の一例を示すブロック間第 4 図
図は磁気テープ装置の一例を示すプロ7り図、第5図は
主及び従プロセッサのルーチンを説明する図である。 図において、 1は主プロセッサ、 2は従プロセッサ、3.6はプ
ロセッサ、 4はタイマ、5.7はレジスタ、 8
,1)はモータ駆動回路、9.12はモータ、 1
0.13は回転検出回路、14は操作盤、 15
は制御装置である。 第 1 図 第1図の動作を説明するタイムチャート第 2 図 第1図の動作を説明するフローチャート磁気テープ装置
の一例を示すブロック間第 4 図
Claims (1)
- 【特許請求の範囲】 主プロセッサ(1)と従プロセッサ(2)とで通信を行
って処理を行う装置において、 主プロセッサ(1)が従プロセッサ(2)に送出したコ
マンドに対するステータスを受信した時、次に送出する
コマンドの送出タイミングを決定するタイマ(4)を主
プロセッサ(1)に設け、 該タイマ(4)の設定時間を、従プロセッサ(2)がス
テータスを送出してから、次のコマンドを受信すること
が可能となるまでの時間としたことを特徴とするプロセ
ッサ間の通信方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16495186A JPS6320556A (ja) | 1986-07-14 | 1986-07-14 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16495186A JPS6320556A (ja) | 1986-07-14 | 1986-07-14 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6320556A true JPS6320556A (ja) | 1988-01-28 |
JPH0556547B2 JPH0556547B2 (ja) | 1993-08-19 |
Family
ID=15802961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16495186A Granted JPS6320556A (ja) | 1986-07-14 | 1986-07-14 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6320556A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5654540A (en) * | 1979-09-28 | 1981-05-14 | Ibm | Control system for timing interval between data block |
JPS58195919A (ja) * | 1982-05-11 | 1983-11-15 | Fujitsu Ltd | 出力フアイルの出力予想時間表示方式 |
JPS61134862A (ja) * | 1984-12-06 | 1986-06-21 | Fujitsu Ltd | Cpuウエイト時間制御方式 |
JPS61151740A (ja) * | 1984-12-26 | 1986-07-10 | Hitachi Ltd | コマンドの応答時間推定方式 |
-
1986
- 1986-07-14 JP JP16495186A patent/JPS6320556A/ja active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5654540A (en) * | 1979-09-28 | 1981-05-14 | Ibm | Control system for timing interval between data block |
JPS58195919A (ja) * | 1982-05-11 | 1983-11-15 | Fujitsu Ltd | 出力フアイルの出力予想時間表示方式 |
JPS61134862A (ja) * | 1984-12-06 | 1986-06-21 | Fujitsu Ltd | Cpuウエイト時間制御方式 |
JPS61151740A (ja) * | 1984-12-26 | 1986-07-10 | Hitachi Ltd | コマンドの応答時間推定方式 |
Also Published As
Publication number | Publication date |
---|---|
JPH0556547B2 (ja) | 1993-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6320556A (ja) | 情報処理装置 | |
JPH064220A (ja) | 磁気ディスクサブシステム | |
JP2836081B2 (ja) | ディスク制御回路 | |
JPS63654A (ja) | プロセッサ間の通信制御方法 | |
US6463482B1 (en) | Control, of conflict between MPC transfer and DMC transfer with measurement of instruction execution time | |
JP3214079B2 (ja) | Cpuの異常検出装置 | |
JPS6215897B2 (ja) | ||
JPH0145657B2 (ja) | ||
JP2803270B2 (ja) | Scsiホストアダプタ回路 | |
JPS6220584B2 (ja) | ||
JPS6117016B2 (ja) | ||
JPH02311903A (ja) | プログラマブルコントローラ | |
JP2642236B2 (ja) | チャネル・サブシステムの制御処理方式 | |
JPH04139556A (ja) | リトライ制御方式 | |
JPH0224703A (ja) | 数値制御装置 | |
JPH0254562B2 (ja) | ||
JPS597971B2 (ja) | 入出力装置の制御方式 | |
JPH05151137A (ja) | 電子計算機装置 | |
JPH0149975B2 (ja) | ||
JPS61288232A (ja) | 出力命令制御方式 | |
JPH0771129B2 (ja) | 通信制御方式 | |
JPS6297164A (ja) | 磁気テ−プ制御装置 | |
JPH0236971B2 (ja) | ||
JPS61180326A (ja) | ストリ−ミング磁気テ−プ装置の制御方式 | |
JPH04186457A (ja) | 連続自動ポーリング制御方式 |