JPH0771129B2 - 通信制御方式 - Google Patents

通信制御方式

Info

Publication number
JPH0771129B2
JPH0771129B2 JP63058844A JP5884488A JPH0771129B2 JP H0771129 B2 JPH0771129 B2 JP H0771129B2 JP 63058844 A JP63058844 A JP 63058844A JP 5884488 A JP5884488 A JP 5884488A JP H0771129 B2 JPH0771129 B2 JP H0771129B2
Authority
JP
Japan
Prior art keywords
signal
communication control
processor
data
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63058844A
Other languages
English (en)
Other versions
JPH01231548A (ja
Inventor
裕一 金子
直大 増永
光弘 木場
通宏 新地
徹也 新北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63058844A priority Critical patent/JPH0771129B2/ja
Publication of JPH01231548A publication Critical patent/JPH01231548A/ja
Publication of JPH0771129B2 publication Critical patent/JPH0771129B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Maintenance And Management Of Digital Transmission (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 〔概 要〕 モデルを介して行う情報処置装置間のデータ通信におけ
る通信制御方式に関し、 通信制御アダプタ内のプロセッサの負担を軽減すること
を目的とし、 モデルを介して情報処理装置相互間データ通信を行う情
報処理装置の通信制御アダプタにおいて、自アダプタの
データ端末レディ信号オンの間モデムからのデータセッ
トレディ信号のオンを監視しオフとなったときプロセッ
サへの割込み信号を発生するDR検出手段を備え、通信制
御部手段を制御して通信処理を行うプロセッサは、デー
タセットレディ信号を監視するステップを実行すること
なくデータ送信処理を実行し、前記割込み信号によって
異常処理を実行するよう構成する。
〔産業上の利用分野〕
本発明はデータ通信に係り、特に情報処理装置がモデル
を介して電話回線上の他の情報処理装置とデータ通信を
行う場合の通信制御方式に関する。
〔従来の技術〕
第5図は、情報処理装置間データ通信の一般的な接続状
態を示す図である。
図において、1は送信側データ端末装置(DTE)であ
り、2は送信側モデムであり、2′は受信側モデムであ
り、1′は受信側DTEである。
DTEは、情報処理装置と通信制御アダプタ(若しくは通
信制御装置)からなる。
モデムを介して情報処理装置相互間の通信を行う場合、
DTEにおける通信制御アダプタ内のプロセッサが、モデ
ムから来る信号DR(データセットレディ)を常に監視し
ながらデータ通信を行っていた。
第6図は、従来技術による通信制御アダプタの処理を示
すフローチャートである。
アダプタ内のプロセッサは、1データ送信ごとにモデム
からのDR信号を監視し、これがオンであることを確認し
てから次の1データの送信を行う。通信中にモデムから
のDR信号がオフになれば、異常発生時の処理に切り替わ
りDR信号異常処理を実行する。通信中にDR信号がオフに
なるのは、最も考えられる原因はモデムの電源断であ
る。
〔発明が解決しようとする課題〕
上記のように、従来技術によれば、通信制御アダプタ内
のプロセッサは、モデルからのDR信号を常時監視してい
るので、負担がが多く、動作に余裕がない状態である。
本発明が解決しようとする課題は、このような従来の問
題点を解消しプロセッサにかかる負担を軽減した通信制
御方式を提供することにある。
〔課題を解決するための手段〕
第1図は、本発明の通信制御方式の原理ブロック図を示
す。
図において、11は通信制御アダプタであり、2はモデム
である。
111はプロセッサであり、通信制御手段112を制御して通
信処理を実行する。プロセッサ111は割込みレベルを備
えているものとする。
112は通信制御手段であり、プロセッサ111の制御により
データ通信を実行する。
113はDR検出手段であり、自アダプタのデータ端末レデ
ィ(ER)信号オンの間モデム2からのデータセットレデ
ィ(DR)信号のオンを監視し、オフとなったときプロセ
ッサ111への割込み信号を発生する。
〔作 用〕
本発明では、アダプタ11内のプロセッサ111は、1デー
タを送信するたびに、モデム2からのデータセットレデ
ィ(DR)信号を監視することなく、データの送信を続行
するよう制御する。
DR信号検出手段113は、自アダプタのデータ端末レディ
(ER)信号オンの間、モデム2からのDR信号オンを監視
し、これがオフとなれば、プロセッサ111への割込み信
号を発生する。
プロセッサ111は、この割込み信号を受ければ直ちにDR
異常処理を行う。
これによって、プロセッサ111の負担を軽減し、且つモ
デム2の電源断等の異常に対処することができる。
DR検出手段113が、モデムのDR信号を監視するのは、自
アダプタのER信号がオンの期間だけであるから、モデム
が線路から切り離された状態では割込み信号が出ること
はない。
〔実施例〕
以下第2図〜第4図に示す実施例により、本発明をさら
に具体的に説明する。
第2図は、本発明の一実施例における通信制御アダプタ
内の構成を示す図である。
図において、11は通信制御アダプタである。
111はプロセッサであり、図示されないホスト計算機か
らの指令とは別に演算処理を実行し、通信制御部112を
制御する。また、ホスト計算機からの指令により処理実
行も可能である。
112は通信制御部であり、プロセッサ111の制御によりモ
デムを介しての通信を実行する。
113はDR検出部であり、自アダプタのER信号オンの間モ
デムからのDR信号のオンを監視し、オフとなったときプ
ロセッサ111への割込み信号を発生する。
114はその他の制御を行う制御部である。
第3図は、本発明の一実施例の動作を示すフローチャー
トである。
以下、フローチャートのステップを追ってその動作を説
明する。このフローは、DTEから送信要求(RS)信号が
出されモデムから送信可(CS)信号が返されて送信開始
となった時点から始まる。
プロセッサの制御により、通信制御部が1データの送
信を行う。
プロセッサは、割込み信号がなければ何も行わず、ス
テップがデータ終了まで繰り返される。
割込み信号が上がれば、処理を中止しステップへ進
む。
なんらかの障害でモデムのDR信号がオフとなった。
DR検出部はDR信号オフかを監視し、オフとなればステ
ップへ進む。
DR検出部はプロセッサに対し割込み信号を上げる。
DR異常処理を実行する。
第4図は、従来例と本発明の一実施例の動作比較を示す
タイムチャートである。
第4図(a)は従来例を示し、送信データ(SD)の送出
ごとにDR信号の確認ステップがある。同図(b)は本発
明の一実施例を示し、DRシステム確認ステップはなく、
割込み信号により異常処理を実行する。図において、
(→M)および(←M)は信号の方向を示し、モデムへ
およびモデムからを示す。
〔発明の効果〕
以上説明のように本発明によれば、通信制御アダプタ内
のプロセッサは、DR信号を常時監視する必要がなくな
り、負担が軽減されてプロセッサの動作に余裕が生ま
れ、将来の変更への柔軟性ができその実用上の効果は大
である。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は本発明の一実施例の構成を示す図、 第3図は本発明の一実施例の動作を示すフローチャー
ト、 第4図は従来例と本発明の一実施例の動作比較を示すタ
イムチャート、 第5図は情報処理装置間通信の一般的接続を示す図、 第6図は従来例の動作を示すフローチャートである。 図面において、 1,1′はデータ端末装置(DTE)、 2,2′はモデム、 11は通信制御アダプタ、 111はプロセッサ、112は通信制御部(手段)、 113はDR検出手段(部)、114は他制御部、 をそれぞれ示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 新地 通宏 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 新北 徹也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】モデルを介して情報処理装置相互間データ
    通信を行う情報処理装置の通信制御アダプタ(11)にお
    いて、 自アダプタのデータ端末レディ信号オンの間モデル
    (2)からのデータセットレディ信号のオンを監視しオ
    フとなったときプロセッサ(111)への割込み信号を発
    生するDR検出手段(113)を備え、 通信制御手段(112)を制御して通信処理を行うプロセ
    ッサ(111)は、データセットレディ信号を監視するス
    テップを実行することなくデータ送信処理を実行し、前
    記割込み信号によって異常処理を実行するよう構成した
    ことを特徴とする通信制御方式。
JP63058844A 1988-03-11 1988-03-11 通信制御方式 Expired - Fee Related JPH0771129B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63058844A JPH0771129B2 (ja) 1988-03-11 1988-03-11 通信制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63058844A JPH0771129B2 (ja) 1988-03-11 1988-03-11 通信制御方式

Publications (2)

Publication Number Publication Date
JPH01231548A JPH01231548A (ja) 1989-09-14
JPH0771129B2 true JPH0771129B2 (ja) 1995-07-31

Family

ID=13095967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63058844A Expired - Fee Related JPH0771129B2 (ja) 1988-03-11 1988-03-11 通信制御方式

Country Status (1)

Country Link
JP (1) JPH0771129B2 (ja)

Also Published As

Publication number Publication date
JPH01231548A (ja) 1989-09-14

Similar Documents

Publication Publication Date Title
JPH0771129B2 (ja) 通信制御方式
JP2531851B2 (ja) ゲ―トウェイ装置
JP3105025B2 (ja) 二重化制御装置
KR950005935B1 (ko) 컴퓨터 바이러스 감염 방지를 위한 통신용 단말기 시스템 및 그 운용방법
JPH01166161A (ja) マルチプロセッサシステムの相互監視方式
JPH03220661A (ja) 処理装置間の通信方式
JP2671750B2 (ja) 周辺制御装置
JPS62193344A (ja) 通信制御装置
JPH03251903A (ja) プログラマブルコントローラのインタフェースモデュール
JPS62171019A (ja) 本体電源制御方式
JPS6083163A (ja) デ−タ処理装置
JPH0145657B2 (ja)
JP2669367B2 (ja) Lanアダプタ
JP2591208B2 (ja) Icカードシステム
JP2725107B2 (ja) 割り込み装置
JPH05314039A (ja) 通信制御装置
JPS6180318A (ja) 端末装置の電源管理方式
JPH0250737A (ja) 二重化システム
JPS60126949A (ja) 通信制御装置
JPH0830477A (ja) 二重化制御システムのデータ等値化方法
JPH01161472A (ja) マルチプロセツサシステム
JPH04182855A (ja) 情報処理システムの入出力制御方式
JPH0535460B2 (ja)
JPH04205156A (ja) 通信制御装置
JPH0480409B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees