JPS6083163A - デ−タ処理装置 - Google Patents

デ−タ処理装置

Info

Publication number
JPS6083163A
JPS6083163A JP19097083A JP19097083A JPS6083163A JP S6083163 A JPS6083163 A JP S6083163A JP 19097083 A JP19097083 A JP 19097083A JP 19097083 A JP19097083 A JP 19097083A JP S6083163 A JPS6083163 A JP S6083163A
Authority
JP
Japan
Prior art keywords
input
output control
processing unit
central processing
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19097083A
Other languages
English (en)
Inventor
Hidenori Taniguchi
谷口 秀憲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP19097083A priority Critical patent/JPS6083163A/ja
Publication of JPS6083163A publication Critical patent/JPS6083163A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 CQ明の属する技術分野) 本発明はデータ処理装置に関する。
特に、データ処理装置の入出力制御装置の状態を監視す
る方式に関する。
〔従来技術の説明〕
従来、データ処理装置に含まれる入出力制御装置の状態
を監視するときには、中央処理装置から各々の入出力制
御装置に対して入出力命令を発行して入出力制御装置の
状態を読み取っていたために、入出力制御装置がデータ
転送中であるときには、データ転送を一旦中断して入出
力命令に対する応答を中央処理装置に返さなければなら
なかった。
したがって、中央処理装置から入出力制御装置の状態を
確認しようとすると、入出力側fffll装置のデータ
転送速度が低下したり、また複数の入出力制御装置の状
態を確認するためには、接続されている入出力制御装置
の台数と同数の入出力命令を発行しなければならないの
で中央処理装置の効率が低下する欠点があった。
〔発明の目的〕
本発明の目的は、データ処理装置内に状態監視装置を付
加することにより上記欠点を除去し、入出力制御装置の
データ転送速度、および中央処理装置の効率を低下させ
ずにデータ処理装置に含まれる複数の入出力制御装置の
状態の監視ができるデータ処理装置を提供することにあ
る。
〔発明の特徴〕
本発明は、中央処理装置と、この中央処理装置と共通バ
スにより結合されこの中央処理装置により制御される複
数の入出力制御装置とを含むデータ処理装置において、
上記共通バスに結合され、上記入出力制御装置の状態を
上記共通バスとは別の信号線を介して監視する状態監視
装置を設け、上記状態監視装置は上記中央処理装置によ
る指令に応答して、上記中央処理装置に上記中央処理装
置の効率および上記入出力制御装置のデータ転送速度の
低下を招くことなしに上記複数の入出力制御装置の一部
あるいは全部の状態を上記共通バスを介して転送するよ
うに構成されたことを特徴とする。
〔実施例による説明〕
本発明の実施例装置について図面を参照して詳細に説明
する。
図は本発明の実施例装置の構成を示すブロック構成図で
ある。本装置には、図に示すように、データ処理装置1
は中央処理装置11、複数の入出力装置12、各々の入
出力制御装置12から状態監視装置13へ入出力制御装
置12の状態を伝達するだめの複数の信号線14と、複
数の入出力制御装置12の状態を監視する状態監視装置
13と、これらの中央処理装置11と複数の入出力制御
装置12と状態監視装置13とを共通に接続し、データ
処理装置1のデータ伝送路となる共通バス10とが含ま
れる。
次に本装置の動作につき説明すると、状態監視装置13
は複数の信号線14を通じて、中央処理装置11の命令
とは無関係に、常に複数の入出力制御装置12の状態を
監視している。中央処理装置11から複数の入出力制御
装置の一部あるいは全部の状態を確認しようとするとき
は、中央処理装置11は状態監視装置13に対して入出
力命令を送出して、状態監視装置13からのデータを引
き取ることにより複数の入出力制御装置12の一部ある
いは全部の状!Sを読み取ることができる。
すなわち、中央処理装置11から複数の入出力制御装置
12の一部あるいは全部の状態を確認する場合には、中
央処理装置11は状態監視装置13からのみデータを引
き取るだけで複数の入出力制御装置12の状態を確認す
ることができ、複数の入出力制御装置12の個々に対し
て状態を検出するための命令を送出しなくてもよい。ま
た、入出力制御装置12のいずれかがデータ入出力を行
っている場合でも、中央処理装置11から入出力制御装
置12に対して直接入出力命令を送出しなくてすむので
、入出力制御装置12はデータ転送速度を低下させるこ
とがない。
〔発明の効果〕
本発明は、以上説明したように、入出力制御装置のデー
タ転送速度の低下や中央処理装置の効率の低下を招くこ
となしに、データ処理装置の入出力装置の状態監視が行
える効果がある。
【図面の簡単な説明】
図は本発明の実施例装置の要部を示すブロック構成図。 1・・・データ処理装置、10・・・共通バス、II・
・・中央処理装置、12・・・入出力制御装置、13・
・・状態監視装置、14・・・信号線。 特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝

Claims (1)

  1. 【特許請求の範囲】 fll 中央処理装置と、 この中央処理装置と共通バスにより結合されこの中央処
    理装置により制御される複数の入出力制御装置と を含むデータ処理装置において、 上記共通バスに結合され、上記入出力制御装置の状態を
    上記共通バスとは別の信号線を介して監視する状態監視
    装置を設け、 上記状態監視装置は上記中央処理装置による指令に応答
    して、上記中央処理装置に上記複数の人出力制御装置の
    一部あるいは全部の状態を上記共通ハスを介して転送す
    るように構成されたごとを特徴とするデータ処理装置。
JP19097083A 1983-10-14 1983-10-14 デ−タ処理装置 Pending JPS6083163A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19097083A JPS6083163A (ja) 1983-10-14 1983-10-14 デ−タ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19097083A JPS6083163A (ja) 1983-10-14 1983-10-14 デ−タ処理装置

Publications (1)

Publication Number Publication Date
JPS6083163A true JPS6083163A (ja) 1985-05-11

Family

ID=16266702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19097083A Pending JPS6083163A (ja) 1983-10-14 1983-10-14 デ−タ処理装置

Country Status (1)

Country Link
JP (1) JPS6083163A (ja)

Similar Documents

Publication Publication Date Title
JPS6083163A (ja) デ−タ処理装置
JPH01166161A (ja) マルチプロセッサシステムの相互監視方式
JPS63285605A (ja) 数値制御装置のシリアルデ−タリンク方式
JPH0421150Y2 (ja)
JP2531851B2 (ja) ゲ―トウェイ装置
JPS6252346B2 (ja)
JPS6313495A (ja) 遠隔制御装置
JP2725385B2 (ja) 情報処理システムのデータ転送方式
JPS63280364A (ja) デ−タ転送制御方式
JPH0771129B2 (ja) 通信制御方式
JPH06152570A (ja) 二重化データ処理装置における系切替え処理方式
JPS6356755A (ja) スレ−ブプロセツサの異常監視方式
JPS59126346A (ja) ポ−リング制御方式
JPH05344138A (ja) データ伝送制御装置
JPH0145657B2 (ja)
CN118011878A (zh) 飞机配电系统固态功率控制器冗余设计结构
JPH0344250A (ja) 通信制御方式
JPS61176234A (ja) 共通線制御装置
JPH04362835A (ja) データ転送方法
JPS60169952A (ja) デ−タ処理装置
JPS6038951A (ja) 通信処理装置
JPS6024747A (ja) 優先通信方式
JPS63199560A (ja) デ−タ伝送装置
JPH04363742A (ja) データ処理装置
JPS58201155A (ja) 二重系監視方式