JPS58201155A - 二重系監視方式 - Google Patents

二重系監視方式

Info

Publication number
JPS58201155A
JPS58201155A JP57085247A JP8524782A JPS58201155A JP S58201155 A JPS58201155 A JP S58201155A JP 57085247 A JP57085247 A JP 57085247A JP 8524782 A JP8524782 A JP 8524782A JP S58201155 A JPS58201155 A JP S58201155A
Authority
JP
Japan
Prior art keywords
computer
central processing
processing unit
direct input
system control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57085247A
Other languages
English (en)
Inventor
Noboru Nakajima
中嶋 昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57085247A priority Critical patent/JPS58201155A/ja
Publication of JPS58201155A publication Critical patent/JPS58201155A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は二重系監視方式に係り、特に二重系の計算機シ
ステムにおける計算機相互間の稼動状況を監視する方式
に関するものである。
一般に、計算機と計算機との間で互いに相手側が正常に
動作しているかどうかを確認する方式としては、互いに
相手側の計算機へ一定周期でデータを送り、これに対し
てデータを受けた側の計算機では、そのデータに対する
応答をす名ことによって、相互の計算機が正常に動作し
ていることを監視する構成のものが多く使用されている
。例えばオンラインシステムを実施している第1の計算
機と、この第1の計算機を監視している第2の計算機と
からなる二重系の計算機システムにおいて、互いに相手
側の計算機の稼動状況を監視する場合で重要なことは、
(1)第1の計算機のオンラインシステムの性能を低下
させないこと、(2)主系をなす第1の計算機の異常を
早く従系の第2の計算機が知ること、(3)第1の計算
機の異常の状態をより正確に知ること、の3点である。
従来この種の二重系監視方式として、第1図に示される
ものが知られている。第1図は従来の計算機システムに
おける稼動状況監視方式を示すブロック構成図である。
第1図において、1は主記憶装置、2はチャネル装置、
3はシステム制御装置、4は中央処理装置であり、上記
各装置は第1の計算機内に設けられる。5はダイレクト
入出力装置である。6は中央処理装置、7はシステム制
御装置、8はチャネル装置、9は主記憶装置であり、上
記各装置は第2の計算機内に設けられる。
次に、上記第1図の動作について説明する。今、仮に第
2の計算機から第1の計算機の稼動状況を監視する場合
について述べる。第2の計算機の中央処理装置6からダ
イレクト入出力装置5を通して第1の計算機の中央処理
装置4へ信号を送り、この信号に対して、中央処理装置
4は第1の計算機が動作していることを伝えるため、ダ
イレクト入出力装置5を通して第2の計算機の中央処理
装置6へ応答信号を送り、この応答信号によって、第2
の計算機は第1の計算機の中央処理装置4゜主記憶装置
1.チャネル装置2が正常に動作していることを知るこ
とができ、上記の応答信号がこない時には、第1の計算
機が異常であることを知り得る。ところが、上記従来の
監視方式では下記のような不都合な問題点がある。
(1)第1の計算機の異常を早く知るためには、第1の
計算機へ信号を短かい時間で送り、第1の計算機からの
応答を受は取ることになる。この結果、第1の計算機の
オンラインシステムの性能を低下させることになる。
(2)応答がないことによって第1の計算機の異常を知
るため、第2の計算機は第1の計算機の主記憶装置1.
チャネル装置2.システム制御装置3゜中央処理装置4
のいずれの装置の異常かを知ることができない。
3一 本発明は上記のような従来のものの問題点を改善するた
めになされたもので、第1の計算機及び第2の計算機の
各システム制御装置からダイレクト入出力装置への信号
通路を付加し、上記各システム制御装置が互いに相手側
の計算機の各中央処理装置へ直接連絡を行なえるように
すると共に、その際、異常の種類をも伝えることができ
るようになし、計算機の処理負荷の軽減と、異常の種類
の迅速な把握を実現し得る二重系監視方式を提供するこ
とを目的としている。
以下、本発明の一実施例を図について説明する。
第2図は本発明の一実施例である計算機システムにおけ
る稼動状況を監視する二重系監視方式を示すブロック構
成図であって、第1図と同等部分は同一符号を用いて表
示してあり、その詳細な説明は省略する。第2図におい
て、第1の計算機及び第2の計算機の各システム制御装
置3及び7は、各信号線10及び11を通してダイレク
ト入出力装置5へ直接接続されてなる構成を備えており
、その他の構成については、はぼ上記第1図に示す4− ものと同様な構成を有している。
次に、上記第2図の動作について説明する。第1の計算
機のシステム制御装置3はチャネル装置2、主記憶装置
1及び中央処理装置4の稼動状況を監視し、これらの各
装置において異常を検出すると、この異常をシステム制
御装置3が信号線10を経由してダイレクト入出力装置
5へ伝え、続いてこのダイレクト入出力装置5が第2の
計算機の中央処理装置6へ伝えることにより、第2の計
算機は第1の計算機の異常と、その異常の原因を知るこ
とができる。一方、第2の計算機は第1の計算機のシス
テム制御装置3.信号線10及びダイレクト入出力装置
5の異常を監視するため、第2の計算機の中央処理装置
6がダイレクト入出力装置5を通して第1の計算機の中
央処理装置4へ信号を送り、第1の計算機の中央処理装
置4はこの信号に対して、第1の計算機が動作している
ことを伝えるため、ダイレクト入出力装置5を通して第
2の計算機の中央処理装置6へ応答信号を送り、この応
答信号によって、第2の計算機は第1の計算機が正常に
動作していることを知ることができる。
以上のように、本発明に係る二重系監視方式によれば、
第1の計算機及び第2の計算機の各システム制御装置か
らダイレクト入出力装置への信号通路を付加し、上記各
システム制御装置が互いに相手側の計算機の各中央処理
装置へ直接連絡を行なうことができるように構成したの
で、極めて簡単な構成により、この種の従来の監視方式
に比べて、第2の計算機から第1の計算機へ送る信号の
回数を大幅に減少することができ、第1の計算機の異常
は、この第1の計算機のシステム制御装置によって第2
の計算機へ即座に伝えられるという優れた効果を奏する
ものである。
【図面の簡単な説明】
第1図は従来の計算機システムにおける稼動状況監視方
式を示すブロック構成図、第2図は本発明の一実施例で
ある計算機システムにおける稼動状況を監視する二重系
監視方式を示すブロック構成図である。 7− 1.9・・・・・・・−主記憶装置、2,8・・・・−
・・チャネル装置、3,7・・、−・・・システム制御
装置、4,6・−・・・・・・・中央処理装置、5・・
・・・−ダイレクト入出力装置、10゜11・・・・・
・・−信号線。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 葛野信− 8−

Claims (1)

    【特許請求の範囲】
  1. 第1のシステム制御装置と、該第1のシステム制御装置
    に接続される第1の中央処理装置と、第1のチャネル装
    置及さ第1の主記憶装置とからなる第1の計算機と、該
    第1の計算機に接続される第2のシステム制御装置と、
    該第2のシステム制御装置に接続される第2の中央処理
    装置と、第2のチャネル装置及び第2の主記憶装置とか
    らなる第2の計算機と、前記第1のシステム制御装置及
    び第1の中央処理装置と、前記第2のシステム制御装置
    及び第2の中央処理装置との間で、データの転送をする
    ダイレクト入出力装置を備え、前記第1の中央処理装置
    、第1のチャネル装置又は第1の主記憶装置の異常を、
    前記第1のシステム制御装置が監視して、前記ダイレク
    ト入出力装置を経由して前記第2の中央処理装置へ、ま
    た、これとは逆に、前記第2の中央処理装置、第2のチ
    ャネル装置又は第2の主記憶装置の異常を、前記第2の
    システム制御装置が監視して、前記ダイレクト入出力装
    置を経由して前記第1の中央処理装置へ、それぞれ伝え
    るようにしてなる構成としたことを特徴とする二重系監
    視方式。
JP57085247A 1982-05-20 1982-05-20 二重系監視方式 Pending JPS58201155A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57085247A JPS58201155A (ja) 1982-05-20 1982-05-20 二重系監視方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57085247A JPS58201155A (ja) 1982-05-20 1982-05-20 二重系監視方式

Publications (1)

Publication Number Publication Date
JPS58201155A true JPS58201155A (ja) 1983-11-22

Family

ID=13853235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57085247A Pending JPS58201155A (ja) 1982-05-20 1982-05-20 二重系監視方式

Country Status (1)

Country Link
JP (1) JPS58201155A (ja)

Similar Documents

Publication Publication Date Title
JP2007122583A (ja) 広域警報監視システム
JPS58201155A (ja) 二重系監視方式
JPS6112580B2 (ja)
JPS62271150A (ja) 共通バス構造におけるエラ−処理方式
JPH05224964A (ja) バス異常通知方式
JPS6086629A (ja) 処理装置バツクアツプ方法
JPH06175868A (ja) 二重化計算機故障監視方法
JPH01166161A (ja) マルチプロセッサシステムの相互監視方式
JPS6023382B2 (ja) 共有入出力バス制御装置
JPS6113627B2 (ja)
JPS63291132A (ja) 複合計算機システムの障害判定装置
JP2725385B2 (ja) 情報処理システムのデータ転送方式
JPS60134352A (ja) 二重化バス制御装置
JPS62264796A (ja) 情報監視システム
JPS62174838A (ja) マルチプロセサ・システムに於けるプロセサ障害検出方法
JPS61169036A (ja) システム監視装置
JPS58211268A (ja) 多重プロセツサシステム
JPH08181738A (ja) 障害特定方法および障害特定装置
JPS6356755A (ja) スレ−ブプロセツサの異常監視方式
JPS63181001A (ja) 故障診断装置
JPH0341863B2 (ja)
JPS62105243A (ja) システム障害の復旧装置
JPH03278213A (ja) 拡張記憶装置の電源状態遷移検出・報告方法
JPS5850372B2 (ja) デ−タ集配信処理システム
JPH0588926A (ja) 監視制御系の自動切替回路