JPH04362835A - データ転送方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＣＰＵ間にＤＰＲＡＭ（
Ｄｕａｌ　Ｐｏｒｔ　ＲＡＭ）　を介在させ、このＤＰ
ＲＡＭを介してＣＰＵ間でデータを転送するデータ転送
方法に関する。

【０００２】このようなデータ転送方式は、光搬送装置
内の障害の監視、障害時における上位集中監視装置への
障害の通知、及び装置保守時の制御を行う監視／制御シ
ステム等に適用されるものである。

【０００３】近年、搬送データの大容量化により、前記
したような監視／制御システムで取り扱うデータ量が増
大している。

【０００４】このため複数のＣＰＵを機能毎に分散させ
て設け、この分散して設けられたＣＰＵをまとめると共
に装置全体の監視／制御を行うＣＰＵを別に設けてシス
テムを構成すると言ったＣＰＵの分散化構成が適用され
るようになってきた。

【０００５】このようなＣＰＵの分散化構成においては
、ＣＰＵ間でのデータ処理を短時間で行うことと、デー
タ転送を効率的かつ確実に行うことが要求されており、
そこでこれら要求に答えることが出来るデータ転送方法
が要望されている。

【０００６】

【従来の技術】産業上の利用分野に記述したようなＣＰ
Ｕ間でのデータ転送においては、１回の送信でデータの
全てを転送出来ない場合に、送信側のＣＰＵがデータを
数回に分けて送信し、受信側のＣＰＵが送信された全て
のデータを受信してからデータ処理を行うと言った方法
が取られている。

【０００７】このようなデータ転送処理を行うデータ転
送システム構成の一例を図５に示し、その説明を行う。 この図において、１は送信側のＣＰＵ、２は受信側のＣ
ＰＵ、３はＤＰＲＡＭであり、ＣＰＵ１，２間に接続さ
れている。また、ＣＰＵ１には送信データが記憶される
ＲＡＭ４が接続されており、ＣＰＵ２には受信データが
記憶されるＲＡＭ５が接続されている。

【０００８】このような構成において、通常のデータ転
送を行う場合、まず、ＣＰＵ１は、ＲＡＭ４に記憶され
た送信データａを読み出し、この読み出したデータａを
ＤＰＲＡＭ３のデータ転送領域６に転送して記憶し、ま
た、ＤＰＲＡＭ３の送信側コントロールフィールド７の
アドレス＄Ａ００ＦＦＣの記憶部に、送信通知割り込み
データＩＲＱ１を記憶することによってＣＰＵ２にデー
タ送信通知割り込みをかける。

【０００９】このようにデータ送信通知割り込みがかけ
られることによりＣＰＵ２は、データ転送領域６に記憶
されたデータａを読み出してＲＡＭ５に記憶すると共に
、ＤＰＲＡＭ３の受信側コントロールフィールド８のア
ドレス＄Ａ００ＦＦＦに受信通知割り込みデータＩＲＱ
２を記憶することによってＣＰＵ１にデータ受信通知割
り込みをかける。また、ＲＡＭ５に記憶されたデータａ
の処理を行う。

【００１０】データ受信通知割り込みがかけられたＣＰ
Ｕ１は、次のデータｂを転送する。

【００１１】以降同様な動作が繰り返されることによっ
てＣＰＵ１からＣＰＵ２へデータが転送される。

【００１２】ところで、ＲＡＭ４に記憶された送信デー
タａの量が多い場合、ＣＰＵ１はそのデータａを１回で
転送することができないので、データａを複数回に分け
て転送することになる。

【００１３】例えば図６の符号２０に示すように、ＣＰ
Ｕ１（図６には示さず）が３回で転送できる量の送信デ
ータａがＲＡＭ４に記憶されていたとする。つまり、送
信データａを３分割する各々の送信データａ１，ａ２，
ａ３はＣＰＵ１が１回で転送することのできる量のデー
タである。

【００１４】この場合、まず、ＣＰＵ１が送信データａ
１を符号２１で示すようにＤＰＲＡＭ３のデータ転送領
域６に転送し、符号２２で示すように送信側コントロー
ルフィールド７のアドレス＄Ａ００ＦＦＣの記憶部に送
信通知割り込みデータＩＲＱ１を記憶することによって
ＣＰＵ２（図６には示さず）にデータ送信通知割り込み
をかける。

【００１５】この割り込み通知を受けたＣＰＵ２はデー
タ転送領域６に記憶されたデータａ１を受信して符号２
３で示すようにＲＡＭ５に記憶する。また、符号２４で
示すように受信側コントロールフィールド８のアドレス
＄Ａ００ＦＦＦに受信通知割り込みデータＩＲＱ２を記
憶することによってＣＰＵ１にデータ受信通知割り込み
をかける。

【００１６】割り込み通知を受けたＣＰＵ１は、次の送
信データａ２をデータ転送領域６に転送し、ＣＰＵ２に
データ送信通知割り込みをかける。

【００１７】以降同様な動作が繰り返されることによっ
て符号２５で示すように全てのデータａ１，ａ２，ａ３
がＲＡＭ５に転送されると、ＣＰＵ２はその転送された
データａ１，ａ２，ａ３の処理を行う。

【００１８】

【発明が解決しようとする課題】ところで、上述したよ
うにＣＰＵ２がＲＡＭ５に転送されたデータａ１，ａ２
，ａ３の処理を行っている最中に、新たにＲＡＭ４に記
憶されたデータ量の多い送信データｂをＣＰＵ１が送信
する場合、例えば図７の符号３０に示すようにＲＡＭ５
がデータａ１，ａ２の処理を終えてデータａ３の処理を
行っている場合に、ＣＰＵ１が符号３１で示すＲＡＭ５
の送信データｂ１，ｂ２，ｂ３を送信すると仮定する。

【００１９】この場合、ＣＰＵ１は、符号３２で示すよ
うに送信データｂ１をＤＰＲＡＭ３のデータ転送領域６
に転送して記憶し、また、符号３３で示すように送信側
コントロールフィールド７のアドレス＄Ａ００ＦＦＣの
記憶部に、送信通知割り込みデータＩＲＱ１を記憶する
ことによってＣＰＵ２にデータ送信通知割り込みをかけ
る。

【００２０】割り込み通知を受けたＣＰＵ２は、符号３
４で示すようにＤＰＲＡＭ３の受信側コントロールフィ
ールド８のアドレス＄Ａ００ＦＦＦに受信通知割り込み
データＩＲＱ２を記憶することによってＣＰＵ１にデー
タ受信通知割り込みをかけるが、この時、ＣＰＵ２がデ
ータａ３を処理中であればそれを続行し、データ転送領
域６に記憶されたデータｂ１の受信は行わない。

【００２１】割り込み通知を受けたＣＰＵ１は、次の送
信データｂ２をデータ転送領域６に転送し、また、ＣＰ
Ｕ２にデータ送信通知割り込みをかける。しかし、この
際、先にデータ転送領域６に転送されたデータｂ１が残
っているために、符号３５で示すようにデータｂ２はデ
ータｂ１に上書きされる。

【００２２】割り込み通知を受けたＣＰＵ２は、ＣＰＵ
１にデータ受信通知割り込みをかけるが、この時、まだ
データａ３の処理中であれば、データｂ２の受信は行わ
ない。

【００２３】ＣＰＵ２のデータａ３の処理が完了するま
で以上の動作が繰り返される。

【００２４】ＣＰＵ２のデータａ３の処理が完了すると
、ＣＰＵ２は符号３６で示すようにデータ転送領域６に
再送信要求データＲＤを記憶することによってＣＰＵ１
にデータｂ１，ｂ２，ｂ３の再送信要求を出す。

【００２５】この再送信要求を受けたＣＰＵ１は送信デ
ータｂ１，ｂ２，ｂ３の送信を最初からやりなおし、こ
のやりなおしによって、送信データｂ１，ｂ２，ｂ３が
順次ＣＰＵ２に転送されてＲＡＭ５に記憶される。

【００２６】以上説明したように、従来のデータ転送方
式においては、データ受信通知割り込みの方法が受信側
の状態に関係なく１通りしかないために、受信側のＣＰ
Ｕ２がデータ処理中であれば、ＣＰＵ２がデータ受信通
知割り込みを受けたとしても送信側のＣＰＵ１が送信し
たデータの受信が行われない。このため受信側のＣＰＵ
２はデータ処理が完了した時点で送信側のＣＰＵ１に再
送信要求を出さなければならなかった。

【００２７】つまり、送信側のＣＰＵ１は、受信側のＣ
ＰＵ２がデータ処理中でデータを受信しないにも係わら
ずデータを送信するといった無駄な動作を行うことにな
り、ＣＰＵ２のデータ処理が完了した時点でデータの送
信をやりなおさなければならないと言った無駄が生じる
ので効率が悪いと言った問題があった。

【００２８】また、再送信要求（データ送信要求）はＤ
ＰＲＡＭ３のデータ転送領域６を用いて行われるために
時間がかかると言った問題があった。

【００２９】これは、データ転送領域６に記憶された再
送信要求データＲＤを送信側のＣＰＵ１が読み取る場合
、ＣＰＵ１が一定時間間隔でデータ転送領域６にアクセ
スしており、このアクセスによって再送信要求データＲ
Ｄを読み取るために、そのアクセス分、時間がかかるこ
とになるからである。

【００３０】本発明は、このような点に鑑みてなされた
ものであり、送信データを効率良く転送することができ
、受信側ＣＰＵが送信側ＣＰＵに対して出すデータ送信
要求にかかる時間を短縮することができるデータ転送方
法を提供することを目的としている。

【００３１】

【課題を解決するための手段】図１に本発明の原理図を
示す。図中、１は送信側ＣＰＵであり、図示せぬ送信側
の記憶手段が記憶されている。２は受信側ＣＰＵであり
、図示せぬ受信側の記憶手段が接続されている。

【００３２】３はＤＰＲＡＭであり、データ転送領域６
と、任意データの記憶により割り込み信号を出力させる
ための制御領域８とを有するものである。

【００３３】また、受信側ＣＰＵ２は、受信側の記憶手
段の空き容量に応じて、受信側ＣＰＵ２が送信データを
受信できるかできないかを示す受信可能データ／受信不
可能データを出力し、この出力された受信可能データ／
受信不可能データがＤＰＲＡＭ３の制御領域８に記憶さ
れるようになっている。

【００３４】更に、制御領域８に受信可能データ又は受
信不可能データが記憶されると送信側ＣＰＵ１に割り込
みがかかるようになっており、この割り込みがかかった
受信側ＣＰＵ１は、制御領域８にアクセスして受信可能
データ又は受信不可能データを読み取ることにより、送
信データの送信／停止を行うようになっている。

【００３５】

【作用】上述した本発明によれば、ＤＰＲＡＭ３の制御
領域に記憶された受信可能データ又は受信不可能データ
によって、送信側ＣＰＵ１がデータの送信又は停止を行
うので、従来のように、受信側がデータを受信できない
にも係わらず送信側ＣＰＵ１がＤＰＲＡＭ３のデータ転
送領域６に一旦データを転送するといった無駄な動作を
行うことがなくなり、また、送信側ＣＰＵ１がデータの
送信をやりなおすといった無駄な動作を行うこともなく
なるので効率のよいデータ転送を行うことができる。

【００３６】また、従来は受信側がデータ受信可能とな
った時点で、この受信可能状態を知らせるデータをデー
タ転送領域６に転送し、これを送信側ＣＰＵ１が通常の
アクセスによって認識し、これによって割り込みがかか
るようになっていた。しかし、本発明方式では、前述し
たように制御領域に受信可能データ又は受信不可能デー
タの何れかが記憶されることによって割り込みがかかる
ようになっているので、従来の再送信要求よりも短時間
で、送信側ＣＰＵ１にデータ送信要求の割り込み通知を
行うことができる。

【００３７】

【実施例】以下、図面を参照して本発明の一実施例につ
いて説明する。図２は本発明の一実施例のデータ転送方
法によるデータ転送システムのブロック構成図である。 図２に示すデータ転送システムの構成は図５に示す従来
例と同構成であるので双方の対応各部には同一符号が付
してある。

【００３８】図２に示す実施例のデータ転送システムの
特徴は、受信側のＣＰＵ２がＤＰＲＡＭ３の受信側コン
トロールフィールド８のアドレス＄Ａ００ＦＦＦの記憶
部に、受信側の状態を識別できる受信可能データ＄００
／受信不可能データ＄ＦＦの何れかを記憶することによ
って、送信側のＣＰＵ１にデータ受信通知割り込みをか
けるようにしたことである。

【００３９】ＣＰＵ１は、そのデータ受信通知割り込み
を受け取ると、受信側コントロールフィールド８にアク
セスして受信側の状態を識別する。即ち、受信側コント
ロールフィールド８に受信可能データ＄００が記憶され
ており、受信側が受信可能な状態であればＣＰＵ１はデ
ータの送信を行い、また、受信不可能データ＄ＦＦが記
憶されており、受信不可能な状態であればデータの送信
を一時中断するようになっている。

【００４０】以下その動作を詳述する。最初に図３に符
号４０で示すように、ＲＡＭ５の記憶領域が空き状態の
場合に、符号４１で示すＲＡＭ４の送信データａ１，ａ
２，ａ３を転送する場合について説明する。

【００４１】まず、ＣＰＵ１は、ＲＡＭ４に記憶された
送信データａ１を読み出し、この読み出したデータａ１
を符号４２で示すようにＤＰＲＡＭ３のデータ転送領域
６に転送して記憶し、また、符号４３で示すようにＤＰ
ＲＡＭ３の送信側コントロールフィールド７のアドレス
＄Ａ００ＦＦＣの記憶部に、送信通知割り込みデータＩ
ＲＱ１を記憶することによってＣＰＵ２にデータ送信通
知割り込みをかける。

【００４２】割り込み通知を受けたＣＰＵ２は、データ
転送領域６に記憶されたデータａ１を読み出して符号４
４で示すようにＲＡＭ５に記憶すると共に、ＲＡＭ５に
次のデータを受信するための空き記憶領域があるかどう
かを確認する。

【００４３】この場合、空き記憶領域領域があるので、
符号４４で示すように受信側コントロールフィールド８
のアドレス＄Ａ００ＦＦＦに受信可能データ＄００を記
憶することによってＣＰＵ１にデータ受信通知割り込み
をかける。

【００４４】割り込み通知を受けたＣＰＵ１は、受信側
コントロールフィールド８のアドレス＄Ａ００ＦＦＦに
アクセスし、受信可能データ＄００を確認してから次の
送信データａ２を送信する。

【００４５】以降同様な動作が繰り返されることによっ
てＣＰＵ１からＣＰＵ２へ符号４６で示すように全ての
データａ１，ａ２，ａ３が転送される。この転送後にＣ
ＰＵ２はデータａ１，ａ２，ａ３の処理を順次行う。

【００４６】次に、例えば図４の符号５０で示すように
、ＣＰＵ２がＲＡＭ５のデータａ１，ａ２の処理を終え
、データａ３を処理中に、符号５１で示すＲＡＭ４に記
憶された新しい送信データｂ１，ｂ２，ｂ３を送信する
場合について説明する。

【００４７】この場合、ＣＰＵ１は、符号５２で示すよ
うに送信データｂ１をＤＰＲＡＭ３のデータ転送領域６
に転送して記憶し、また、符号５３で示すように送信側
コントロールフィールド７のアドレス＄Ａ００ＦＦＣの
記憶部に、送信通知割り込みデータＩＲＱ１を記憶する
ことによってＣＰＵ２にデータ送信通知割り込みをかけ
る。

【００４８】割り込み通知を受けたＣＰＵ２は、データ
転送領域６に記憶されたデータｂ１を読み出して符号５
４で示すようにＲＡＭ５に記憶すると共に、ＲＡＭ５に
次のデータを受信するための空き記憶領域があるかどう
かを確認する。

【００４９】この場合、まだ空き記憶領域があるので、
符号５５で示すように受信側コントロールフィールド８
のアドレス＄Ａ００ＦＦＦに受信可能データ＄００を記
憶することによってＣＰＵ１にデータ受信通知割り込み
をかける。また、ＣＰＵ２はデータａ３の処理を続行す
る。

【００５０】割り込み通知を受けたＣＰＵ１は、受信側
コントロールフィールド８のアドレス＄Ａ００ＦＦＦに
アクセスし、受信可能データ＄００を確認してから次の
送信データｂ２を符号５６で示すデータ転送領域６に転
送して記憶し、また、符号５３で示すように送信側コン
トロールフィールド７のアドレス＄Ａ００ＦＦＣの記憶
部に、送信通知割り込みデータＩＲＱ１を記憶すること
によってＣＰＵ２にデータ送信通知割り込みをかける。

【００５１】割り込み通知を受けたＣＰＵ２は、データ
転送領域６に記憶されたデータｂ２を読み出して符号５
７で示すようにＲＡＭ５に記憶すると共に、ＲＡＭ５に
次のデータを受信するための空き記憶領域があるかどう
かを確認する。

【００５２】この場合、ＲＡＭ５の記憶領域には空きが
ないので、符号５７で示すようにＣＰＵ２は受信側コン
トロールフィールド８のアドレス＄Ａ００ＦＦＦの記憶
部に、受信不可能データ＄ＦＦを記憶することによって
ＣＰＵ１にデータ受信通知割り込みをかける。

【００５３】割り込み通知を受けたＣＰＵ１は、受信側
コントロールフィールド８のアドレス＄Ａ００ＦＦＦに
アクセスし、受信不可能データ＄ＦＦを確認する。この
確認によって、ＣＰＵ１はデータの送信を中断してＣＰ
Ｕ１から再び割り込み通知のくるのを待つ。

【００５４】ＣＰＵ１はデータａ３の処理が完了して符
号５８で示すようにＲＡＭ５に空き記憶領域ができると
、符号５５で示すように受信側コントロールフィールド
８に受信可能データ＄００を記憶することによってＣＰ
Ｕ１にデータ受信通知割り込みをかける。

【００５５】割り込み通知を受けたＣＰＵ１は、受信側
コントロールフィールド８にアクセスし、受信可能デー
タ＄００を確認してから次の送信データｂ３を符号５９
で示すデータ転送領域６に転送して記憶し、ＣＰＵ２に
データ送信通知割り込みをかける。

【００５６】割り込み通知を受けたＣＰＵ２は、データ
ｂ３を受信して符号６０で示すようにＲＡＭ５に記憶し
、各データｂ１，ｂ２，ｂ３の処理を行う。

【００５７】以降同様な動作が繰り返されることによっ
てＣＰＵ１からＣＰＵ２へ次の新たなデータが転送され
、そして処理が行われることになる。

【００５８】以上説明したデータ転送方法によれば、受
信側がデータを受信出来ない状態であれば、送信側のＣ
ＰＵ１が送信を中断して受信可能状態となるまで待つの
で、従来のように受信側がデータを受信できないにも係
わらずＣＰＵ１がデータを送信するといった無駄な動作
を行うことがなくなり、また、ＣＰＵ１がデータの送信
をやりなおすといった無駄な動作を行うこともなくなる
ので効率のよいデータ転送を行うことができる。

【００５９】また、ＣＰＵ２がデータ処理を終えた場合
の受信可能状態を、受信側コントロールフィールド８に
受信可能データ＄００を記憶することによりデータ受信
通知割り込みをかけてＣＰＵ１に知らせるので、従来の
データ転送領域６を用いて行う再送信要求よりも短時間
で、ＣＰＵ１にデータ送信要求の割り込み通知を行うこ
とができる。

【００６０】

【発明の効果】以上説明したように、本発明のデータ転
送方法によれば、送信側から受信側へデータを効率良く
転送することができる効果があり、また、受信側ＣＰＵ
が送信側ＣＰＵに対して出すデータ送信要求にかかる時
間を短縮することができる効果がある。

【００６１】つまり、ＣＰＵ間でのデータ転送を効率的
かつ高速に行うことができるので、ＣＰＵ間のデータ処
理を短時間で行うことができるといったことに寄与する
。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の一実施例のデータ転送方法によるデー
タ転送システムのブロック構成図である。

【図３】図２に示すデータ転送システムの動作を説明す
るための図である。

【図４】図２に示すデータ転送システムの他の動作を説
明するための図である。

【図５】従来のデータ転送方法によるデータ転送システ
ムのブロック構成図である。

【図６】図５に示すデータ転送システムの動作を説明す
るための図である。

【図７】図５に示すデータ転送システムの他の動作を説
明するための図である。

【符号の説明】

１　　送信側ＣＰＵ ２　　受信側ＣＰＵ ３　　ＤＰＲＡＭ ６　　データ転送領域 ８　　制御領域

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　データ転送領域（６）　と、任意デー
   タの記憶により割り込み信号を出力させるための制御領
   域（８）　とを有するＤＰＲＡＭ（３）を、送信側及び
   受信側ＣＰＵ（１，２）　間に介装し、該データ転送領
   域（６）　を介してデータを転送するデータ転送方式に
   おいて、前記受信側ＣＰＵ（２）　に接続された記憶手
   段の空き容量に応じて、該受信側ＣＰＵ（２）　が送信
   データを受信できるかできないかを示す受信可能データ
   ／受信不可能データを前記ＤＰＲＡＭ（３）　の制御領
   域（８）　に記憶するようにし、該制御領域（８）　に
   該受信可能データ又は該受信不可能データが記憶される
   と前記送信側ＣＰＵ（１）　に割り込みがかかるように
   し、この割り込みがかかった該受信側ＣＰＵ（１）　が
   、該制御領域（８）　にアクセスして該受信可能データ
   又は該受信不可能データを読み取ることにより該送信デ
   ータの送信／停止を行うようにしたことを特徴とするデ
   ータ転送方法。