JPS63285605A - 数値制御装置のシリアルデ−タリンク方式 - Google Patents
数値制御装置のシリアルデ−タリンク方式Info
- Publication number
- JPS63285605A JPS63285605A JP12090187A JP12090187A JPS63285605A JP S63285605 A JPS63285605 A JP S63285605A JP 12090187 A JP12090187 A JP 12090187A JP 12090187 A JP12090187 A JP 12090187A JP S63285605 A JPS63285605 A JP S63285605A
- Authority
- JP
- Japan
- Prior art keywords
- serial data
- cpu unit
- peripheral
- units
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 52
- 238000004891 communication Methods 0.000 claims abstract description 32
- 230000003287 optical effect Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/414—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller
- G05B19/4141—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller characterised by a controller or microprocessor per axis
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はホストＣＰＵユニットと複数の周辺ＣＰＵユニ
ットを有する数値制御装置のシリアルデータリンク方弐
に関し、特にホストＣＰＵユニットがシリアルデータ通
信線を通じて各周辺ＣＰＵユニットが同期して動作する
ためのデータ及び同期信号を伝達することを特徴とする
数値制御装置のシリアルデータリンク方式に関する。
ットを有する数値制御装置のシリアルデータリンク方弐
に関し、特にホストＣＰＵユニットがシリアルデータ通
信線を通じて各周辺ＣＰＵユニットが同期して動作する
ためのデータ及び同期信号を伝達することを特徴とする
数値制御装置のシリアルデータリンク方式に関する。
数値制御装置において、ＬＳＩ等の半導体装置の発達及
び数値制御装置工作機械に対するより高度の要求により
、複数のＣＰＵを有する数値制御装置が使用されるよう
になってきている。例えば全体の制御を行うホス）ＣＰ
Ｕユニットと各軸の制御を行う周辺ＣＰＵユニットを有
するシステムがある。数値制御装置の制御においては、
ホストＣＰＵユニットは各軸の制御を行うに際して、各
軸を同時にパルス分配させたり、同時に停止させたりす
るための同時制御が必要である。
び数値制御装置工作機械に対するより高度の要求により
、複数のＣＰＵを有する数値制御装置が使用されるよう
になってきている。例えば全体の制御を行うホス）ＣＰ
Ｕユニットと各軸の制御を行う周辺ＣＰＵユニットを有
するシステムがある。数値制御装置の制御においては、
ホストＣＰＵユニットは各軸の制御を行うに際して、各
軸を同時にパルス分配させたり、同時に停止させたりす
るための同時制御が必要である。
しかし、同時制御を行うために従来はデータを伝送する
データバスラインと同時制御するため制御ラインを有し
ていた。最初に同時に動作をさせるための各軸のデータ
を転送し、次に制御ラインで同時動作をさせるための制
御信号を伝送していた。このため特に周辺ＣＰＵユニッ
トが分散されている大型の工作機械を制御するための数
値制御装置等においては、データのためのパスラインと
制御ラインが必要となり、システムが複雑でコストも高
価になるという問題点があった。
データバスラインと同時制御するため制御ラインを有し
ていた。最初に同時に動作をさせるための各軸のデータ
を転送し、次に制御ラインで同時動作をさせるための制
御信号を伝送していた。このため特に周辺ＣＰＵユニッ
トが分散されている大型の工作機械を制御するための数
値制御装置等においては、データのためのパスラインと
制御ラインが必要となり、システムが複雑でコストも高
価になるという問題点があった。
本発明の目的は上記問題点を解決し、ホストＣＰＵユニ
ットがシリアルデータ通信線を通じて各周辺ＣＰＵユニ
ットが同期して動作するための同期信号を伝達すること
を特徴とする数値制御装置のシリアルデータリンク方式
を提供することにある。
ットがシリアルデータ通信線を通じて各周辺ＣＰＵユニ
ットが同期して動作するための同期信号を伝達すること
を特徴とする数値制御装置のシリアルデータリンク方式
を提供することにある。
本発明では上記の問題点を解決するために、第１図に示
すように、 ホストＣＰＵユニット（１０）と複数の周辺ＣＰＵユニ
ット（２０，３０）を有する数値制御装置のシリアルデ
ータリンク方式において、前記周辺ＣＰＵユニット（２
０，３０）が前記ホストＣＰＵユニット（１０）にシリ
アルデータ通信線（４１）で縦列接続されており、前記
ホス）ＣＰＵユニッ）（１０）が前記周辺ＣＰＵユニッ
ト（２０，３０）にたいしてデータを送信及び受信し、 前記ホストＣＰＵユニット（１０）が前記シリアルデー
タ通信線（４１）を通じて前記各周辺ＣＰＵユニット（
２０，３０）が同期して動作するための同期信号を伝達
することを特徴とする数値制御装置のシリアルデータリ
ンク方式が、提供される。
すように、 ホストＣＰＵユニット（１０）と複数の周辺ＣＰＵユニ
ット（２０，３０）を有する数値制御装置のシリアルデ
ータリンク方式において、前記周辺ＣＰＵユニット（２
０，３０）が前記ホストＣＰＵユニット（１０）にシリ
アルデータ通信線（４１）で縦列接続されており、前記
ホス）ＣＰＵユニッ）（１０）が前記周辺ＣＰＵユニッ
ト（２０，３０）にたいしてデータを送信及び受信し、 前記ホストＣＰＵユニット（１０）が前記シリアルデー
タ通信線（４１）を通じて前記各周辺ＣＰＵユニット（
２０，３０）が同期して動作するための同期信号を伝達
することを特徴とする数値制御装置のシリアルデータリ
ンク方式が、提供される。
各周辺ＣＰＵユニットはシリアルデータ通信線のみでホ
ストＣＰＵユニットに縦列接続され、シリアルデータ通
信線によってデータ及び同期信号を伝送される。
ストＣＰＵユニットに縦列接続され、シリアルデータ通
信線によってデータ及び同期信号を伝送される。
以下本発明の一実施例を図面に基づいて説明する。
第１図に本発明の一実施例のブロック図を示す。
図において、１０はホストＣＰＵユニットであり、ホス
トＣＰＵＩ ｉ同期タイマー１２、データライン１３、
シリアル通信回路１４、同期信号ライン１５から構成さ
れている。ホストＣＰＵＩ １は数値制御装置全体の制
御を行うためのＣＰＵであり、各軸の制御をおこなう周
辺ＣＰＵユニットに対して指令を出し、各周辺ＣＰＵユ
ニットの状態を監視する。同期タイマーは各周辺ＣＰＵ
ユニッノトと信号同期をとるためのタイマーである。デ
ータライン１３は各周辺ＣＰＵユニットへデータをホス
トＣＰＵＩＩから各周辺ＣＰＵユニットへ送るためのデ
ータラインであり、ここでは並列ラインである。１４は
シリアル通信線回路であり、データライン１３からの並
列データを直列データにパラレル−シリアル変換し、シ
リアルデータ通信線で伝送できる信号に変換する。本実
施例の場合は電気信号を光信号に変換する。同期信号ラ
イン１５は同期タイマー１２からの同期信号をシリアル
通信回路１４へ送る。
トＣＰＵＩ ｉ同期タイマー１２、データライン１３、
シリアル通信回路１４、同期信号ライン１５から構成さ
れている。ホストＣＰＵＩ １は数値制御装置全体の制
御を行うためのＣＰＵであり、各軸の制御をおこなう周
辺ＣＰＵユニットに対して指令を出し、各周辺ＣＰＵユ
ニットの状態を監視する。同期タイマーは各周辺ＣＰＵ
ユニッノトと信号同期をとるためのタイマーである。デ
ータライン１３は各周辺ＣＰＵユニットへデータをホス
トＣＰＵＩＩから各周辺ＣＰＵユニットへ送るためのデ
ータラインであり、ここでは並列ラインである。１４は
シリアル通信線回路であり、データライン１３からの並
列データを直列データにパラレル−シリアル変換し、シ
リアルデータ通信線で伝送できる信号に変換する。本実
施例の場合は電気信号を光信号に変換する。同期信号ラ
イン１５は同期タイマー１２からの同期信号をシリアル
通信回路１４へ送る。
２０及び３０は周辺ＣＰＵユニットであり、数値制御装
置の各軸を制御する。例えば、周辺ｃｐＵユニット２０
でＸ軸を、周辺ＣＰＵユニット２３０でＹ軸を制御する
。実際にはさらに多数の軸或いは、主軸、他のユニット
等を制御するための周辺ＣＰＵユニットが縦列接続され
る。また、周辺ＣＰＵユニット２０と周辺ＣＰＵユニッ
ト３０とは、同一の構成であるので、周辺ＣＰＵユニッ
□ト２０についてのみ説明し、周辺ＣＰＵユニット３０
についての説明は省略する。周辺ＣＰＵユニット２０に
おいて、２１は周辺ＣＰＵであり、例えばＸ軸の制御を
行うＣＰＵとする。２３はパラレルデータラインであり
、後述のシリアル通信回路２４で受信したホストＣＰＵ
ＩＩからの移動量等のデータ信号を周辺ＣＰＵ２１に伝
達し、また周辺ＣＰＵ２１からホストＣＰＵＩ １に返
送するＸ軸の位置及び速度等のデータ信号シリアル通信
回路２４に伝達する。２４はシリアル通信回路であり、
ホストＣＰＵユニット１０からの光のシリアル信号をパ
ラレルの電気信号に変換して、周辺ＣＰＵ２１へ送り、
逆に周辺ＣＰＵ２１からのパラレルの電気信号をシリア
ルな光信号に変換してホストＣＰＵユニット１０へ返送
する。２５は同期信号ラインであり、ホストＣＰＵ１１
からの同期信号を直接周辺ＣＰＵ２１へ送る。４１はシ
リアルデータ通信線であり、光ケーブルで構成されてお
り、ホストＣＰＵユニット１０と各周辺ＣＰＵユニット
２０．３０とを縦列接続している。
置の各軸を制御する。例えば、周辺ｃｐＵユニット２０
でＸ軸を、周辺ＣＰＵユニット２３０でＹ軸を制御する
。実際にはさらに多数の軸或いは、主軸、他のユニット
等を制御するための周辺ＣＰＵユニットが縦列接続され
る。また、周辺ＣＰＵユニット２０と周辺ＣＰＵユニッ
ト３０とは、同一の構成であるので、周辺ＣＰＵユニッ
□ト２０についてのみ説明し、周辺ＣＰＵユニット３０
についての説明は省略する。周辺ＣＰＵユニット２０に
おいて、２１は周辺ＣＰＵであり、例えばＸ軸の制御を
行うＣＰＵとする。２３はパラレルデータラインであり
、後述のシリアル通信回路２４で受信したホストＣＰＵ
ＩＩからの移動量等のデータ信号を周辺ＣＰＵ２１に伝
達し、また周辺ＣＰＵ２１からホストＣＰＵＩ １に返
送するＸ軸の位置及び速度等のデータ信号シリアル通信
回路２４に伝達する。２４はシリアル通信回路であり、
ホストＣＰＵユニット１０からの光のシリアル信号をパ
ラレルの電気信号に変換して、周辺ＣＰＵ２１へ送り、
逆に周辺ＣＰＵ２１からのパラレルの電気信号をシリア
ルな光信号に変換してホストＣＰＵユニット１０へ返送
する。２５は同期信号ラインであり、ホストＣＰＵ１１
からの同期信号を直接周辺ＣＰＵ２１へ送る。４１はシ
リアルデータ通信線であり、光ケーブルで構成されてお
り、ホストＣＰＵユニット１０と各周辺ＣＰＵユニット
２０．３０とを縦列接続している。
このような構成で、ホストＣＰＵＩＩから、周辺ＣＰＵ
２１または周辺ＣＰＵ３１ヘシリアルデ一タ通信線４１
を介して伝送し、シリアルデータ通信ｖＡ４１のみで数
値制御装置の各軸等の複数のユニットの同時制御を行う
ことができる。
２１または周辺ＣＰＵ３１ヘシリアルデ一タ通信線４１
を介して伝送し、シリアルデータ通信ｖＡ４１のみで数
値制御装置の各軸等の複数のユニットの同時制御を行う
ことができる。
次に転送する信号及び制御の詳細について述べる。第２
図に伝達すべき信号の構成を示す。第２図の（ａ）に伝
送すべきデータの構成を示す。図において、５０はヘッ
ダーであり、詳細は後述する。６０は周辺ＣＰＵユニッ
ト２０等へのデータであり、各軸の移動量、速度指令値
、パラメータ等のデータであり、最大３２バイトである
。６１はチェックバイトであり、ヘッダー５０及びデー
タ６０の各バイトのオバフローを無視して、合計してあ
り、転送データが誤りがないかチェックする。
図に伝達すべき信号の構成を示す。第２図の（ａ）に伝
送すべきデータの構成を示す。図において、５０はヘッ
ダーであり、詳細は後述する。６０は周辺ＣＰＵユニッ
ト２０等へのデータであり、各軸の移動量、速度指令値
、パラメータ等のデータであり、最大３２バイトである
。６１はチェックバイトであり、ヘッダー５０及びデー
タ６０の各バイトのオバフローを無視して、合計してあ
り、転送データが誤りがないかチェックする。
第２図（ｂ）にヘッダーの詳細を示す、５１は相手、即
ちどの周辺ＣＰＵユニット（２０，３０−−−−−−−
−−−・−・）に信号を送るかを示すＩＤである。５２
はデータサイズを示し、第２図（ａ）のデータ６０のバ
イト数を示す。５３はファンクションであり、各周辺Ｃ
ＰＵユニット（２０等）にどのような機能を要求するか
を表す。
ちどの周辺ＣＰＵユニット（２０，３０−−−−−−−
−−−・−・）に信号を送るかを示すＩＤである。５２
はデータサイズを示し、第２図（ａ）のデータ６０のバ
イト数を示す。５３はファンクションであり、各周辺Ｃ
ＰＵユニット（２０等）にどのような機能を要求するか
を表す。
第２図（ｃ）にヘッダーの具体例を示す。ここでは通信
相手は１番目の周辺ＣＰＵユニット（第１図の２０）を
示す。データサイズはｍバイトであり、ファンクション
は’ｌ １１１Ｊであり、ここでは周辺ＣＰＵユニット
２０に対して、返信を要求している。
相手は１番目の周辺ＣＰＵユニット（第１図の２０）を
示す。データサイズはｍバイトであり、ファンクション
は’ｌ １１１Ｊであり、ここでは周辺ＣＰＵユニット
２０に対して、返信を要求している。
第２図（ｄ）にはヘッダーの別の例を示す。ここでは、
通信相手先は第２番目の周辺ＣＰＵユニット（第１図の
周辺ＣＰＵユニット３０）を示す。
通信相手先は第２番目の周辺ＣＰＵユニット（第１図の
周辺ＣＰＵユニット３０）を示す。
データのサイズはｎバイトであり、ファンクションは’
ｌｌｌ０Ｊであり、ここでは単なるデータの送出を意味
し、特別の返信を要求していない。
ｌｌｌ０Ｊであり、ここでは単なるデータの送出を意味
し、特別の返信を要求していない。
第２図（ｅ）には同期信号の伝送の場合のヘッダーを示
す。図において、相手先ＩＤは’ＯＪであり、全部のユ
ニットに対して有効であることを意味し、例えば数値制
御装置の全部の軸を同時に動作させるためのものである
。データはなく、θバイトを示す、ファンクションは’
１０１０Ｊであり、ここでは同期スタートを示す。この
ファンクションが送られると第１図のシリアル通信回路
２４はこれを判別して、同期信号ライン２５を通じて周
辺ＣＰＵ２１に同期制御すべき指令を伝えるのであり、
周辺ＣＰＵユニット３０及びその他の周辺ＣＰＵユニッ
トについても同様である。例えば、全軸のスタート制御
指令を行うことができる。
す。図において、相手先ＩＤは’ＯＪであり、全部のユ
ニットに対して有効であることを意味し、例えば数値制
御装置の全部の軸を同時に動作させるためのものである
。データはなく、θバイトを示す、ファンクションは’
１０１０Ｊであり、ここでは同期スタートを示す。この
ファンクションが送られると第１図のシリアル通信回路
２４はこれを判別して、同期信号ライン２５を通じて周
辺ＣＰＵ２１に同期制御すべき指令を伝えるのであり、
周辺ＣＰＵユニット３０及びその他の周辺ＣＰＵユニッ
トについても同様である。例えば、全軸のスタート制御
指令を行うことができる。
以上の説明で明らかなように、１個のシリアルデータ通
信線のみによって、データの転送と同期運転等の同期信
号が転送でき、簡単な構成で複雑な数値制御装置システ
ムを制御することが可能になるのである。
信線のみによって、データの転送と同期運転等の同期信
号が転送でき、簡単な構成で複雑な数値制御装置システ
ムを制御することが可能になるのである。
上記の実施例では、シリアルデータ通信線に光ケーブル
を使用したが、勿論光ケーブルに限定されるものでなく
、従来の伝送ケーブルを使用することもできる。また、
かく伝送信号のバイト数等の構成も上記の実施例に限定
されるものではない。
を使用したが、勿論光ケーブルに限定されるものでなく
、従来の伝送ケーブルを使用することもできる。また、
かく伝送信号のバイト数等の構成も上記の実施例に限定
されるものではない。
また、各周辺ＣＰＵユニットは独立して構成されるよう
図示したが、一部の周辺ＣＰＵユニットをホストＣＰＵ
ユニットの内部に設けたり、周辺ＣＰＵの一部をまとめ
て実装することも可能である。
図示したが、一部の周辺ＣＰＵユニットをホストＣＰＵ
ユニットの内部に設けたり、周辺ＣＰＵの一部をまとめ
て実装することも可能である。
以上説明したように本発明では、ホストＣＰＵユニット
がシリアルデータ通信線を通じて各周辺ＣＰＵユニット
が同期して動作するためのデータ及び同期信号を伝達す
るように構成したので、簡単な構成で複雑な数値制御装
置の同時制御を行うことができ、とくに制御対象が分散
している場合等でも通信回線のコストが低い。
がシリアルデータ通信線を通じて各周辺ＣＰＵユニット
が同期して動作するためのデータ及び同期信号を伝達す
るように構成したので、簡単な構成で複雑な数値制御装
置の同時制御を行うことができ、とくに制御対象が分散
している場合等でも通信回線のコストが低い。
第１図は本発明の一実施例のブロック図、第２図（ａ）
、（ｂ）、（ｃ）、（ｄ）及び（ｅ）は伝達すべき信号
の構成を示す図である。 １０−・・・〜・−・−−−一一ホストＣＰＵユニット
１１−・−・−・−ホストＣＰＵ １２・−−一−−・−・・−・−同期タイマー１４・−
・−・・−・−・−・シリアルデータ通信回路２０−・
・・・−・−・・・−周辺ＣＰＵユニット２１・・−・
・−・−・−−−ｍ−周辺ＣＰＵ２４〜・−・−・−・
−シリアル通信回路４１−・−・−・−・・シリアルデ
ータ通信線５０−・−・・・・−・・ヘッダー ５１−・−・−ｍ−−−−−・−通信相手ＩＤ５３−・
・−・・−一一一一一一一ファンクション特許出願人
ファナック株式会社 代理人 弁理士 服部毅巖 町ｆ１ ｍバイト 通慴鋤末＄２ｆＥ］
ｎノ＼゛イト テ゛−タ遣出第２図
、（ｂ）、（ｃ）、（ｄ）及び（ｅ）は伝達すべき信号
の構成を示す図である。 １０−・・・〜・−・−−−一一ホストＣＰＵユニット
１１−・−・−・−ホストＣＰＵ １２・−−一−−・−・・−・−同期タイマー１４・−
・−・・−・−・−・シリアルデータ通信回路２０−・
・・・−・−・・・−周辺ＣＰＵユニット２１・・−・
・−・−・−−−ｍ−周辺ＣＰＵ２４〜・−・−・−・
−シリアル通信回路４１−・−・−・−・・シリアルデ
ータ通信線５０−・−・・・・−・・ヘッダー ５１−・−・−ｍ−−−−−・−通信相手ＩＤ５３−・
・−・・−一一一一一一一ファンクション特許出願人
ファナック株式会社 代理人 弁理士 服部毅巖 町ｆ１ ｍバイト 通慴鋤末＄２ｆＥ］
ｎノ＼゛イト テ゛−タ遣出第２図
Claims (3)
- （１）ホストＣＰＵユニットと複数の周辺ＣＰＵユニッ
トを有する数値制御装置のシリアルデータリンク方式に
おいて、 前記周辺ＣＰＵユニットが前記ホストＣＰＵユニットに
シリアルデータ通信線で縦列接続されており、 前記ホストＣＰＵユニットが前記周辺ＣＰＵユニットに
たいしてデータを送信及び受信し、前記ホストＣＰＵユ
ニットが前記シリアルデータ通信線を通じて前記各周辺
ＣＰＵユニットが同期して動作するための同期信号を伝
達することを特徴とする数値制御装置のシリアルデータ
リンク方式。 - （２）前記シリアルデータ通信線が光ケーブルで構成さ
れていることを特徴とする特許請求の範囲第１項記載の
数値制御装置のシリアルデータリンク方式。 - （３）前記周辺ＣＰＵユニットが分散配置されているこ
とを特徴とする特許請求の範囲第１項記載の数値制御装
置のシリアルデータリンク方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12090187A JPS63285605A (ja) | 1987-05-18 | 1987-05-18 | 数値制御装置のシリアルデ−タリンク方式 |
| PCT/JP1988/000467 WO1988009532A1 (en) | 1987-05-18 | 1988-05-17 | Serial data link for numerical control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12090187A JPS63285605A (ja) | 1987-05-18 | 1987-05-18 | 数値制御装置のシリアルデ−タリンク方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63285605A true JPS63285605A (ja) | 1988-11-22 |
Family
ID=14797801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12090187A Pending JPS63285605A (ja) | 1987-05-18 | 1987-05-18 | 数値制御装置のシリアルデ−タリンク方式 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS63285605A (ja) |
| WO (1) | WO1988009532A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0410108A (ja) * | 1990-04-27 | 1992-01-14 | Fuji Electric Co Ltd | シーケンステーブルの同期実行方法 |
| JP2002082905A (ja) * | 2000-06-21 | 2002-03-22 | Dr Johannes Heidenhain Gmbh | 位置測定システムと処理ユニットとの間でシリアルデータ伝送するための方法と装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0492904A (ja) * | 1990-08-06 | 1992-03-25 | Fanuc Ltd | シリアルデータ転送方式 |
| JP3615596B2 (ja) * | 1995-08-22 | 2005-02-02 | ファナック株式会社 | 数値制御装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59200309A (ja) * | 1983-04-27 | 1984-11-13 | Yaskawa Electric Mfg Co Ltd | 分散形数値制御装置 |
| JPS61175706A (ja) * | 1985-01-30 | 1986-08-07 | Mitsubishi Electric Corp | 数値制御装置 |
-
1987
- 1987-05-18 JP JP12090187A patent/JPS63285605A/ja active Pending
-
1988
- 1988-05-17 WO PCT/JP1988/000467 patent/WO1988009532A1/ja unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59200309A (ja) * | 1983-04-27 | 1984-11-13 | Yaskawa Electric Mfg Co Ltd | 分散形数値制御装置 |
| JPS61175706A (ja) * | 1985-01-30 | 1986-08-07 | Mitsubishi Electric Corp | 数値制御装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0410108A (ja) * | 1990-04-27 | 1992-01-14 | Fuji Electric Co Ltd | シーケンステーブルの同期実行方法 |
| JP2002082905A (ja) * | 2000-06-21 | 2002-03-22 | Dr Johannes Heidenhain Gmbh | 位置測定システムと処理ユニットとの間でシリアルデータ伝送するための方法と装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1988009532A1 (en) | 1988-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0746268A (ja) | データ通信装置及びデータ通信方法 | |
| US4979095A (en) | Apparatus and method for a data processing system interface having multiple bit protocol signals | |
| JPS63285605A (ja) | 数値制御装置のシリアルデ−タリンク方式 | |
| EP0270896B1 (en) | Data link and method of transferring data for personal computer system | |
| JPS62105594A (ja) | 複数機器グル−プ制御システム | |
| JPS62286152A (ja) | 入出力装置の制御装置 | |
| JPH0525001Y2 (ja) | ||
| CN114911736A (zh) | 一种主从机系统 | |
| CN116192555A (zh) | 远程终端的体系结构 | |
| JP2000295114A (ja) | データ転送回路 | |
| JPS61131057A (ja) | シリアルｉ／ｏ方式 | |
| JPS63152299A (ja) | 群装置内の通信装置 | |
| JPS63227149A (ja) | ル−プ状通信システムにおける通信制御方法 | |
| JPH0993274A (ja) | シリアル伝送装置 | |
| JPH03233602A (ja) | シーケンス制御装置 | |
| JPH0795734B2 (ja) | ポ−リング通信用回路 | |
| JPH0540728A (ja) | バス制御方式 | |
| JPS6170640A (ja) | 自己診断機能付端末制御装置 | |
| JPH04117507A (ja) | 通信制御回路及びデータ伝送装置 | |
| JPH03251903A (ja) | プログラマブルコントローラのインタフェースモデュール | |
| JPH01272346A (ja) | 診断通信方式 | |
| JPH04175032A (ja) | コンピュータ通信ネットワーク | |
| JPS6236941A (ja) | 自動車内デ−タ通信装置 | |
| JPS60108952A (ja) | デ−タ転送制御方式 | |
| JPS6083163A (ja) | デ−タ処理装置 |