JPS63202911A - 高密度集積回路におけるチタン・窒化チタン二重層の製造方法 - Google Patents

高密度集積回路におけるチタン・窒化チタン二重層の製造方法

Info

Publication number
JPS63202911A
JPS63202911A JP63027361A JP2736188A JPS63202911A JP S63202911 A JPS63202911 A JP S63202911A JP 63027361 A JP63027361 A JP 63027361A JP 2736188 A JP2736188 A JP 2736188A JP S63202911 A JPS63202911 A JP S63202911A
Authority
JP
Japan
Prior art keywords
layer
titanium
titanium nitride
sputtering
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63027361A
Other languages
English (en)
Other versions
JPH0750699B2 (ja
Inventor
アルミン、コールハーゼ
ゲラルト、ヒゲリン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS63202911A publication Critical patent/JPS63202911A/ja
Publication of JPH0750699B2 publication Critical patent/JPH0750699B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、高密度集積半導体回路においてアルミニう
ムをベースとする金属化面とシリコン表面又はシリサイ
ド・ポリサイド表面との間に置かれる接触ならびに障壁
層としてのチタン・窒化チタンニ重層を静電マグネトロ
ンを備える単一室処理装置内で窒素を加えながら行うチ
タン・ターゲットからの陰極スパッタリングによって形
成させる方法に関するものである。
〔従来の技術〕
高密度集積半導体回路の製造に当って適当な対抗手段を
採らないとアルミニウムに対するシリコンの溶解度に基
きドープされたシリコン区域(基板内の拡散区域)又は
ポリシリコンの接触部にスパイキングと呼ばれている現
象が起り、アルミニウムの針がシリコン内に突き出して
短絡の原因となる。この現象は微細構造化されると同時
に偏平になった拡散区域の場合特に深刻である。
この問題は使用されるアルミニウムに少量のシリコンを
加えることによって一応解決されるが、このシリコンは
アルミニウム・シリコン接触面に析出して接触抵抗に難
点が生ずるようになる。
3一 本来の原因であるドープされたシリコン基板又はポリシ
リコンとアルミニウム金属化層との間の拡散を緩慢にす
る方法の1つは拡散障壁層を設けることである。その材
料として元素周期表の亜族Tlt/b、vbおよびvb
の金属の窒化物、炭化物およびホウ化物が考えられる。
特に窒化チタンを拡散障壁に使用することについては文
献カナモリ著[固体薄膜(Kanamori:Th1n
 5olid Films )−1136(19B 6
年)、195〜214頁において詳細に検討されている
それによれば障壁特性がこの場合製造方法、使用された
製造装置ならびに製造工程パラメータに強く関係する。
広く採用されている製法は窒素を含む雰囲気中の反応性
スパッタリングであるが、この場合スパッタリング電力
と全スパッタリング圧力を一定にして雰囲気中の窒素分
の増大と共に形成された窒化チタン層のいくつかの特性
が徹底的に変化する。即ち層の形態の変化から始まり、
銀色が含銀金色−金色一金褐色一褐紫金属色一褐金属色
と変化する。スパッタリング雰囲気中の窒素濃度の特定
値からスパッタリング速度が173に低下するのに対し
て、形成された窒化チタン層の導電率は約3倍に1弄す
る。ご乳が起る点は全スパッタリング圧力とスパッタリ
ング電力に関係し、金色の発生と1:1の窒素・チタン
比を特徴としている。この外にこの金色の化学量論性は
窒化チタン層を通しての拡散に対して高い密度を示すこ
とを特徴とし、それによって良好な障壁特性を示すもの
とすることができる。しかしこの層によって生ずる機械
的応力(ストレス)がこの点で最大となるから、微細亀
裂の発生に続いて障壁の崩壊の原因となる。
この問題の解決法として発生した亀裂に酸素を満たすこ
とが1986年サンジすゴにおけるVLSI技術に関す
る会議の報告書(1986Symposiumon V
LSI−Technology in San Die
go ) 55−56頁において提案されている。しか
しこのような後処理の追加は製造工程の全体を複雑にす
る。障壁層の厚さは通常的1100nに過ぎないが、不
安定な抵抗率となる領域で処理することは製造過程の確
実性の点で不利である。
〔発明が解決しようとする課題〕
この発明の目的は、下記の課題を解決する窒化チタンの
接触ならびに障壁層をアルミニウム金属化層とシリコン
結晶面又はシリサイドとポリサイドの面の間に形成させ
るこ七である。
(1)高い導電率を持たなければならない。
(2)  ドープされた単結晶ならびに多結晶シリコン
との接触および金属シリサイドとポリシリコンの層との
接触の形成にあたってサブミクロン領域の接触孔直径に
おいて小さい接触抵抗が僅かな許容差をもって達成され
なければならない。
(3)アルミニウム・シリコン合金から成る金属化層と
課題(2)に挙げられているシリコン区域の間の境界面
が高い電流密度と高い温度において安定でなければなら
ない。
(4)接触ならびに障壁層が製造の全過程に不利な影響
を及ぼさず、例えばこの層によって機械的応力(ストレ
ス)が生じてはならない。
〔課題を解決するための手段〕
高い導電率はシリコン1%を含むアルミニウム金属化層
とすることによって達成される。
低い接触抵抗は窒化チタン層の前に純チタン層を析出さ
せるときチタンケイ化物の接触層を形成させることによ
って得られる。
高い温度と電流負荷においての安定性を最小のストレス
の下に達成することは、チタン層と窒化チタン層の双方
を単一層として周期的に析出させ、その際個々の層析出
の間で熱処理を実施し、又窒化チタン層の析出に際して
反応ガス中の窒素の比率を窒化チタン層中のチタン窒素
化合物の化学量論的比率よりも高くすることを特徴とす
るこの発明の方法によって初めて可能となる。
各単一層の厚さを3nmから5nmの間、特に4nmと
し、熱処理を250℃から350℃の間、特に300℃
で行うこともこの発明の枠内にある。
この発明思想の展開では層の形成に対して直流単−室処
理装置が使用され、層析出基板は水平回転式のパレット
に固定され、このパレットが層形成中回転する。この回
転速度は1回転が重層の1サイクルに対応するように選
ばれる。
基板を取り付けたパレットの回転により基板がターゲッ
トと加熱源の下を周期的に通過してスパッタリングと加
熱とが交互に繰り返されることにより、窒化チタンが複
数の単一層から構成されることに基きほとんどストレス
の無い層が作られ(直径100錘のシリコン結晶ウェー
ハでもゆがみは1μmに過ぎない)、良好な熱安定性(
5QO”C30分の耐熱試験)と1.1μm接触部に対
する高い電流負荷性を示す外に低い接触抵抗とダイオー
ド漏れ電流の点で勝れている。この場合工程の□パラメ
ータは工程の高い確実性と処理詣力が確保されるように
選ばれ、例えば窒素流は“金色化学量論(if”以上で
ありスパッタリング電力は約3kWとなる。
この発明の種々の実施態様は請求項2以下に示されてい
る。
〔実施例〕
次に実施例と図面についてこの発明を更に詳細に説明す
る。
第1図において1はn+型又はp+型にドープされた偏
平区域2を含むシリコン基板であり、3は例えば5i0
2から成り接触孔を備える絶縁層である。接触孔は断面
直径が0.9μmで深さは1μmである。この発明によ
るスパッタリング法により直前にフッ化水素酸中の短時
間エツチングによって表面酸化膜を除かれた基板(1,
2,3)の全面にアルゴン・プラズマ中で数層(例えば
5属)のチタン層を20層mの厚さのチタンN4に形成
させ、真空を破ることなく窒素を加えて例えば25層か
ら成る窒化チタン層5を厚さ100r+mに析出させる
スパッタリング装置の基底圧はスパッタリング前で7 
X I Q−5paである。処理容器は析出に際して赤
外線加熱器(第3図参照)により300℃に加熱される
。窒化チタン5の析出に際してはそれまで47sccm
アルゴンであったガス流を21 sccmアルゴンと3
2sccm窒素に変更する。チタン・ターゲットの電力
は3.07に−とする。
チタン・窒化チタンから成り単一層として析出した二重
層(4,5)の全体の厚さは約120nmであり、その
上に例えばアルミニウム・シリコン合金又はアルミニウ
ム・シリコン・銅合金から成る金属化面6が公知の方法
で設けられる。
第1図の構造の一部分を拡大して第2図に示す。
ここには厚さ4nmの単一スパッタリング層の析出情況
が明瞭に示されている。図にはチタンの単一層が小文字
で、窒化チタンの単一層が大文字で表わされる。窒化チ
タン析出層5の品質は褐紫色金属表面の出現により視覚
的にコントロールされる。
それ以外のコントロール法は窒化チタンN(5)の層抵
抗測定(16,7Ω/sq)厚さの測定およびREM撮
影による層組織の測定である。層組織は(111)集合
組織で棒状であることが必要である。
第3図において7は回転式のパレットでその上に8ケ所
の円盤位置(11乃至18)が定められている。矢印8
の方向に回転毎にシリコン結晶盤(l、2.3)がこの
位置に置かれる。9はチタン・ターゲットを取り付けた
ターゲット支持体であり、10は赤外線加熱器である。
図から分るように常に8枚の基板(11乃至18)中の
少くとも1つがターゲット9又は加熱器10の下に置か
れている。
スパッタリング過程は一例として次のように調整される
。層全体の厚さが120n++のとき純チタン層の析出
中パレット7が5回転し、窒化チタン層の析出中パレッ
トが25回転する。8枚の円盤に対するスパッタリング
の時間はチタン層の場合30秒、窒化チタン層の場合5
00秒である。
【図面の簡単な説明】
第1図はこの発明の方法によって作られる層構造の断面
図、第2図は第1図の一部分の拡大図、第3図は層形成
装置の平面図である。 ■・・・シリコン幕板 2・・・平坦なドープ区域 3・・・接触孔を備える絶縁層 4・・・チタン層 5・・・窒化チタン層

Claims (1)

  1. 【特許請求の範囲】 1)静電マグネトロンを備える単一室処理装置内で窒素
    を加えながらチタン・ターゲット(9)からの陰極スパ
    ッタリングにより高密度集積回路においてアルミニウム
    をベースとする金属化面(6)とシリコン表面又はシリ
    サイド・ポリサイド表面(2)との接触ならびに障壁と
    なるチタン・窒化チタン二重層(4、5)を製造する方
    法において、チタン層(4)と窒化チタン層(5)の双
    方をそれぞれ単一層(a乃至e、A乃至Zとして周期的
    に析出させ、その際個々の層析出の間で熱処理(10)
    を実施し、又窒化チタン層(5)の析出に際して反応ガ
    ス中の窒素の比率を窒化チタン層中のチタン・窒素化合
    物の化学量論比率よりも高く調整することを特徴とする
    高密度集積回路におけるチタン・窒化チタン二重層の製
    造方法。 2)単一層(a乃至e、A乃至Z)の厚さが3nmから
    5nmの範囲、特に4nmに調整されることを特徴とす
    る請求項1記載の方法。 3)熱処理(10)が250℃から350℃の温度範囲
    、特に300℃の温度で実施されることを特徴とする請
    求項1又は2記載の方法。 4)直流単一室スパッタリング装置が使用され、層形成
    用の基板(11乃至18)が水平回転可能のパレット(
    7)に固定され、パレットは層形成中回転しその回転速
    度は1回転が層配列の1周期に対応するように調整され
    ることを特徴とする請求項1ないし3の1つに記載の方
    法。 5)スパッタリングの電力が3kVの範囲内に調整され
    ることを特徴とする請求項4記載の方法。 6)少くとも4層のチタン層と少くとも20層の窒化チ
    タン層が析出するまで層形成処理が続けられることを特
    徴とする請求項1ないし5の1つに記載の方法。 7)キャリヤガスとしてアルゴンが使用され、反応室内
    の初期圧力が最低7×10^−^5paに設定されるこ
    とを特徴とする請求項1ないし6の1つに記載の方法。 8)ガス流がアルゴンに対してはチタン層(4)の析出
    中は45乃至50sccmに、窒化チタン層(5)の析
    出中は20乃至25sccmに設定され、窒素に対して
    は30乃至50sccmに設定され、反応室内のスパッ
    タリング圧は0.7pa付近に定められることを特徴と
    する請求項1ないし7の1つに記載の方法。 9)層形成過程の直前に水素を含む媒質内で基板(11
    ないし18)の表面清浄化が行われることを特徴とする
    請求項1ないし8の1つに記載の方法。
JP63027361A 1987-02-10 1988-02-08 高密度集積回路におけるチタン・窒化チタン二重層の製造方法 Expired - Lifetime JPH0750699B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3704055.3 1987-02-10
DE3704055 1987-02-10

Publications (2)

Publication Number Publication Date
JPS63202911A true JPS63202911A (ja) 1988-08-22
JPH0750699B2 JPH0750699B2 (ja) 1995-05-31

Family

ID=6320652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63027361A Expired - Lifetime JPH0750699B2 (ja) 1987-02-10 1988-02-08 高密度集積回路におけるチタン・窒化チタン二重層の製造方法

Country Status (7)

Country Link
US (1) US4783248A (ja)
EP (1) EP0280089B1 (ja)
JP (1) JPH0750699B2 (ja)
KR (1) KR910009608B1 (ja)
AT (1) ATE62355T1 (ja)
DE (1) DE3862213D1 (ja)
HK (1) HK76392A (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666287B2 (ja) * 1988-07-25 1994-08-24 富士通株式会社 半導体装置の製造方法
US5023994A (en) * 1988-09-29 1991-06-18 Microwave Power, Inc. Method of manufacturing a microwave intergrated circuit substrate including metal lined via holes
GB8827541D0 (en) * 1988-11-25 1988-12-29 Atomic Energy Authority Uk Multilayer coatings
US5102827A (en) * 1989-05-31 1992-04-07 At&T Bell Laboratories Contact metallization of semiconductor integrated-circuit devices
US5236868A (en) * 1990-04-20 1993-08-17 Applied Materials, Inc. Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system
EP0478233B1 (en) * 1990-09-27 1996-01-03 AT&T Corp. Process for fabricating integrated circuits
CA2061119C (en) * 1991-04-19 1998-02-03 Pei-Ing P. Lee Method of depositing conductors in high aspect ratio apertures
JP2725944B2 (ja) * 1991-04-19 1998-03-11 インターナショナル・ビジネス・マシーンズ・コーポレイション 金属層堆積方法
US5232522A (en) * 1991-10-17 1993-08-03 The Dow Chemical Company Rapid omnidirectional compaction process for producing metal nitride, carbide, or carbonitride coating on ceramic substrate
US5156725A (en) * 1991-10-17 1992-10-20 The Dow Chemical Company Method for producing metal carbide or carbonitride coating on ceramic substrate
JP2946978B2 (ja) * 1991-11-29 1999-09-13 ソニー株式会社 配線形成方法
US6051490A (en) * 1991-11-29 2000-04-18 Sony Corporation Method of forming wirings
KR0126457B1 (ko) * 1992-01-08 1997-12-26 기타오카 다카시 집적회로, 그 제조방법 및 그 박막형성장치
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JP3343620B2 (ja) * 1992-04-09 2002-11-11 アネルバ株式会社 マグネトロンスパッタリングによる薄膜形成方法および装置
US5240880A (en) * 1992-05-05 1993-08-31 Zilog, Inc. Ti/TiN/Ti contact metallization
KR950009934B1 (ko) * 1992-09-07 1995-09-01 삼성전자주식회사 반도체 장치의 배선층 형성방법
US5283453A (en) * 1992-10-02 1994-02-01 International Business Machines Corporation Trench sidewall structure
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
US5427666A (en) * 1993-09-09 1995-06-27 Applied Materials, Inc. Method for in-situ cleaning a Ti target in a Ti + TiN coating process
KR960016231B1 (en) * 1993-09-15 1996-12-07 Hyundai Electronics Ind Semiconductor metal wire forming method
JP2627861B2 (ja) * 1993-10-22 1997-07-09 アネルバ株式会社 Ti−TiN積層膜の成膜方法および装置
EP0697723A3 (en) 1994-08-15 1997-04-16 Ibm Method of metallizing an insulating layer
US5600182A (en) * 1995-01-24 1997-02-04 Lsi Logic Corporation Barrier metal technology for tungsten plug interconnection
JPH0936228A (ja) * 1995-07-21 1997-02-07 Sony Corp 配線形成方法
US5838052A (en) * 1996-03-07 1998-11-17 Micron Technology, Inc. Reducing reflectivity on a semiconductor wafer by annealing titanium and aluminum
US5883002A (en) * 1996-08-29 1999-03-16 Winbond Electronics Corp. Method of forming contact profile by improving TEOS/BPSG selectivity for manufacturing a semiconductor device
US5926734A (en) * 1997-08-05 1999-07-20 Motorola, Inc. Semiconductor structure having a titanium barrier layer
US6048791A (en) * 1998-03-31 2000-04-11 Kabushiki Kaisha Toshiba Semiconductor device with electrode formed of conductive layer consisting of polysilicon layer and metal-silicide layer and its manufacturing method
US6410986B1 (en) * 1998-12-22 2002-06-25 Agere Systems Guardian Corp. Multi-layered titanium nitride barrier structure
US6653222B2 (en) * 1999-08-03 2003-11-25 International Business Machines Corporation Plasma enhanced liner
US6440831B1 (en) 2000-12-06 2002-08-27 Koninklijke Philips Electronics N.V. Ionized metal plasma deposition process having enhanced via sidewall coverage
US9708707B2 (en) * 2001-09-10 2017-07-18 Asm International N.V. Nanolayer deposition using bias power treatment
US7713592B2 (en) * 2003-02-04 2010-05-11 Tegal Corporation Nanolayer deposition process
US9121098B2 (en) 2003-02-04 2015-09-01 Asm International N.V. NanoLayer Deposition process for composite films
KR100512180B1 (ko) * 2003-07-10 2005-09-02 삼성전자주식회사 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의형성방법
EP3762520A4 (en) * 2018-03-09 2021-12-01 The Government of the United States of America, as represented by the Secretary of the Navy THIN FILMS ST &X152; CHIOM &XC9; TRIQUES IN TITANIUM NITRIDE PULV &XC9; RIS &XC9; S &XC0; HIGH TEMP &XC9; RATURE
CN112144014A (zh) * 2019-06-28 2020-12-29 陕西航天时代导航设备有限公司 一种基于GT35球碗零件内表面制备TiN厚膜的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2483848A1 (fr) * 1980-06-06 1981-12-11 Stephanois Rech Mec Procede pour la fabrication d'une couche composite resistant a la fois au grippage, a l'abrasion, a la corrosion et a la fatigue par contraintes alternees, et couche composite ainsi obtenue
GB2130795B (en) * 1982-11-17 1986-07-16 Standard Telephones Cables Ltd Electrical contacts
US4591418A (en) * 1984-10-26 1986-05-27 The Parker Pen Company Microlaminated coating
DE3503105A1 (de) * 1985-01-30 1986-07-31 Leybold-Heraeus GmbH, 5000 Köln Verfahren zum beschichten von maschinenteilen und werkzeugen mit hartstoffmaterial und durch das verfahren hergestellte maschinenteile und werkzeuge
US4702967A (en) * 1986-06-16 1987-10-27 Harris Corporation Multiple-layer, multiple-phase titanium/nitrogen adhesion/diffusion barrier layer structure for gold-base microcircuit interconnection

Also Published As

Publication number Publication date
DE3862213D1 (de) 1991-05-08
HK76392A (en) 1992-10-09
KR910009608B1 (ko) 1991-11-23
EP0280089B1 (de) 1991-04-03
EP0280089A1 (de) 1988-08-31
KR880010479A (ko) 1988-10-10
JPH0750699B2 (ja) 1995-05-31
US4783248A (en) 1988-11-08
ATE62355T1 (de) 1991-04-15

Similar Documents

Publication Publication Date Title
JPS63202911A (ja) 高密度集積回路におけるチタン・窒化チタン二重層の製造方法
JPH0234918A (ja) 半導体装置の製造方法
JPH03119727A (ja) 半導体装置及びその製造方法
JPH08316321A (ja) 半導体装置の拡散障壁膜の形成方法
JPS634703B2 (ja)
US5582881A (en) Process for deposition of a Ti/TiN cap layer on aluminum metallization and apparatus
KR0179797B1 (ko) 바이어스 전압이 인가된 Cu 박막 형성방법
US5795796A (en) Method of fabricating metal line structure
EP0788145A2 (en) Titanium aluminide wetting layer for aluminum contacts
CN113186528A (zh) 一种铂金薄膜及其制备方法和用途
RU2113034C1 (ru) Полупроводниковое устройство, обладающее двухслойной силицидной структурой и способы его изготовления /варианты/
JP2789309B2 (ja) 高融点金属窒化膜の形成方法
JPH04225223A (ja) 高密度集積回路用導電層又は構造物の製法及び装置
JP3130757B2 (ja) キャパシタ電極用薄膜の形成方法、半導体装置及びその製造方法
JP2542617B2 (ja) 半導体装置の製造方法
JP3559290B2 (ja) 金属薄膜及びその製造方法
JPH05175157A (ja) チタン系化合物の成膜方法
JP3288010B2 (ja) 半導体素子の金属配線形成方法
KR950000108B1 (ko) 다층 금속 배선방법
KR100429177B1 (ko) 반도체소자의배선형성방법
KR100515076B1 (ko) 반도체 소자의 확산방지막 형성 방법
JPS63132475A (ja) 薄膜およびその製造方法
JPS59188957A (ja) 半導体装置用キヤパシタの製造方法
JPS62165328A (ja) 酸化後の金属合金化方法
JPH01309321A (ja) 金属配線構造の形成方法