KR910009608B1 - 티타늄/질화티타늄 이중층을 제조하는 방법 - Google Patents

티타늄/질화티타늄 이중층을 제조하는 방법 Download PDF

Info

Publication number
KR910009608B1
KR910009608B1 KR1019880001268A KR880001268A KR910009608B1 KR 910009608 B1 KR910009608 B1 KR 910009608B1 KR 1019880001268 A KR1019880001268 A KR 1019880001268A KR 880001268 A KR880001268 A KR 880001268A KR 910009608 B1 KR910009608 B1 KR 910009608B1
Authority
KR
South Korea
Prior art keywords
titanium
deposition
titanium nitride
layer
substrate
Prior art date
Application number
KR1019880001268A
Other languages
English (en)
Other versions
KR880010479A (ko
Inventor
콜하제 아르민
히겔린 게랄트
Original Assignee
지멘스 악티엔게젤샤프트
휘타쉬, 네테부쉬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 악티엔게젤샤프트, 휘타쉬, 네테부쉬 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR880010479A publication Critical patent/KR880010479A/ko
Application granted granted Critical
Publication of KR910009608B1 publication Critical patent/KR910009608B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음.

Description

티타늄/질화티타늄 이중층을 제조하는 방법
제1도는 본 발명의 방법에 의하여 제조된 층 구조의 단면도.
제2도는 제1도로부터 발췌한 부분에 대한 도면.
제3도는 피복을 위해 제공된 히이터와 스퍼터링 타겟으로 되어 있는 팰리트의 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : n+또는 p+도우핑된 샐로우 구역
3 : 절연층 4 : 티타늄층
5 : 질화티타늄층 6 : 금속배선레벨
7 : 회전팰리스 8 : 회전방향
9 : 타겟호울더 10 : 적외선복사체
11-18 : 8웨이퍼위치 a-e : 개개의 티타늄피복
A-Z : 개개의 질화티타늄 피복
본 발명은 VLSI 반도체 회로에서 알루미늄 베이스 및 실리콘 및/또는 규화물 또는 다결정규화물 표면상에 배선금속 사이에서 콘택트 및 배리어층으로서 작용하는 티타늄 및 티타늄 화합물로 되어 있는 이중층을 제조하기 위한 방법에 관한 것이다. 이 방법은 정적 마그네트론을 포함하는 하나의 체임버시스템에 질소를 첨가하면서 티타늄 타겟으로부터 캐소우드 스퍼터링하는 것을 포함한다.
알루미늄에 대한 실리콘의 고용도 때문에, LSI 반도체회로를 제조할 때 도우핑된 실리콘영역(기판에서 확산구역) 또는 다결정실리콘에의 알루미늄 콘택트에서 “스파이킹(spiking)”이라고 알려진 현상이 발생한다. 알루미늄 “니이들”은 규소에 침투하여 특히 점점 더 작은 구조와 더 얇은 확산영역을 갖는 잠정적으로 단락회로를 만든다.
그 문제점은 실리콘을 사용 알루미늄에 약간 첨가함으로써 일부 제거될 수 있다. 그러나, 이 실리콘은 알루미늄/실리콘 접촉표면에서 석출될 수 있고, 이것이 전달저항에 대하여 어려움을 초래할 수 있다.
실질적인 운동을 지연시키기 위한 또 하나의 가능성, 즉 도핑된 실리콘 기판 또는 폴리실리콘과 알루미늄 배선금속 사이의 확산은 확산 배리어 층을 만들어 낼 것이다. 주기율표의 족 IVB, VB 및 VIB의 금속의 질화물, 탄화물 및 붕화물은 이러한 배리어 재료로서 여겨져 왔다.
확산 배리어으로서 질화티타늄의 이용은 “Thin Solid films” 볼륨 136(1986) 페이지 195-214에 기재된 Kanamori의 논문에서 심도있게 조사되었다. 배리어 성질은 제조방법, 사용된 장치, 및 유지된 공정 파라메터에 크게 의존하는 것으로 나타났다. 질소함유 스퍼터링 분위기에서 반응성 스퍼터링이 자주 사용되는 방법이다. 제조된 질화티타늄층의 일부 물성은 스퍼터링력을 일정하게 유지하고 전체적인 스퍼터링 압력을 일정하게 유지한 상태에서 스퍼터링 가스내의 질소 농도를 증가시킴에 따라 크게 변경된다. 층들의 형태가 변경됨에 따라서, 색채는 은색에서, 은색을 띤 금색, 금색을 띤 갈색, 갈색을 띤 자주색 금속, 갈색 금속색으로 바뀐다. 어떤 질소 농도에 스퍼터링 분위기에서 도달한 후, 스퍼터링 속도는 갑자기 약 1/3로 감소하지만, 제조된 질화티타늄층의 전도율은 약 3배 증가한다. 이것이 발생하는 점은 전체 스퍼터링 압력 및 스퍼터링력에 의존하며, 또한 층에서 티타늄에 대한 질소의 비가 1:1이고 금색이 존재하는 특징을 나타낸다. 게다가, “고울던 화학양론적 관계(golden stoichiometry)”의 구역은 질화티타늄을 통한 확산에 높은 저항을 일으켜서, 우수한 배리어 성질의 재료를 제공하는 특징을 나타낸다. 그러나, 이 층 때문에 일어나는 기계적 응력은 최대 상태에 있다. 이것은 나중에 배리어의 균열을 일으킬 미소-균열을 초래할 수 있다.
샌디에고에서 열린 1986년 VLSI 기술에 대한 심포지움의 회의책자 P55 내지 P56에 기재된 I. Iwabuchi 등에 의한 보고서에 설명된 대로 산소로 이들 균열을 충진시키는 해결책이 제안되었다. 그러나, 전체 공정은 추가의 후처리 단계에 의하여 더 복잡하게 된다. 배리어층은 보통 단지 약 100nm 두께로 되어 있지만, 구역들은 불안정한 고유저항을 가지는 것으로 보여서 공정이 전체적으로 신뢰성이 있는 것으로 여겨질 수 없다.
본 발명의 목적은 다음 조건을 만족시키는 알루미늄 배선금속과 실리콘 결정표면 또는 규화물표면 및 폴리시드표면 사이의 질화티타늄의 콘택트 및 배리어층을 제공하는데 있다:
1. 높은 전도율이 존재해야만 한다.
2. 좁은 허용값을 갖는 낮은 접촉 저항이 도우핑된 단일결정 및 다결정실리콘과 금속규화물 및 폴리실리콘의 층들을 접촉시켰을 때 미크론 이하의 범위내에 있는 관통구멍 직경에서 얻어져야만 한다.
3. 알루미늄/실리콘 합금으로 구성된 배선금속과 색션(2)에서 언급된 실리콘구역 사이의 경계표면이 높은 전류밀도와 고온에서 안정해야만 한다.
4. 콘택트와 배리어층이 예를 들면 일부 기계적인 응력을 일으키는 것과 같이 전체 공정에 나쁜 영향을 주지 않아야만 한다.
높은 정도의 전도율이 약 1% 실리콘을 함유하는 알루미늄 배선금속을 사용함으로써 제공된다. 낮은 접촉저항은 순수 티타늄층을 용착시키고 나서 규화티타늄 접촉층을 형성함으로써 얻어진다.
그러나, 최소 응력을 갖는 전류부하 및 고온에서의 안정은 본 발명의 방법에 의해서 얻어질 수 있으며, 본 발명의 방법에서 티타늄층과 질화티타늄층이 개개의 층에 주기적으로 용착되고, 열처리가 개개의 층들 사이에 행해지며, 질화티타늄층의 용착동안에 반응가스내의 질소 성분이 질화티타늄 화합물의 화학양론적 관계에 요구되는 것보다 더 높게 조절된다.
본 발명에 의하여, 개개의 층들 사이의 층 두께는 3 내지 5nm이고, 바람직하게는 4nm이며, 층용착물 사이의 열처리는 250 내지 350℃사이에서 행해지고, 바람직하게는 약 300℃에서 행해진다.
본 발명의 바람직한 형태에서, DC-체임버가 하나인 스퍼터링장치는 층들을 제조하기 위하여 사용되며, 이 장치에서 피복될 기판은 수평회전 팰리트상에 배열되고, 팰리스는 피복하는 동안에 회전되며, 회전속도는 1회전이 1회 용착에 해당하도록 조절된다.
다수의 개개의 층들로부터 질화티타늄을 쌓아 올리고 팰리트의 회전 때문에 스퍼터링과 가열을 번갈아 함으로써, 기판들이 타겟과 가열원 아래에서 완전하게 이동되어, 거의 응력이 없는 층을 만든다. 10nm의 직경을 갖는 실리콘결정 웨이퍼 휨은 1μm 이하이거나, 1μm 정도인 것으로 밝혀졌다. 이와 같이 처리된 웨이퍼는 1200시간 이상 1.1미크론 콘택트의 전류/응력부하와 30분 동안의 500℃ 온도에도 불구하고 우수한 열적 안정성을 가진다. 웨이퍼는 또한 낮은 접촉저항과 다이오드 누설전류를 갖는다. 공정변수는, 약 3kw의 스퍼터링력을 사용하여 합격 시스템 효율에서 높은 공정 신뢰도가 얻어지도록 선택된다.
제1도에서, 실리콘기판(1)은 n+또는 p+도우핑된 샐로우(shallow) 구역(2)으로 구성되며, 절연층(3)은 예를 들면 관통구멍을 포함하는 SiO2로 구성된다. 관통구멍은 0.9μm의 직경과 1μm의 깊이를 갖는다. 피복직전에 약 120초간 불화수소산으로 간단히 부식시킴으로써 기판 웨이퍼(1)에는 표면산화물이 없어야 한다. 적어도 4개, 바람직하게는 5개의 피복을 함유하는 약 20nm의 층 두께에 티타늄층(4)은 아르곤플라즈마 피복공정에서 표면을 가로질러 기판에 적용된다. 100nm의 층 두께를 갖으며, 예를 들어 적어도 20, 바람직하게는 25피복층으로 구성된 질화티타늄층(5)은 질소의 첨가에 의한 진공의 방해가 없이 티타늄층(4) 상에 용착된다.
스퍼터링 장치에서 초기 압력은 스퍼터링 전에 적어도 7×10-5pa에 해당한다. 용착공정에서, 팰리트를 갖는 스퍼터링 체임버는 제3도에 보여진 대로 적외선복사체와 함께 약 300℃의 온도로 된다. 티타늄을 용착시키기 위하여, 45 내지 50sccm의 알곤가스가 사용된다. 질화티타늄층(5)을 용착할 때, 가스흐름은 예를 들어 470sccm인 앞의 값에서 20 내지 25sccm으로 바람직하게는 21sccm 알곤으로 조절되며, 30에서 35, 바람직하게는 32sccm 질소로 조절된다. 제3도에 보여진 티타늄 타겟의 파우어는 3kw에 해당한다. 반응공간에서 스퍼터링 압력은 약 0.7pa이다.
그리고 예를 들면 알루미늄/실리콘 또는 알루미늄/실리콘/구리합금으로 구성된 금속배선레벨(6)은 공지의 방법으로 이중층(4,5)상에 적용되며, 이중층(4,5)은 약 120nm의 전체 두께를 갖으며, 제2도에 제시된 대로 개별적으로 용착된 티타늄/질화티타늄층으로 구성된다.
제2도의 도면은, 각각 약 4nm 두께인 개개의 스퍼터피복의 용착을 나타내기 위하여 일점쇄선으로 표시된 제1도의 구역에서 발췌한 것이다. 개개의 티타늄피복은 소문자로 표시되고, 질화티타늄 피복은 대문자로 표시된다. 질화티타늄 용착의 물질은 갈색-자주색-금속표면의 출현에 의거하여 스퍼터링 공정 후에 눈으로 검사될 수 있다. 또한 표면의 특성은, 판의 비저항(약 16Ω/square)을 측정하고, SEM 표시장치를 사용하여 질화티타늄층(5)의 층 두께와 층 구조를 측정함으로써 감지될 수 있다. 층의 구조는 원주모양이어야만 한다.
제3도에 보여진 대로, 회전팰리트(7)는 참고번호(11) 내지 (18)에 표시된 대로 8웨이퍼 위치들을 거쳐서 화살표 (A)의 방향으로 회전한다. 실리콘결정 웨이퍼는 매 작업시에 이들 위치 중 각각의 위치상에 놓여진다. 티타늄 타겟으로 이루어지는 타겟호울더는 인용번호 (9)로 표시되며, 히이터로서 사용되는 적외선복사체는 인용번호 (10)로 표시된다.
이 도면에서 알 수 있듯이, 기판(11,15)과 같은 8기판 중 적어도 하나는 타겟(9) 및 가열복사체(10) 아래에 놓여 있다.
스퍼터링 공정은 120nm의 전체 층 두께에서 순수한 티타늄 피복에 대하여 팰리스(7)의 5회전이 행해지고, 질화티타늄 피복에 대하여 팰리스의 25회전이 행해지도록 조절된다. 8웨이퍼들에 대한 스퍼터링 유지시간은 티타늄 피복에 대하여 30초에 해당하고, 질화티타늄 피복에 대해서는 500초에 해당한다.
본 발명의 범위에서 벗어나지 않고 다양한 개량이 설명된 구현체에 대하여 이루어질 수 있다는 것은 분명하다.

Claims (9)

  1. 용착의 각각의 사이클 동안에 몇몇의 개개의 층으로 티타늄 타겟으로부터의 캐소우드 스퍼터링에 의해 하나의 체임버로 된 장치에서 티타늄층을 기판상에 용착시키고, 용착의 각각의 사이클 동안에 몇몇의 개개의 층으로 질소가스 존재하에서 상기의 체임버내에서 질화티타늄층을 기판상에 용착시키고, 개개의 층들을 용착시키는 사이에 기판과 용착층을 열처리하고; 질화티타늄의 용착 동안에 화학양론적 질화티타늄을 형성하는데 필요한 값을 초과하는 값에 질소 함량을 상기 장치에 유지시키는 단계로 이루어지는, 티타늄 및 질화티타늄의 연속적인 층들을 기판상에 만드는 방법.
  2. 제1항에 있어서, 개개의 층의 두께가 각각 3 내지 5nm임을 특징으로 하는 방법.
  3. 제1항에 있어서, 열처리가 250° 내지 350℃의 온도에서 행해짐을 특징으로 하는 방법.
  4. 제1항에 있어서, 장치내에 있는 지지체상에 다수의 기판 조각을 위치시키고, 지지체의 1회전이 용착의 1사이클에 해당하도록 층들을 용착시키는 동안에 지지체를 회전시키는 단계를 추가로 포함함을 특징으로 하는 방법.
  5. 제4항에 있어서, 스퍼터링력이 약 3kw로 조절됨을 특징으로 하는 방법.
  6. 제1항에 있어서, 적어도 4티타늄층들과 적어도 20질화티타늄층들을 용착시키기 위하여 용착이 계속됨을 특징으로 하는 방법.
  7. 제1항에 있어서, 아르곤이 운반가스로서 장치에 도입되고 장치의 초기 압력이 적어도 7×10-5pa임을 특징으로 하는 방법.
  8. 제1항에 있어서, 아르곤이 티타늄 용착 동안에 45 내지 50sccm의 비율로 장치에 도입되고, 아르곤과 질소가 질화티타늄 용착 동안에 각각 20 내지 25sccm과 30 내지 35sccm의 비율로 장치에 도입되며, 이 장치내의 스퍼터링 압력이 약 0.7pa임을 특징으로 하는 방법.
  9. 제1항에 있어서, 용착을 시작하기에 전에 기판이 플루오르화 수소함유 공정에서 세척됨을 특징으로 하는 방법.
KR1019880001268A 1987-02-10 1988-02-10 티타늄/질화티타늄 이중층을 제조하는 방법 KR910009608B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3704055 1987-02-10
DEP3704055.3 1987-02-10

Publications (2)

Publication Number Publication Date
KR880010479A KR880010479A (ko) 1988-10-10
KR910009608B1 true KR910009608B1 (ko) 1991-11-23

Family

ID=6320652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880001268A KR910009608B1 (ko) 1987-02-10 1988-02-10 티타늄/질화티타늄 이중층을 제조하는 방법

Country Status (7)

Country Link
US (1) US4783248A (ko)
EP (1) EP0280089B1 (ko)
JP (1) JPH0750699B2 (ko)
KR (1) KR910009608B1 (ko)
AT (1) ATE62355T1 (ko)
DE (1) DE3862213D1 (ko)
HK (1) HK76392A (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666287B2 (ja) * 1988-07-25 1994-08-24 富士通株式会社 半導体装置の製造方法
US5023994A (en) * 1988-09-29 1991-06-18 Microwave Power, Inc. Method of manufacturing a microwave intergrated circuit substrate including metal lined via holes
GB8827541D0 (en) * 1988-11-25 1988-12-29 Atomic Energy Authority Uk Multilayer coatings
US5102827A (en) * 1989-05-31 1992-04-07 At&T Bell Laboratories Contact metallization of semiconductor integrated-circuit devices
US5236868A (en) * 1990-04-20 1993-08-17 Applied Materials, Inc. Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system
EP0478233B1 (en) * 1990-09-27 1996-01-03 AT&T Corp. Process for fabricating integrated circuits
CA2061119C (en) * 1991-04-19 1998-02-03 Pei-Ing P. Lee Method of depositing conductors in high aspect ratio apertures
JP2725944B2 (ja) * 1991-04-19 1998-03-11 インターナショナル・ビジネス・マシーンズ・コーポレイション 金属層堆積方法
US5232522A (en) * 1991-10-17 1993-08-03 The Dow Chemical Company Rapid omnidirectional compaction process for producing metal nitride, carbide, or carbonitride coating on ceramic substrate
US5156725A (en) * 1991-10-17 1992-10-20 The Dow Chemical Company Method for producing metal carbide or carbonitride coating on ceramic substrate
JP2946978B2 (ja) * 1991-11-29 1999-09-13 ソニー株式会社 配線形成方法
US6051490A (en) * 1991-11-29 2000-04-18 Sony Corporation Method of forming wirings
KR0126457B1 (ko) * 1992-01-08 1997-12-26 기타오카 다카시 집적회로, 그 제조방법 및 그 박막형성장치
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JP3343620B2 (ja) * 1992-04-09 2002-11-11 アネルバ株式会社 マグネトロンスパッタリングによる薄膜形成方法および装置
US5240880A (en) * 1992-05-05 1993-08-31 Zilog, Inc. Ti/TiN/Ti contact metallization
KR950009934B1 (ko) * 1992-09-07 1995-09-01 삼성전자주식회사 반도체 장치의 배선층 형성방법
US5283453A (en) * 1992-10-02 1994-02-01 International Business Machines Corporation Trench sidewall structure
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
US5427666A (en) * 1993-09-09 1995-06-27 Applied Materials, Inc. Method for in-situ cleaning a Ti target in a Ti + TiN coating process
KR960016231B1 (en) * 1993-09-15 1996-12-07 Hyundai Electronics Ind Semiconductor metal wire forming method
JP2627861B2 (ja) * 1993-10-22 1997-07-09 アネルバ株式会社 Ｔｉ−ＴｉＮ積層膜の成膜方法および装置
EP0697723A3 (en) 1994-08-15 1997-04-16 Ibm Method of metallizing an insulating layer
US5600182A (en) * 1995-01-24 1997-02-04 Lsi Logic Corporation Barrier metal technology for tungsten plug interconnection
JPH0936228A (ja) * 1995-07-21 1997-02-07 Sony Corp 配線形成方法
US5838052A (en) * 1996-03-07 1998-11-17 Micron Technology, Inc. Reducing reflectivity on a semiconductor wafer by annealing titanium and aluminum
US5883002A (en) * 1996-08-29 1999-03-16 Winbond Electronics Corp. Method of forming contact profile by improving TEOS/BPSG selectivity for manufacturing a semiconductor device
US5926734A (en) * 1997-08-05 1999-07-20 Motorola, Inc. Semiconductor structure having a titanium barrier layer
US6048791A (en) * 1998-03-31 2000-04-11 Kabushiki Kaisha Toshiba Semiconductor device with electrode formed of conductive layer consisting of polysilicon layer and metal-silicide layer and its manufacturing method
US6410986B1 (en) * 1998-12-22 2002-06-25 Agere Systems Guardian Corp. Multi-layered titanium nitride barrier structure
US6653222B2 (en) * 1999-08-03 2003-11-25 International Business Machines Corporation Plasma enhanced liner
US6440831B1 (en) 2000-12-06 2002-08-27 Koninklijke Philips Electronics N.V. Ionized metal plasma deposition process having enhanced via sidewall coverage
US9708707B2 (en) * 2001-09-10 2017-07-18 Asm International N.V. Nanolayer deposition using bias power treatment
US7713592B2 (en) * 2003-02-04 2010-05-11 Tegal Corporation Nanolayer deposition process
US9121098B2 (en) 2003-02-04 2015-09-01 Asm International N.V. NanoLayer Deposition process for composite films
KR100512180B1 (ko) * 2003-07-10 2005-09-02 삼성전자주식회사 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의형성방법
EP3762520A4 (en) * 2018-03-09 2021-12-01 The Government of the United States of America, as represented by the Secretary of the Navy THIN FILMS ST &X152; CHIOM &XC9; TRIQUES IN TITANIUM NITRIDE PULV &XC9; RIS &XC9; S &XC0; HIGH TEMP &XC9; RATURE
CN112144014A (zh) * 2019-06-28 2020-12-29 陕西航天时代导航设备有限公司 一种基于GT35球碗零件内表面制备TiN厚膜的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2483848A1 (fr) * 1980-06-06 1981-12-11 Stephanois Rech Mec Procede pour la fabrication d'une couche composite resistant a la fois au grippage, a l'abrasion, a la corrosion et a la fatigue par contraintes alternees, et couche composite ainsi obtenue
GB2130795B (en) * 1982-11-17 1986-07-16 Standard Telephones Cables Ltd Electrical contacts
US4591418A (en) * 1984-10-26 1986-05-27 The Parker Pen Company Microlaminated coating
DE3503105A1 (de) * 1985-01-30 1986-07-31 Leybold-Heraeus GmbH, 5000 Köln Verfahren zum beschichten von maschinenteilen und werkzeugen mit hartstoffmaterial und durch das verfahren hergestellte maschinenteile und werkzeuge
US4702967A (en) * 1986-06-16 1987-10-27 Harris Corporation Multiple-layer, multiple-phase titanium/nitrogen adhesion/diffusion barrier layer structure for gold-base microcircuit interconnection

Also Published As

Publication number Publication date
DE3862213D1 (de) 1991-05-08
HK76392A (en) 1992-10-09
EP0280089B1 (de) 1991-04-03
EP0280089A1 (de) 1988-08-31
KR880010479A (ko) 1988-10-10
JPH0750699B2 (ja) 1995-05-31
JPS63202911A (ja) 1988-08-22
US4783248A (en) 1988-11-08
ATE62355T1 (de) 1991-04-15

Similar Documents

Publication Publication Date Title
KR910009608B1 (ko) 티타늄/질화티타늄 이중층을 제조하는 방법
EP0832311B1 (en) Process for plasma enhanced anneal of titanium nitride
US5231306A (en) Titanium/aluminum/nitrogen material for semiconductor devices
KR100236668B1 (ko) 저항 및 결함밀도가 낮은 텅스텐 접점을 실리콘 반도체 웨이퍼에 형성하기위한 방법
KR0174543B1 (ko) 반도체 웨이퍼 상에 텅스텐 층을 증착시키는 방법
JP2597072B2 (ja) 複合被膜を沈積する方法
US4851295A (en) Low resistivity tungsten silicon composite film
JPS634703B2 (ko)
KR920009916B1 (ko) 직접 회로 소자용 확산 장벽층 및 그 형성 방법
KR0179797B1 (ko) 바이어스 전압이 인가된 Cu 박막 형성방법
KR100200911B1 (ko) 초고밀도 집적회로를 위한 도전층 및 구조를 만드는 방법 및 그 방법을 실행하기 위한 장치
EP0162950B1 (en) Method for diffusing a conductivity determining impurity in a semiconductor substrate and making electrical contact thereto
JPS6079721A (ja) 半導体構造体の形成方法
Sharp et al. Borophosphosilicate glass for VLSI device fabrication
KR950000108B1 (ko) 다층 금속 배선방법
KR19990059074A (ko) 반도체 소자의 금속 배선 형성 방법
Kaufmann et al. Electrical characterization of reactively sputtered TiN diffusion barrier layers for copper metallization
KR950006345B1 (ko) 텅스텐질화박막을 베리어메탈로 이용한 실리콘 반도체소자의 알루미늄금속배선 형성방법
JPH06120355A (ja) 半導体装置の製造方法
Singh Metallurgical Properties of Thin Conducting Films
Bouteville et al. Selective RTLPCVD of tungsten by silane reduction on patterned PPQ/Si wafers
KR100515076B1 (ko) 반도체 소자의 확산방지막 형성 방법
JPH1187508A (ja) 半導体素子の金属配線形成方法
Fröschle et al. Rapid thermal chemical vapor deposition of titanium nitride for barrier application
Tsunemitsu et al. A planar multi-layer interconnection

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061031

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee