JPS63136243A - 情報処理装置の内蔵ram診断方式 - Google Patents

情報処理装置の内蔵ram診断方式

Info

Publication number
JPS63136243A
JPS63136243A JP61283362A JP28336286A JPS63136243A JP S63136243 A JPS63136243 A JP S63136243A JP 61283362 A JP61283362 A JP 61283362A JP 28336286 A JP28336286 A JP 28336286A JP S63136243 A JPS63136243 A JP S63136243A
Authority
JP
Japan
Prior art keywords
memory
built
ram
circuit
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61283362A
Other languages
English (en)
Inventor
Yukio Ito
伊藤 行雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61283362A priority Critical patent/JPS63136243A/ja
Publication of JPS63136243A publication Critical patent/JPS63136243A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は情報処理装置内に内蔵され九ランダムアクセス
メモリ(以下R,AMという)の診断方式に関し、特に
定期的な試験診断を高速、かつダイナミックに行うこと
ができる内蔵RAM診断方式に関する。
(従来の技術) 一般に大型の情報処理装置においては、アドレス変換バ
ッファやキャッシュメモリのようなRAMで構成したメ
モリを内蔵している。
ところが、R,AMの素子は一般の論理ゲート素子に比
べ集積度が高い九め、故障率がどうしても高くなる。そ
こでRAMの試験診断には、従来から特別に配慮されて
いる。例えばgc置の初期立上げ時の診断や、故障時の
サービスグロセツサによる診断等が行われている。
(発明が解決しようとする問題点) 上述した従来の情報処理装置の内蔵RAM診断方式は、
装置の初期立上げ時や、故障時などに行うものであるの
で、限定された環境でのみ診断が行われる。そのため試
験診断のためのデータパターンや診断実行時間が充分で
なく、特に間欠的に発生する障害に対して充分なデータ
の収集ができないという問題点がある。
本発明の目的は、とのよ5な問題点全解決し、装置内に
内蔵するRAMの試験診断を、定期的に高速かつダイナ
ミックに行うことができるような情報処理装置の内蔵R
AM診断方式を提供することにある。
(問題点を解決する九めの手段〕 前記の目的を達成するため、本発明による情報処理装置
の内@RAM診断方式は、主記憶装置5とは別にRAM
を内蔵する情報処理装置において、たとえば命令語用キ
ャッシュメモ1.11などに内蔵さnる几AMへ書込ま
れるべき書込みデータを、主記憶装置から取出す手段(
2゜3.4が関係する手段)と、書込みデータを命令語
用キャッシュメモリ1などに内蔵されるRAMへ書込む
手段(1,2,3,6,7が関係する手段)と、命令語
用キャッシュメモリ1などに内蔵されるRAMK賽込ま
れた内容t−読出す手段(1,2,3,6,7が関係す
る手段)と、命令語用キャッシュメモリ1などに内蔵さ
れるRAMから読出した内容を主記憶装置へ格納する手
段(4,5が関係する手段)と、前記RAMの試験診断
を行うtめの一連の動作を、一つの命令内に閉じた動作
として実行させるため前記のすべての手段を制御する手
段(2,4゜5が関係する手段〕ヲ有する方式とする。
(実 施 例〕 次に本発明について図面全参照して説明する。
第1図は本発明による実施例として、RAM素子で構成
されt命令語キャッシュメモリヲ有する情報処理装置に
おける診断方式の例をと夛上ばて示したブロック図であ
る。
第1図に示すように本実施例の回路系統は、1(、AM
素子で構成された命令語用キャッシュメモリ11プログ
ラムの命令の実行を制御する命令実行制御回路2%演算
を行う演算回路3、主記憶装置へのアクセスを制御する
主記憶アクセス制御回路4、主記憶装置5、信号線lO
ま次は12t−選択し命令語用キャッシュメモリ1ヘア
ドレスを供給する選択回w!!6、信号線11または1
3を選択し命令語用キャッシュメモリ1へ書込みデータ
を供給する選択回路7によって構成されている。
このような回路系統において通常の動作時は、選択回路
6お工び7はいづれも信号線lOおよび11を選択し、
命令語用キャッシュメモリ1へは命令実行制御回路2の
管理のもとに順を追って実行すべき命令語のg出しまた
は主記憶装置5からのブロックロードが行なわれている
ここでもしプログラムが定期的に発行する命令語用キャ
ッシュメモリlに対する試験診断命令の実行開始を、命
令実行制御回路2が認識すると、主記憶アクセス制御回
路4が起動され、命令語用キャッシュメモリlへの書込
みデータが主記憶装置5から取出され、演算回路3へ供
給される。またこのとき同時に、選択回路は信号線10
から12側に、選択回路は信号線11から13側にそれ
ぞれ切換えられる。一方、演算回路3は主記憶アクセス
制御回W114から供給された書込みデータを信号線1
3へ出力するとともに、命令語用キャッシュメモリlの
先頭アドレスの“0′番地を信号線12へ出力する。
選択回路6は信号線12を、選択回路7は信号線13を
選択しているので、命令語用キャッシュメモリlのアド
レスとしては″O″査地が供給され、書込みデータとし
ては信号線13上の内容が供給され、命令部用キャッシ
ュメモリlの″0′ワード目に書込みデータが書込まれ
る。
つぎに演算回路3は信号線12へそれまで出力していた
番地の内容に1を加え、信号線13へ出力している内容
はそのまま保持する。これらの出力を受けて今度は命令
胎用キャッシュメモリlの”l″ワード目信号線13上
の内容が書込まれる。同様にして命令語用キャッシュメ
モリ1の全ワードが書込まれるまで、この動作が繰返さ
れる。
以上の動作が終了すると、命令語用キャッシュメモリの
読出しの動作に移る。
まず、演算回路3から信号線12に″On番地が供給さ
れ、選択回路6は信号線12側を選択しているので、命
令語用キャッシュメモリlの出力には″O″番地に書込
まれている内容が続出され、信号線14を介して演算回
路3へ送られる。演算回路3は入力された命令語用キャ
ッシュメモリlから続出したデータを、主記憶アクセス
制御回路4を介して主記憶装置5へ格納し几後、信号線
12にそれまで出力していた内容にlt−加えたアドレ
スを供給し、つぎのワードへ進む。以後、命令語用キャ
ッシュメモリ1の全ワードが主記憶装置5に格納される
までこの動作t−繰返し、この命令の処理が終了する。
主記憶に格納され九命令語用キャッシュメモリのデータ
は、通常−故知られる比奴命令などを使ってプログラム
によってチェックし、故障の有無や故障箇所の判定に利
用される。
(発明の効果〕 以上説明したように本発明は、診断用データ準備手段と
、書込みデータの内蔵ILAMへの膏込み、読出しの手
段と、内蔵RA Mから読出したデータと期待値データ
と比奴する手段と、これらの手段を使ってRAM診断の
念めの一連の動作を一つの命令内に閉じた動作として実
行させろ命令実行制御手段を設けることによって、装置
に内蔵する几AMの試験診断を高速、かつダイナミック
に行うことができろという効果がある。したがってプロ
グラムが定期的に内蔵■tAMの診断命令を発行するよ
うにしておけば、RAMの故障を早期に発見することが
できるし、ま友几AMの間欠故障に対しても充分なデー
タを収集することができる。
【図面の簡単な説明】
第1図は本発明によろ一実施例を示すブロック図である
。 1・・・命令語用キャッシュメモリ 2・・・命令実行制御回路 3・・・演算回路 4・・・主記憶アクセス制御回路 5・・・主記憶装置 6.7・・・選択回路 10.11,12.13.14・・・信号線特許出願人
  日本電気株式会社 代理人 弁理士 井 ノ ロ   4 片  1  図

Claims (1)

    【特許請求の範囲】
  1. 主記憶装置とは別にランダムアクセスメモリを内蔵する
    情報処理装置において、前記内蔵ランダムアクセスメモ
    リへ書込まれるべき書込みデータを主記憶装置から取出
    す手段と、前記書込みデータを前記内蔵ランダムアクセ
    スメモリへ書込む手段と、前記内蔵ランダムアクセスメ
    モリに書込まれた内容を読出す手段と、前記内蔵ランダ
    ムアクセスメモリから読出した内容を主記憶装置へ格納
    する手段と、前記内蔵ランダムアクセスメモリの試験診
    断を行う一連の動作を、一つの命令内に閉じた動作とし
    て実行させるため、前記書込みデータを主記憶装置から
    取出す手段、前記書込みデータを前記内蔵ランダムアク
    セスメモリへ書込む手段と、前記内蔵ランダムアクセス
    メモリに書込まれた内容を読出す手段と、前記内蔵ラン
    ダムアクセスメモリから読出した内容を主記憶装置へ格
    納する手段を制御する手段を有することを特徴とする情
    報処理装置の内蔵RAM診断方式。
JP61283362A 1986-11-28 1986-11-28 情報処理装置の内蔵ram診断方式 Pending JPS63136243A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61283362A JPS63136243A (ja) 1986-11-28 1986-11-28 情報処理装置の内蔵ram診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61283362A JPS63136243A (ja) 1986-11-28 1986-11-28 情報処理装置の内蔵ram診断方式

Publications (1)

Publication Number Publication Date
JPS63136243A true JPS63136243A (ja) 1988-06-08

Family

ID=17664505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61283362A Pending JPS63136243A (ja) 1986-11-28 1986-11-28 情報処理装置の内蔵ram診断方式

Country Status (1)

Country Link
JP (1) JPS63136243A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5364430A (en) * 1976-11-19 1978-06-08 Nec Corp Cash memory diagnosis system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5364430A (en) * 1976-11-19 1978-06-08 Nec Corp Cash memory diagnosis system

Similar Documents

Publication Publication Date Title
JPH0690682B2 (ja) マルチプロセツサシステムの障害処理方式
JPH03226852A (ja) データ処理装置
JPS63136243A (ja) 情報処理装置の内蔵ram診断方式
JP2505571B2 (ja) 記憶装置の診断方法
JPS63136242A (ja) 情報処理装置の内蔵ram診断方式
JP2943237B2 (ja) 半導体集積回路装置の検出装置
JPH02281341A (ja) デバッグ時のライトデータ確認方法
JPH01303549A (ja) 記憶装置
JPH04335454A (ja) 主記憶装置の初期診断方式
JPH0324640A (ja) 情報処理装置のデバッグ方式
JPH07110790A (ja) メモリ診断装置
JPS60549A (ja) メモリ試験方式
JPS63155347A (ja) メモリ診断補助回路
JPH02231632A (ja) データ処理装置の制御記憶ロード方法
JPH03142536A (ja) 記憶装置の診断方式
JPH04181321A (ja) マイクロプログラムロード方式
JPS603032A (ja) 情報処理装置
JPS63177236A (ja) デユアルメモリアクセス回路
JPH0535548A (ja) アドレストレーサ
JPH05281290A (ja) 記憶回路を共用するicテスタのデータ転送回路
JPH05108550A (ja) 中央処理装置
JPH05120151A (ja) メモリ診断回路
JPH0355645A (ja) コントロールストレージの検査方式
JPH04130943A (ja) メモリ診断方式
JPH03182949A (ja) 計算機システムにおける主記憶装置の診断方式