JPS63136242A - 情報処理装置の内蔵ram診断方式 - Google Patents
情報処理装置の内蔵ram診断方式Info
- Publication number
- JPS63136242A JPS63136242A JP61283361A JP28336186A JPS63136242A JP S63136242 A JPS63136242 A JP S63136242A JP 61283361 A JP61283361 A JP 61283361A JP 28336186 A JP28336186 A JP 28336186A JP S63136242 A JPS63136242 A JP S63136242A
- Authority
- JP
- Japan
- Prior art keywords
- data
- built
- circuit
- memory
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 claims abstract description 17
- 238000012360 testing method Methods 0.000 claims abstract description 8
- 230000010365 information processing Effects 0.000 claims description 9
- 238000002405 diagnostic procedure Methods 0.000 claims description 4
- 239000000284 extract Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は情報処理装置内に内蔵さnたランダムアクセス
メモリ(以下RAMという)の診断方式に関し、特に定
期的な試験診断を高速、かつダイナミックに行うことが
できる内!j1.g、AM診断方式に関する。
メモリ(以下RAMという)の診断方式に関し、特に定
期的な試験診断を高速、かつダイナミックに行うことが
できる内!j1.g、AM診断方式に関する。
(従来の技術)
一般に大型の情報処理装置においては、アドレス変換バ
ッファやキャッシュメモリのようなRAMで構成し九メ
モリを内蔵している。
ッファやキャッシュメモリのようなRAMで構成し九メ
モリを内蔵している。
ところが、RAMの素手は一般の論理ゲート素子に比べ
集積度が高い友め、故障率がどうしても高くなる。そこ
でRAMの試験診断には、従米から特別に配慮されてい
る。例えば装置の初期立上げ時の診断や、故障時のサー
ビスプロセッサによる診断等が行われている。
集積度が高い友め、故障率がどうしても高くなる。そこ
でRAMの試験診断には、従米から特別に配慮されてい
る。例えば装置の初期立上げ時の診断や、故障時のサー
ビスプロセッサによる診断等が行われている。
(発明が解決しようとする問題点)
上述した従来の情報処理装置の内蔵RAM診断方式は、
装置の初期立上げ時や、故障時などに行うものであるの
で、限定された環境でのみ診断が行われる。そのため試
験診断のためのデータパターンや診断実行時間が充分で
なく、特に間欠的に発生する障害に対して充分なデータ
の収集ができないという問題点がある。
装置の初期立上げ時や、故障時などに行うものであるの
で、限定された環境でのみ診断が行われる。そのため試
験診断のためのデータパターンや診断実行時間が充分で
なく、特に間欠的に発生する障害に対して充分なデータ
の収集ができないという問題点がある。
本発明の目的は、このような問題点を解決し。
装置内に内蔵するRAMの試験診Wrを、定期的に高速
かつダイナミックに行うことができるような情報処理装
置の内蔵RAM診断方式を提供することにある。
かつダイナミックに行うことができるような情報処理装
置の内蔵RAM診断方式を提供することにある。
(問題点t−解決する九めの手段)
前記の目的を達成する友め、本発明による情報処理装置
の内蔵RAM診断方式は、主記憶装置5とは別にRAM
を内蔵する情報処理装置において、たとえば命令語用キ
ャッシュメモリ1などに内蔵される几AMへ書込まれる
べき書込みデータと、診断のために照合されるべき期待
値データのうち、いずれか片刃、あるいは両方のデータ
を主記憶装置から取出す診断用データ準備手段(2,3
,4が関係する手段)と、書込みデータを命令語用キャ
ッシュメモ!jlZどに内蔵される几AMへ書込む沓込
み手段(1゜2.3,6.7が関係する手段)と、命令
語用キャッシュメそり1などに内蔵されるRAMに書込
まれ次内容を絖出す絖出し手段(1,2゜3.6.7が
関係する手段)と、命令語用キャッシュメモリ1などに
内蔵されるRAMから祝用した内存を前記期待値と比奴
する比奴手段(3が関係する手段)と、前1己比較手段
にg比較した結果を主記憶装置5へ格納するか、または
コンディションコードによってプログラムに通知する比
較結果通知手段(4,5が関係する手段)と%前記診断
用データ準備手段、前記書込み手段、前記挽出し手峡、
@記比戟手段、前記比較結果通知手段により内#RAM
の試験診断を行う九めの一連の動作を一つの命令内に閉
じた動作として実行される命令実行制御手段(2,4,
5が関係する手段)を有する方式とする。
の内蔵RAM診断方式は、主記憶装置5とは別にRAM
を内蔵する情報処理装置において、たとえば命令語用キ
ャッシュメモリ1などに内蔵される几AMへ書込まれる
べき書込みデータと、診断のために照合されるべき期待
値データのうち、いずれか片刃、あるいは両方のデータ
を主記憶装置から取出す診断用データ準備手段(2,3
,4が関係する手段)と、書込みデータを命令語用キャ
ッシュメモ!jlZどに内蔵される几AMへ書込む沓込
み手段(1゜2.3,6.7が関係する手段)と、命令
語用キャッシュメそり1などに内蔵されるRAMに書込
まれ次内容を絖出す絖出し手段(1,2゜3.6.7が
関係する手段)と、命令語用キャッシュメモリ1などに
内蔵されるRAMから祝用した内存を前記期待値と比奴
する比奴手段(3が関係する手段)と、前1己比較手段
にg比較した結果を主記憶装置5へ格納するか、または
コンディションコードによってプログラムに通知する比
較結果通知手段(4,5が関係する手段)と%前記診断
用データ準備手段、前記書込み手段、前記挽出し手峡、
@記比戟手段、前記比較結果通知手段により内#RAM
の試験診断を行う九めの一連の動作を一つの命令内に閉
じた動作として実行される命令実行制御手段(2,4,
5が関係する手段)を有する方式とする。
(実施例)
次に本発明について図面を参照して説明する。
第1図は本発明による実施例として、RA M素子で構
成された命令語キャッシュメモリヲ育する情報処理装置
における診断方式の例をとり上げて示したブロック図で
ある。
成された命令語キャッシュメモリヲ育する情報処理装置
における診断方式の例をとり上げて示したブロック図で
ある。
第1図に示すよりに本実施例の回路系統は、f(、AM
素子で構成された命令語用キャッシュメモリ11プログ
ラムの命令の実行を制御する命令実行制御回路2、演算
を行う演算回路3、主記憶装置へのアクセスを制御する
主記憶アクセス制@回路4、主記憔装[5,信号線1(
)または12を選択し命令語用キャッシュメモ’Jlヘ
アドレス全供給する選択回路6、信号線11ま7’(は
13を選択し命令語用キャッシュメモリ1へ彊込みデー
タ全供給する選択回路7によって構成されている。
素子で構成された命令語用キャッシュメモリ11プログ
ラムの命令の実行を制御する命令実行制御回路2、演算
を行う演算回路3、主記憶装置へのアクセスを制御する
主記憶アクセス制@回路4、主記憔装[5,信号線1(
)または12を選択し命令語用キャッシュメモ’Jlヘ
アドレス全供給する選択回路6、信号線11ま7’(は
13を選択し命令語用キャッシュメモリ1へ彊込みデー
タ全供給する選択回路7によって構成されている。
このような回路系統において通常の動作時は、選択回路
6および7はいづれも信号線1 ++およびll′fc
A択し、命+2.EfH用キャッシュメモリ1へは命令
実行tlJll @回路2の処理のもとに順を追って実
行すべき命令語の読出しまたは主記憶装置5からのブロ
ックロードが行なわれている。
6および7はいづれも信号線1 ++およびll′fc
A択し、命+2.EfH用キャッシュメモリ1へは命令
実行tlJll @回路2の処理のもとに順を追って実
行すべき命令語の読出しまたは主記憶装置5からのブロ
ックロードが行なわれている。
ここでもしプログラムが定期的にQ行する命合、借用キ
ャッシュメモリ1に対する試験診断命令の実行開始を、
命令実行制御回路2が認識すると、主記憶アクセス制御
回路4が起動され、岐令胎用キャッシュメモリ1への書
込みデータと、そのデータが吉己憶てれ誤りなく読出さ
れたときに期待される期待データが工部は装置5から取
出され、演算回路3へ供給される。
ャッシュメモリ1に対する試験診断命令の実行開始を、
命令実行制御回路2が認識すると、主記憶アクセス制御
回路4が起動され、岐令胎用キャッシュメモリ1への書
込みデータと、そのデータが吉己憶てれ誤りなく読出さ
れたときに期待される期待データが工部は装置5から取
出され、演算回路3へ供給される。
なおこの薔込みデータと期待櫨デー、111は必ず一致
するとは限らないが、もし一致する場合はいずれか一万
のみでよい。またこのとき同時に、選択回′N1は信号
@10から12側に、選訳回路は信号線11から13側
にそれぞれ切換えられる。一方、演算回路3は主記憶ア
クセス制御回路4から供給され之期待値データは内部に
保持し、書込みデータ全信号線13へ出力するとともに
、命令語用キャッシュメモリlの先頭アドレスの0”番
地を信号線12へ出力する。選択回路6は信号線12を
1選択回路7I/′i信号線13を選択しているので、
命令語用キャッシュメモリ1のアドレスとしては0”番
地が供給され、書込^データとしては信号線13上の内
容が供給され、命令tB用キャッシュメモリ1の110
″ワード目に書込みデータが畜込まれる。
するとは限らないが、もし一致する場合はいずれか一万
のみでよい。またこのとき同時に、選択回′N1は信号
@10から12側に、選訳回路は信号線11から13側
にそれぞれ切換えられる。一方、演算回路3は主記憶ア
クセス制御回路4から供給され之期待値データは内部に
保持し、書込みデータ全信号線13へ出力するとともに
、命令語用キャッシュメモリlの先頭アドレスの0”番
地を信号線12へ出力する。選択回路6は信号線12を
1選択回路7I/′i信号線13を選択しているので、
命令語用キャッシュメモリ1のアドレスとしては0”番
地が供給され、書込^データとしては信号線13上の内
容が供給され、命令tB用キャッシュメモリ1の110
″ワード目に書込みデータが畜込まれる。
つぎに演算回路3は信号線12へそれまで出力していた
番地の内容に1f!:加え、信号線13へ出力している
内容はそのまま保持する。これらの出力を受けて今度に
命令語用キャッシュメモリlの″1″ワード目に信号線
13上の内容が書込まれる。閤様にして命令語用キャッ
シュメモリ1の全ワードが書込まれるまで、この動作が
繰返される。
番地の内容に1f!:加え、信号線13へ出力している
内容はそのまま保持する。これらの出力を受けて今度に
命令語用キャッシュメモリlの″1″ワード目に信号線
13上の内容が書込まれる。閤様にして命令語用キャッ
シュメモリ1の全ワードが書込まれるまで、この動作が
繰返される。
以上の動作が終了すると、命令語用キャッシュメモリの
読出しおよび比較の動作に移る。
読出しおよび比較の動作に移る。
まず、演算回路3から信号線12に0”番地が供給され
、選択回路6は信号線12側’を選択しているので、命
令語用キャッシュメモリ】の出力には0”番地に書込ま
れている内容が読出され、信号線14を介して演算回路
3へ送られる。演算回路3は入力された命令語用キャッ
シュメモリlから読出したデータと、内部に保持してい
た期待値データと金比叙し、一致していれば正常と見な
し、信号線12にそれまで出力していた内容に1を加え
たアドレスを供給し、つぎのワードへ進む。もし読出し
たデータと期待値データが一致しない場合は%読出し之
データを主記憶アクセス制御回路4を介して主記憶装置
5へ格納し、命令実行制御回路2へ不一致を表わすコン
ディションコードを送9処理を終わる。この読出しおよ
び比較の動作は、不一致が見つかるか、ま几は全ワード
について終了するまで続けられ、全ワード一致なら一致
を表わ丁コンディションコードで、途中不一致が見つか
ったときは不一致のコンディションコードで命令実行制
御回路2へ送られ、プログラムに通知される。なお、不
一致時に、主記憶に格納され友命令語用キャッシュメモ
リの仇出しデータは故障箇所の探索情報として有効に利
用される。
、選択回路6は信号線12側’を選択しているので、命
令語用キャッシュメモリ】の出力には0”番地に書込ま
れている内容が読出され、信号線14を介して演算回路
3へ送られる。演算回路3は入力された命令語用キャッ
シュメモリlから読出したデータと、内部に保持してい
た期待値データと金比叙し、一致していれば正常と見な
し、信号線12にそれまで出力していた内容に1を加え
たアドレスを供給し、つぎのワードへ進む。もし読出し
たデータと期待値データが一致しない場合は%読出し之
データを主記憶アクセス制御回路4を介して主記憶装置
5へ格納し、命令実行制御回路2へ不一致を表わすコン
ディションコードを送9処理を終わる。この読出しおよ
び比較の動作は、不一致が見つかるか、ま几は全ワード
について終了するまで続けられ、全ワード一致なら一致
を表わ丁コンディションコードで、途中不一致が見つか
ったときは不一致のコンディションコードで命令実行制
御回路2へ送られ、プログラムに通知される。なお、不
一致時に、主記憶に格納され友命令語用キャッシュメモ
リの仇出しデータは故障箇所の探索情報として有効に利
用される。
(発明の効果)
以上説明したように本発明は1診断用データ準備手段と
、書込みデータの内蔵RAMへの畜込み、読出しの手段
と、内蔵RAMから読出したデータと期待値データと比
較する手段と、これらの手段を使ってRAM診断のため
の一連の動作を一つの命令内に閉じた動作として実行さ
せる命令実行制御手段を設けることによって、装置に内
蔵するRA Mの試験診断を高速、かつダイナミックに
行うことができるという効果がある。したがってプログ
ラムが定期的に内蔵RAMCD診断命令を発行するよう
にしておけば、RAMの故障を早期に発見することがで
きるし、ま友几AMの間欠故陣に対しても充分なデータ
を収集するととができる。
、書込みデータの内蔵RAMへの畜込み、読出しの手段
と、内蔵RAMから読出したデータと期待値データと比
較する手段と、これらの手段を使ってRAM診断のため
の一連の動作を一つの命令内に閉じた動作として実行さ
せる命令実行制御手段を設けることによって、装置に内
蔵するRA Mの試験診断を高速、かつダイナミックに
行うことができるという効果がある。したがってプログ
ラムが定期的に内蔵RAMCD診断命令を発行するよう
にしておけば、RAMの故障を早期に発見することがで
きるし、ま友几AMの間欠故陣に対しても充分なデータ
を収集するととができる。
■1図は本発明による一実施例金示すブロック図である
。 l・・・命令語用キャッシュメモリ 2・・・命令実行制御回路 3・・・演算回路 4・・・主記憶アクセス制御回路 5・・・主記憶装置 6.7・・・選択回路
。 l・・・命令語用キャッシュメモリ 2・・・命令実行制御回路 3・・・演算回路 4・・・主記憶アクセス制御回路 5・・・主記憶装置 6.7・・・選択回路
Claims (1)
- 主記憶装置とは別にランダムアクセスメモリを内蔵する
情報処理装置において、前記内蔵ランダムアクセスメモ
リへ書込まれるべき書込みデータと、診断のために照合
されるべき期待値データのうち、いずれか片方、あるい
は両方のデータを主記憶装置から取出す診断用データ準
備手段と、前記書込みデータを前記内蔵ランダムアクセ
スメモリへ書込む書込み手段と、前記内蔵ランダムアク
セスメモリに書込まれた内容を読出す読出し手段と、前
記内蔵ンダムアクセスメモリから読出した内容を前記期
待値と比較する比較手段と、前記比較手段により比較し
た結果を主記憶装置へ格納するか、またはコンディショ
ンコードによってプログラムに通知する比較結果通知手
段と、前記診断用データ準備手段、前記書込み手段、前
記読出し手段、前記比較手段、前記比較結果通知手段に
より内蔵ランダムアクセスメモリの試験診断を行なうた
めの一連の動作を一つの命令内に閉じた動作として実行
させる命令実行制御手段を有することを特徴とする情報
処理装置の内蔵RAM診断方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61283361A JPS63136242A (ja) | 1986-11-28 | 1986-11-28 | 情報処理装置の内蔵ram診断方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61283361A JPS63136242A (ja) | 1986-11-28 | 1986-11-28 | 情報処理装置の内蔵ram診断方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63136242A true JPS63136242A (ja) | 1988-06-08 |
Family
ID=17664493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61283361A Pending JPS63136242A (ja) | 1986-11-28 | 1986-11-28 | 情報処理装置の内蔵ram診断方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63136242A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5364430A (en) * | 1976-11-19 | 1978-06-08 | Nec Corp | Cash memory diagnosis system |
-
1986
- 1986-11-28 JP JP61283361A patent/JPS63136242A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5364430A (en) * | 1976-11-19 | 1978-06-08 | Nec Corp | Cash memory diagnosis system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0690682B2 (ja) | マルチプロセツサシステムの障害処理方式 | |
JPH04220744A (ja) | 限定アクセス・プロセッサ・システムでのキャッシュ・タグramの機能試験方法 | |
US10311963B2 (en) | Data processing | |
JPH03226852A (ja) | データ処理装置 | |
JPS63136242A (ja) | 情報処理装置の内蔵ram診断方式 | |
JPS60181947A (ja) | メモリ診断方式 | |
JPS63136243A (ja) | 情報処理装置の内蔵ram診断方式 | |
JPH02281341A (ja) | デバッグ時のライトデータ確認方法 | |
JP2635637B2 (ja) | システム内メモリの試験装置 | |
JPH0324640A (ja) | 情報処理装置のデバッグ方式 | |
JPH0997194A (ja) | フェイルメモリのデータ取得装置 | |
JPH05108395A (ja) | コンピユータのテスト方法 | |
JPS63285642A (ja) | マイクロプロセッサ制御方式 | |
JPS60549A (ja) | メモリ試験方式 | |
JPH0217555A (ja) | メモリ診断方式 | |
JPS63136238A (ja) | マイクロプログラム制御装置 | |
JPS62192824A (ja) | 処理装置アクセス方式 | |
JPS59195751A (ja) | 情報処理装置の診断方式 | |
JPH01241636A (ja) | データ処理システム | |
JPS603032A (ja) | 情報処理装置 | |
JPH04181321A (ja) | マイクロプログラムロード方式 | |
JPH04373047A (ja) | メモリ診断方式 | |
JPH04335454A (ja) | 主記憶装置の初期診断方式 | |
JPH02162432A (ja) | 情報処理装置 | |
JPS59208657A (ja) | 内部テスト機能を有するlsiマイクロプロセツサ |