JPH05108395A - コンピユータのテスト方法 - Google Patents
コンピユータのテスト方法Info
- Publication number
- JPH05108395A JPH05108395A JP3272488A JP27248891A JPH05108395A JP H05108395 A JPH05108395 A JP H05108395A JP 3272488 A JP3272488 A JP 3272488A JP 27248891 A JP27248891 A JP 27248891A JP H05108395 A JPH05108395 A JP H05108395A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- test
- peripheral function
- cpu
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 マイクロコンピュータにおいて、テストに要
する時間を短縮する。 【構成】 バスを、バス分割スイッチ９によって、周辺
機能Ｉ４が接続されるバスＡ１０と、ＣＰＵ２、ＲＡＭ
３および周辺機能ＩＩ５が接続されるバスＢ１１とに分
割する。ＣＰＵ２とＲＡＭ３によるバスＢ１１を用いた
周辺機能ＩＩ５のテスト（点線β）と、ＬＳＩテスタの
バスＡ１０を用いた直接バスアクセスによる周辺機能Ｉ
４のテスト（点線α）を並列に行うことにより、テスト
に要する時間を短縮する。
する時間を短縮する。 【構成】 バスを、バス分割スイッチ９によって、周辺
機能Ｉ４が接続されるバスＡ１０と、ＣＰＵ２、ＲＡＭ
３および周辺機能ＩＩ５が接続されるバスＢ１１とに分
割する。ＣＰＵ２とＲＡＭ３によるバスＢ１１を用いた
周辺機能ＩＩ５のテスト（点線β）と、ＬＳＩテスタの
バスＡ１０を用いた直接バスアクセスによる周辺機能Ｉ
４のテスト（点線α）を並列に行うことにより、テスト
に要する時間を短縮する。
Description
【０００１】
【産業上の利用分野】この発明は、マイクロコンピュー
タにおけるテスト時間の短縮に関する。
タにおけるテスト時間の短縮に関する。
【０００２】
【従来の技術】図５は従来のマイクロコンピュータの構
成を示す。図５において、１はマイクロコンピュータチ
ップ、２は中央演算処理装置（以下、ＣＰＵと称す）、
３はＲＡＭ、４〜７はＣＰＵの周辺機能 I〜IV、８はバ
ス、１２はバスインタフェースを示す。前記バス８は、
図示しないが、アドレスバス、データバスおよびバス制
御信号で構成される。
成を示す。図５において、１はマイクロコンピュータチ
ップ、２は中央演算処理装置（以下、ＣＰＵと称す）、
３はＲＡＭ、４〜７はＣＰＵの周辺機能 I〜IV、８はバ
ス、１２はバスインタフェースを示す。前記バス８は、
図示しないが、アドレスバス、データバスおよびバス制
御信号で構成される。
【０００３】図５に示す構成のマイクロコンピュータの
ＬＳＩテスタを用いた従来のテスト方法を説明する。テ
ストのフローチャートを図６に示す。図６に示すように
テストは、周辺機能、ＲＡＭ、ＣＰＵをそれぞれ独立
に、かつ一つづつ順番に行う。以下周辺機能、ＲＡＭ、
ＣＰＵのテスト方法をそれぞれ説明する。
ＬＳＩテスタを用いた従来のテスト方法を説明する。テ
ストのフローチャートを図６に示す。図６に示すように
テストは、周辺機能、ＲＡＭ、ＣＰＵをそれぞれ独立
に、かつ一つづつ順番に行う。以下周辺機能、ＲＡＭ、
ＣＰＵのテスト方法をそれぞれ説明する。
【０００４】まず、周辺機能のテスト方法を図７を用い
て説明する。ここでは、周辺機能Ｉ４のテスト方法につ
いて説明するが、他の周辺機能II５〜IV７についても同
様にしてテストすることができる。図７に示すマイクロ
コンピュータは図５に示す従来のマイクロコンピュータ
と同じものであるが、周辺機能Ｉ４のテストに関係ない
部分は省略してある。図７において１３は周辺機能内の
周辺機能制御・観測用レジスタである（以下、周辺機能
内レジスタと称す）。図示しないテスト用回路により、
周辺機能内レジスタ１３のＬＳＩテスタによる直接バス
アクセスが可能である。このため周辺機能Ｉ４のテスト
は、ＣＰＵ２を使わず、ＬＳＩテスタがバスインタフェ
ース１２を通して直接周辺機能内レジスタ１３へのデー
タの書き込みと読みだしを行う（点線）とともに、図示
しない方法によりＬＳＩテスタがテストに必要な信号を
制御・観測することにより行う。上記に示した周辺機能
のテストを、ＬＳＩテスタの直接バスアクセスによる周
辺機能のテストということにする。
て説明する。ここでは、周辺機能Ｉ４のテスト方法につ
いて説明するが、他の周辺機能II５〜IV７についても同
様にしてテストすることができる。図７に示すマイクロ
コンピュータは図５に示す従来のマイクロコンピュータ
と同じものであるが、周辺機能Ｉ４のテストに関係ない
部分は省略してある。図７において１３は周辺機能内の
周辺機能制御・観測用レジスタである（以下、周辺機能
内レジスタと称す）。図示しないテスト用回路により、
周辺機能内レジスタ１３のＬＳＩテスタによる直接バス
アクセスが可能である。このため周辺機能Ｉ４のテスト
は、ＣＰＵ２を使わず、ＬＳＩテスタがバスインタフェ
ース１２を通して直接周辺機能内レジスタ１３へのデー
タの書き込みと読みだしを行う（点線）とともに、図示
しない方法によりＬＳＩテスタがテストに必要な信号を
制御・観測することにより行う。上記に示した周辺機能
のテストを、ＬＳＩテスタの直接バスアクセスによる周
辺機能のテストということにする。
【０００５】次に、ＣＰＵのテスト方法を図８を用いて
説明する。図８に示すマイクロコンピュータは、図５に
示す従来のマイクロコンピュータと同じものであるが、
ＣＰＵ２のテストに関係ない部分は省略してある。ま
た、図示しないテスト用回路により、ＣＰＵ２につなが
る信号は直接チップ外部から制御・観測することができ
る。ＣＰＵ２のテストは、ＬＳＩテスタがバスインタフ
ェース１２を通してＣＰＵ２とのデータのやりとりをし
（点線）、かつＬＳＩテスタが図示しない方法によって
テストに必要な信号を制御・観測することにより行う。
説明する。図８に示すマイクロコンピュータは、図５に
示す従来のマイクロコンピュータと同じものであるが、
ＣＰＵ２のテストに関係ない部分は省略してある。ま
た、図示しないテスト用回路により、ＣＰＵ２につなが
る信号は直接チップ外部から制御・観測することができ
る。ＣＰＵ２のテストは、ＬＳＩテスタがバスインタフ
ェース１２を通してＣＰＵ２とのデータのやりとりをし
（点線）、かつＬＳＩテスタが図示しない方法によって
テストに必要な信号を制御・観測することにより行う。
【０００６】また、ＲＡＭ３のテスト方法を図９を用い
て説明する。図９に示すマイクロコンピュータは図５に
示す従来のマイクロコンピュータと同じものであるが、
ＲＡＭ３のテストに関係ない部分は省略してある。図示
しないテスト用回路により、ＲＡＭ３はチップ外部から
の直接バスアクセスが可能である。このためＲＡＭ３の
テストは、ＣＰＵ２を使わず、直接ＬＳＩテスタがテス
ト用のデータをＲＡＭ３に書き込み、そして読み出すこ
とにより行う（点線）。テストに必要な信号はＬＳＩテ
スタが制御・観測する。
て説明する。図９に示すマイクロコンピュータは図５に
示す従来のマイクロコンピュータと同じものであるが、
ＲＡＭ３のテストに関係ない部分は省略してある。図示
しないテスト用回路により、ＲＡＭ３はチップ外部から
の直接バスアクセスが可能である。このためＲＡＭ３の
テストは、ＣＰＵ２を使わず、直接ＬＳＩテスタがテス
ト用のデータをＲＡＭ３に書き込み、そして読み出すこ
とにより行う（点線）。テストに必要な信号はＬＳＩテ
スタが制御・観測する。
【０００７】
【発明が解決しようとする課題】上記のような従来のマ
イクロコンピュータでは、周辺機能、ＣＰＵ、ＲＡＭの
テストを一つ一つ順番に行うので、テストに多くの時間
を要するという問題点があった。
イクロコンピュータでは、周辺機能、ＣＰＵ、ＲＡＭの
テストを一つ一つ順番に行うので、テストに多くの時間
を要するという問題点があった。
【０００８】この発明は、かかる問題点を解決するため
になされたものであり、コンピュータのテストに要する
時間を短縮することを目的としている。
になされたものであり、コンピュータのテストに要する
時間を短縮することを目的としている。
【０００９】
【課題を解決するための手段】この発明においては、テ
スト時バスを、ＣＰＵ／ＤＭＡＣ（動作手段の一例）、
ＲＡＭ（記憶手段の一例）および一つまたは複数の周辺
機能（被テスト部）が接続される第１のバスと、一つま
たは複数の周辺機能（被テスト部）が接続される第２の
バスに分割することを特徴としており、以下の工程を備
えているものである。（ａ）テストに使用する情報を記
憶手段に記憶する準備工程、（ｂ）バスを、少なくとも
前記記憶手段と記憶手段に記憶された情報を使用してテ
ストを実行する動作手段とその動作手段によってテスト
される被テスト部とを接続した第１のバスと、その他の
被テスト部を接続した第２のバスに分割する分割工程、
（ｃ）記憶手段に記憶された情報をもとに動作手段が動
作することにより、第１のバスに接続された被テスト部
をテストする第１のテスト工程、（ｄ）第２のバスに接
続された被テスト部をテスタによりテストする第２のテ
スト工程。
スト時バスを、ＣＰＵ／ＤＭＡＣ（動作手段の一例）、
ＲＡＭ（記憶手段の一例）および一つまたは複数の周辺
機能（被テスト部）が接続される第１のバスと、一つま
たは複数の周辺機能（被テスト部）が接続される第２の
バスに分割することを特徴としており、以下の工程を備
えているものである。（ａ）テストに使用する情報を記
憶手段に記憶する準備工程、（ｂ）バスを、少なくとも
前記記憶手段と記憶手段に記憶された情報を使用してテ
ストを実行する動作手段とその動作手段によってテスト
される被テスト部とを接続した第１のバスと、その他の
被テスト部を接続した第２のバスに分割する分割工程、
（ｃ）記憶手段に記憶された情報をもとに動作手段が動
作することにより、第１のバスに接続された被テスト部
をテストする第１のテスト工程、（ｄ）第２のバスに接
続された被テスト部をテスタによりテストする第２のテ
スト工程。
【００１０】
【作用】この発明においては、第１のバスと第２のバス
が分割されて別個独立に使用できるので第１のバスを用
いたＣＰＵ／ＤＭＡＣ（動作手段）による周辺機能（被
テスト部）のテストと、第２のバスを用いたテスタの直
接バスアクセスによる周辺機能（被テスト部）のテスト
を並行して行うことができる。
が分割されて別個独立に使用できるので第１のバスを用
いたＣＰＵ／ＤＭＡＣ（動作手段）による周辺機能（被
テスト部）のテストと、第２のバスを用いたテスタの直
接バスアクセスによる周辺機能（被テスト部）のテスト
を並行して行うことができる。
【００１１】
実施例１．図１はこの発明の一実施例を示すマイクロコ
ンピュータの構成図であり、１〜５、および１２は従来
例におけるものと同じもの、９はバス分割スイッチ、１
０はバスＡ、１１はバスＢである。図１に示すマイクロ
コンピュータの構成は、バスの構造を除いて従来例に示
すマイクロコンピュータと全く同じであるが、説明の都
合上周辺機能 III６とIV７は省略してある。バス分割ス
イッチ９を開くと、バスＡ１０とＢ１１を構成する図示
しないアドレスバス、データバス、およびバス制御信号
は二つに分割され、バスＡ１０とバスＢ１１は完全に独
立して動作する。これをバスの分割と呼ぶことにする。
また、バス分割スイッチ９を閉じるとバスＡ１０とバス
Ｂ１１は一本のバスとして動作し、図５に示す従来のマ
イクロコンピュータにおけるバス８と同じである。この
ためバス分割スイッチ９を閉じて、バスの分割を行わな
いときは、従来のマイクロコンピュータと動作は同じで
ある。
ンピュータの構成図であり、１〜５、および１２は従来
例におけるものと同じもの、９はバス分割スイッチ、１
０はバスＡ、１１はバスＢである。図１に示すマイクロ
コンピュータの構成は、バスの構造を除いて従来例に示
すマイクロコンピュータと全く同じであるが、説明の都
合上周辺機能 III６とIV７は省略してある。バス分割ス
イッチ９を開くと、バスＡ１０とＢ１１を構成する図示
しないアドレスバス、データバス、およびバス制御信号
は二つに分割され、バスＡ１０とバスＢ１１は完全に独
立して動作する。これをバスの分割と呼ぶことにする。
また、バス分割スイッチ９を閉じるとバスＡ１０とバス
Ｂ１１は一本のバスとして動作し、図５に示す従来のマ
イクロコンピュータにおけるバス８と同じである。この
ためバス分割スイッチ９を閉じて、バスの分割を行わな
いときは、従来のマイクロコンピュータと動作は同じで
ある。
【００１２】図１に示す構成のマイクロコンピュータの
ＬＳＩテスタを用いたテスト方法を説明する。まずＣＰ
Ｕ２のテストを、つづいてＲＡＭ３のテストを行う（こ
の順番は逆でもかまわない）。このときバス分割スイッ
チ９を閉じて、バスの分割を行わないため、ＣＰＵ２お
よびＲＡＭ３のテストは従来のマイクロコンピュータと
同様に行うことができる。
ＬＳＩテスタを用いたテスト方法を説明する。まずＣＰ
Ｕ２のテストを、つづいてＲＡＭ３のテストを行う（こ
の順番は逆でもかまわない）。このときバス分割スイッ
チ９を閉じて、バスの分割を行わないため、ＣＰＵ２お
よびＲＡＭ３のテストは従来のマイクロコンピュータと
同様に行うことができる。
【００１３】ＲＡＭ３のテストを行う際、後に述べるバ
スＢ１１を用いたＣＰＵ２による周辺機能ＩＩ５のテス
トのためのテストプログラムをＲＡＭ３に書き込んでお
く必要がある。前記テストプログラムを、ＲＡＭ３のテ
スト用データとしてＲＡＭ３のテストを行うことによ
り、前記テストプログラムのＲＡＭ３への書き込みとＲ
ＡＭ３のテストは同時に行うことができる。
スＢ１１を用いたＣＰＵ２による周辺機能ＩＩ５のテス
トのためのテストプログラムをＲＡＭ３に書き込んでお
く必要がある。前記テストプログラムを、ＲＡＭ３のテ
スト用データとしてＲＡＭ３のテストを行うことによ
り、前記テストプログラムのＲＡＭ３への書き込みとＲ
ＡＭ３のテストは同時に行うことができる。
【００１４】ＣＰＵ２とＲＡＭ３のテストを行って、Ｃ
ＰＵ２とＲＡＭ３が正しく動作することを確認した後、
バス分割スイッチ９を開いて、バスＡ１０とバスＢ１１
を分割し独立動作とする。図１においてバスＡ１０には
周辺機能Ｉ４が、またバスＢ１１にはＣＰＵ２、ＲＡＭ
３および周辺機能ＩＩ５が接続されている。
ＰＵ２とＲＡＭ３が正しく動作することを確認した後、
バス分割スイッチ９を開いて、バスＡ１０とバスＢ１１
を分割し独立動作とする。図１においてバスＡ１０には
周辺機能Ｉ４が、またバスＢ１１にはＣＰＵ２、ＲＡＭ
３および周辺機能ＩＩ５が接続されている。
【００１５】周辺機能Ｉ４のテストを、ＬＳＩテスタの
バスＡ１０を使用した直接バスアクセスにより行う（図
１点線α）。上記の周辺機能Ｉ４のテスト方法は従来例
と同じである。周辺機能Ｉ４のテストと並行して、バス
Ｂ１１を用いたＣＰＵ２による周辺機能ＩＩ５のテスト
を行う。ＣＰＵ２はバスＢ１１を用いて（ＲＡＭ３のテ
ストの際に）ＲＡＭ３に書き込まれた周辺機能ＩＩ５の
テストプログラムを実行することにより周辺機能ＩＩ５
のテストを行う（図１点線β）。テストに必要な信号の
制御・観測はＬＳＩテスタが行う。
バスＡ１０を使用した直接バスアクセスにより行う（図
１点線α）。上記の周辺機能Ｉ４のテスト方法は従来例
と同じである。周辺機能Ｉ４のテストと並行して、バス
Ｂ１１を用いたＣＰＵ２による周辺機能ＩＩ５のテスト
を行う。ＣＰＵ２はバスＢ１１を用いて（ＲＡＭ３のテ
ストの際に）ＲＡＭ３に書き込まれた周辺機能ＩＩ５の
テストプログラムを実行することにより周辺機能ＩＩ５
のテストを行う（図１点線β）。テストに必要な信号の
制御・観測はＬＳＩテスタが行う。
【００１６】ここで、図１において省略してあった周辺
機能 III６がバスＢ１１に接続されており、周辺機能IV
７がバスＡ１０に接続されているものとする。周辺機能
III６は周辺機能ＩＩ５と同様に、ＣＰＵ２がバスＢ１
１を用いてテストを行う。また、周辺機能IV７は周辺機
能Ｉ４と同様に、ＬＳＩテスタのバスＡ１０を用いた直
接バスアクセスによりテストを行う。ただし、周辺機能
III６をテストするためのテストプログラムを周辺機能
ＩＩ５の場合と同様に、ＲＡＭ３のテスト時に書き込ん
でおく必要がある。
機能 III６がバスＢ１１に接続されており、周辺機能IV
７がバスＡ１０に接続されているものとする。周辺機能
III６は周辺機能ＩＩ５と同様に、ＣＰＵ２がバスＢ１
１を用いてテストを行う。また、周辺機能IV７は周辺機
能Ｉ４と同様に、ＬＳＩテスタのバスＡ１０を用いた直
接バスアクセスによりテストを行う。ただし、周辺機能
III６をテストするためのテストプログラムを周辺機能
ＩＩ５の場合と同様に、ＲＡＭ３のテスト時に書き込ん
でおく必要がある。
【００１７】以上に述べた図１に示すマイクロコンピュ
ータのテストのフローチャートを図２に示す。図２に示
すように周辺機能Ｉ４および周辺機能IV７のＬＳＩテス
タの直接バスアクセスによるテストと、周辺機能ＩＩ５
および周辺機能 III６のＣＰＵによるテストを並行して
行うことができる。
ータのテストのフローチャートを図２に示す。図２に示
すように周辺機能Ｉ４および周辺機能IV７のＬＳＩテス
タの直接バスアクセスによるテストと、周辺機能ＩＩ５
および周辺機能 III６のＣＰＵによるテストを並行して
行うことができる。
【００１８】以上のように、この実施例では、ＣＰＵ
と、複数のＣＰＵ周辺機能と、ＲＡＭを有するマイクロ
コンピュータにおいて、テスト時バスを独立した二つの
バスに分割し、前記独立した二つのバスのうち一方のバ
スを用いたＬＳＩテスタの直接バスアクセスによるＣＰ
Ｕ周辺機能のテストと、前記独立した二つのバスのうち
もう一方のバスを用いたＲＡＭとＣＰＵによるＣＰＵ周
辺機能のテストを、並行して行うことを特徴とするテス
ト方法を説明した。
と、複数のＣＰＵ周辺機能と、ＲＡＭを有するマイクロ
コンピュータにおいて、テスト時バスを独立した二つの
バスに分割し、前記独立した二つのバスのうち一方のバ
スを用いたＬＳＩテスタの直接バスアクセスによるＣＰ
Ｕ周辺機能のテストと、前記独立した二つのバスのうち
もう一方のバスを用いたＲＡＭとＣＰＵによるＣＰＵ周
辺機能のテストを、並行して行うことを特徴とするテス
ト方法を説明した。
【００１９】実施例２．図３はこの発明の他の実施例を
示すマイクロコンピュータの構成図であり、１〜５、お
よび１２は従来例におけるものと同じもの、９はバス分
割スイッチ、１０はバスＡ、１１はバスＢ、１４はシフ
トレジスタ、１５はシフトレジスタからデータを１ビッ
トづつチップ外部に読み出すための信号線である。図３
に示すマイクロコンピュータの構成は、バスの構造、シ
フトレジスタ１４および信号線１５を除いて、図５に示
す従来のマイクロコンピュータと同じであり、説明の都
合上周辺機能 III６とIV７は省略してある。この実施例
においては、周辺機能の一つがＤＭＡ（直接メモリアク
セス）コントローラ（以下、ＤＭＡＣと称す）である場
合可能となるテスト方法を示し、周辺機能ＩＩ５がＤＭ
ＡＣであるとする。バス分割スイッチ９によるバスの分
割については実施例１と同様であり、バスの分割を行わ
ないとき従来のマイクロコンピュータと動作は同じであ
る。
示すマイクロコンピュータの構成図であり、１〜５、お
よび１２は従来例におけるものと同じもの、９はバス分
割スイッチ、１０はバスＡ、１１はバスＢ、１４はシフ
トレジスタ、１５はシフトレジスタからデータを１ビッ
トづつチップ外部に読み出すための信号線である。図３
に示すマイクロコンピュータの構成は、バスの構造、シ
フトレジスタ１４および信号線１５を除いて、図５に示
す従来のマイクロコンピュータと同じであり、説明の都
合上周辺機能 III６とIV７は省略してある。この実施例
においては、周辺機能の一つがＤＭＡ（直接メモリアク
セス）コントローラ（以下、ＤＭＡＣと称す）である場
合可能となるテスト方法を示し、周辺機能ＩＩ５がＤＭ
ＡＣであるとする。バス分割スイッチ９によるバスの分
割については実施例１と同様であり、バスの分割を行わ
ないとき従来のマイクロコンピュータと動作は同じであ
る。
【００２０】図３に示す構成のマイクロコンピュータの
ＬＳＩテスタを用いたテスト方法を説明する。まず、Ｄ
ＭＡＣ５とＲＡＭ３のテストを行う（この順番は逆でも
かまわない）。このときバス分割スイッチ９を閉じて、
バスの分割を行わないため、ＤＭＡＣ５とＲＡＭ３のテ
ストは従来のマイクロコンピュータと同様に行うことが
できる。
ＬＳＩテスタを用いたテスト方法を説明する。まず、Ｄ
ＭＡＣ５とＲＡＭ３のテストを行う（この順番は逆でも
かまわない）。このときバス分割スイッチ９を閉じて、
バスの分割を行わないため、ＤＭＡＣ５とＲＡＭ３のテ
ストは従来のマイクロコンピュータと同様に行うことが
できる。
【００２１】ＲＡＭ３のテストを行う際、後に述べるバ
スＢ１１を用いたＤＭＡＣ５による周辺機能Ｉ４のテス
トのために必要なデータをＲＡＭ３に書き込んでおく必
要がある。周辺機能Ｉ４のテストのために必要なデータ
を、ＲＡＭ３のテスト用データとしてＲＡＭ３のテスト
を行うことにより、周辺機能Ｉ４のテストのために必要
なデータのＲＡＭ３への書き込みと、ＲＡＭ３のテスト
は同時に行うことができる。
スＢ１１を用いたＤＭＡＣ５による周辺機能Ｉ４のテス
トのために必要なデータをＲＡＭ３に書き込んでおく必
要がある。周辺機能Ｉ４のテストのために必要なデータ
を、ＲＡＭ３のテスト用データとしてＲＡＭ３のテスト
を行うことにより、周辺機能Ｉ４のテストのために必要
なデータのＲＡＭ３への書き込みと、ＲＡＭ３のテスト
は同時に行うことができる。
【００２２】ＤＭＡＣ５とＲＡＭ３のテストを行って、
ＤＭＡＣ５とＲＡＭ３が正しく動作することを確認した
後、後で述べるＤＭＡＣ５を用いたテストに必要な、Ｄ
ＭＡＣ５の図示しない制御レジスタへの初期値設定を、
ＬＳＩテスタによる直接バスアクセスにより行う。次
に、バス分割スイッチ９を開いて、バスＡ１０とバスＢ
１１を独立動作とする。図３においてバスＡ１０にはＣ
ＰＵ２が、またバスＢ１１にはＤＭＡＣ５、ＲＡＭ３、
周辺機能Ｉ４およびシフトレジスタ１４が接続されてい
る。
ＤＭＡＣ５とＲＡＭ３が正しく動作することを確認した
後、後で述べるＤＭＡＣ５を用いたテストに必要な、Ｄ
ＭＡＣ５の図示しない制御レジスタへの初期値設定を、
ＬＳＩテスタによる直接バスアクセスにより行う。次
に、バス分割スイッチ９を開いて、バスＡ１０とバスＢ
１１を独立動作とする。図３においてバスＡ１０にはＣ
ＰＵ２が、またバスＢ１１にはＤＭＡＣ５、ＲＡＭ３、
周辺機能Ｉ４およびシフトレジスタ１４が接続されてい
る。
【００２３】ＬＳＩテスタは、バスＡ１０を用いてＣＰ
Ｕ２にバスアクセスすることによりテストを行う（図３
点線α）。ＣＰＵ２のＬＳＩテスタのバスアクセスによ
るテスト方法は従来例と同じである。ＣＰＵ２のテスト
と並行して、ＤＭＡＣ５がバスＢ１１を用いて周辺機能
Ｉ４のテストを行う（図３点線β）。
Ｕ２にバスアクセスすることによりテストを行う（図３
点線α）。ＣＰＵ２のＬＳＩテスタのバスアクセスによ
るテスト方法は従来例と同じである。ＣＰＵ２のテスト
と並行して、ＤＭＡＣ５がバスＢ１１を用いて周辺機能
Ｉ４のテストを行う（図３点線β）。
【００２４】ＤＭＡＣ５を用いた周辺機能Ｉ４のテスト
について詳しく説明する。周辺機能Ｉ４のテストは、Ｄ
ＭＡＣ５が図示しない周辺機能Ｉ４内レジスタへのデー
タの書き込みと読み出しを行うとともに、ＬＳＩテスタ
がテストに必要な信号の制御・観測することにより行
う。周辺機能Ｉ４内レジスタへのデータの書き込みは、
ＲＡＭ３のテストの際書き込んでおいたテスト用データ
の、周辺機能Ｉ４内レジスタへのＤＭＡ転送により行
う。また、周辺機能Ｉ４内レジスタからのデータの読み
だしは、周辺機能Ｉ４内レジスタ内のデータをシフトレ
ジスタ１４へＤＭＡ転送し、このデータを図示しないク
ロック信号によってシフトすることにより、信号線１５
へ１ビットづつ取り出すことにより行う。ＤＭＡ転送
は、前述したＤＭＡＣ５内制御レジスタに設定された初
期値に基づいて行われる。周辺機能Ｉ４内レジスタから
のデータの読み出しは、シフトレジスタ１４の代わり
に、ＲＡＭ３にデータをＤＭＡ転送して、後からチップ
外部に読みだすことによっても行うことができる。
について詳しく説明する。周辺機能Ｉ４のテストは、Ｄ
ＭＡＣ５が図示しない周辺機能Ｉ４内レジスタへのデー
タの書き込みと読み出しを行うとともに、ＬＳＩテスタ
がテストに必要な信号の制御・観測することにより行
う。周辺機能Ｉ４内レジスタへのデータの書き込みは、
ＲＡＭ３のテストの際書き込んでおいたテスト用データ
の、周辺機能Ｉ４内レジスタへのＤＭＡ転送により行
う。また、周辺機能Ｉ４内レジスタからのデータの読み
だしは、周辺機能Ｉ４内レジスタ内のデータをシフトレ
ジスタ１４へＤＭＡ転送し、このデータを図示しないク
ロック信号によってシフトすることにより、信号線１５
へ１ビットづつ取り出すことにより行う。ＤＭＡ転送
は、前述したＤＭＡＣ５内制御レジスタに設定された初
期値に基づいて行われる。周辺機能Ｉ４内レジスタから
のデータの読み出しは、シフトレジスタ１４の代わり
に、ＲＡＭ３にデータをＤＭＡ転送して、後からチップ
外部に読みだすことによっても行うことができる。
【００２５】ここで、図３において省略してあった周辺
機能 III６がバスＢ１１に接続されており、周辺機能IV
７がバスＡ１０に接続されているものとする。周辺機能
III６は周辺機能Ｉ４と同様に、ＤＭＡＣ５がバスＢ１
１を用いてテストを行う。また、周辺機能IV７はＣＰＵ
２と同様に、ＬＳＩテスタのバスＡ１０を用い直接バス
アクセスによりテストを行う。ただし、周辺機能 III６
をテストするために必要なデータは、周辺機能Ｉ４の場
合と同様に、バス分割を行う前にＲＡＭに書き込んでお
く必要がある。
機能 III６がバスＢ１１に接続されており、周辺機能IV
７がバスＡ１０に接続されているものとする。周辺機能
III６は周辺機能Ｉ４と同様に、ＤＭＡＣ５がバスＢ１
１を用いてテストを行う。また、周辺機能IV７はＣＰＵ
２と同様に、ＬＳＩテスタのバスＡ１０を用い直接バス
アクセスによりテストを行う。ただし、周辺機能 III６
をテストするために必要なデータは、周辺機能Ｉ４の場
合と同様に、バス分割を行う前にＲＡＭに書き込んでお
く必要がある。
【００２６】図３に示すマイクロコンピュータのテスト
のフローチャートを図４に示す。図４に示すように周辺
機能Ｉ４および周辺機能 III６のＤＭＡＣ５によるテス
トと、ＣＰＵ２および周辺機能IV７のＬＳＩテスタの直
接バスアクセスによるテストを並行して行うことができ
る。
のフローチャートを図４に示す。図４に示すように周辺
機能Ｉ４および周辺機能 III６のＤＭＡＣ５によるテス
トと、ＣＰＵ２および周辺機能IV７のＬＳＩテスタの直
接バスアクセスによるテストを並行して行うことができ
る。
【００２７】以上のように、この実施例では、ＣＰＵ
と、複数のＣＰＵ周辺機能と、ＲＡＭを有し、ＣＰＵ周
辺機能のうちの一つがＤＭＡコントローラであるマイク
ロコンピュータにおいて、テスト時バスを独立した二つ
のバスに分割し、前記独立した二つのバスのうち一方の
バスを用いたＲＡＭとＤＭＡコントローラによるＣＰＵ
周辺機能のテストと、前記独立した二つのバスのうちも
う一方のバスを用いたＬＳＩテスタの直接バスアクセス
によるＣＰＵまたはＣＰＵ周辺機能のテストを、並行し
て行うことを特徴とするテスト方法を説明した。
と、複数のＣＰＵ周辺機能と、ＲＡＭを有し、ＣＰＵ周
辺機能のうちの一つがＤＭＡコントローラであるマイク
ロコンピュータにおいて、テスト時バスを独立した二つ
のバスに分割し、前記独立した二つのバスのうち一方の
バスを用いたＲＡＭとＤＭＡコントローラによるＣＰＵ
周辺機能のテストと、前記独立した二つのバスのうちも
う一方のバスを用いたＬＳＩテスタの直接バスアクセス
によるＣＰＵまたはＣＰＵ周辺機能のテストを、並行し
て行うことを特徴とするテスト方法を説明した。
【００２８】さらに、このテスト方法において、ＤＭＡ
転送を用いた、周辺機能内レジスタに保持されているデ
ータの読み出しに、シフトレジスタを用いることによ
り、前記データを一つの信号線だけを用いて読み出すこ
とを特徴とする場合を説明した。また、ＤＭＡ転送を用
いた、周辺機能内レジスタに保持されているデータの読
み出しを、周辺機能内レジスタからＲＡＭへのＤＭＡ転
送と、ＲＡＭからのＬＳＩテスタによるチップ外部への
読み出しによって行うことを特徴とするテスト方法を説
明した。
転送を用いた、周辺機能内レジスタに保持されているデ
ータの読み出しに、シフトレジスタを用いることによ
り、前記データを一つの信号線だけを用いて読み出すこ
とを特徴とする場合を説明した。また、ＤＭＡ転送を用
いた、周辺機能内レジスタに保持されているデータの読
み出しを、周辺機能内レジスタからＲＡＭへのＤＭＡ転
送と、ＲＡＭからのＬＳＩテスタによるチップ外部への
読み出しによって行うことを特徴とするテスト方法を説
明した。
【００２９】実施例３．実施例２では、周辺機能Ｉ４と
周辺機能 III６をＤＭＡＣ５がバスＢを用いて、ＣＰＵ
２と周辺機能IV７をＬＳＩテスタがバスＡを用いて直接
バスアクセスすることによりテストする例について述べ
た。しかし、すべての周辺機能をＤＭＡＣ５がテスト
し、ＣＰＵ２だけＬＳＩテスタがバスアクセスすること
によってテストするというように、バスＡ１０を用いて
テストするものと、バス１１を用いてテストするものの
組み合わせが自由であり、テスト時間が最も短くなるよ
うに組み合わせることができる。
周辺機能 III６をＤＭＡＣ５がバスＢを用いて、ＣＰＵ
２と周辺機能IV７をＬＳＩテスタがバスＡを用いて直接
バスアクセスすることによりテストする例について述べ
た。しかし、すべての周辺機能をＤＭＡＣ５がテスト
し、ＣＰＵ２だけＬＳＩテスタがバスアクセスすること
によってテストするというように、バスＡ１０を用いて
テストするものと、バス１１を用いてテストするものの
組み合わせが自由であり、テスト時間が最も短くなるよ
うに組み合わせることができる。
【００３０】実施例４．実施例１、２に示したように、
ＣＰＵとＤＭＡＣはバスを用いて周辺機能のテストを行
うことができる。従って、ＣＰＵとＤＭＡＣおよびＬＳ
Ｉテスタがそれぞれ独立したバスを用いてテストを並行
して行うことができる。したがって、ＣＰＵとＤＭＡＣ
が複数存在するときも同様に、それぞれが独立したバス
を用いてテストを行うことができる。すなわち、マイク
ロコンピュータがＣＰＵとＲＡＭをそれぞれ複数有し、
ＣＰＵ周辺機能のうちの一つ以上がＤＭＡコントローラ
である場合、テスト時バスを任意の数の独立したバスに
分割し、分割されたバスのそれぞれで、ＲＡＭとＣＰＵ
によるＣＰＵ周辺機能のテストと、ＲＡＭとＤＭＡコン
トローラを用いたＣＰＵ周辺機能のテストと、ＬＳＩテ
スタの直接バスアクセスによるＣＰＵ周辺機能のテスト
を、並列に行うことを特徴とするテスト方法であっても
かまわない。
ＣＰＵとＤＭＡＣはバスを用いて周辺機能のテストを行
うことができる。従って、ＣＰＵとＤＭＡＣおよびＬＳ
Ｉテスタがそれぞれ独立したバスを用いてテストを並行
して行うことができる。したがって、ＣＰＵとＤＭＡＣ
が複数存在するときも同様に、それぞれが独立したバス
を用いてテストを行うことができる。すなわち、マイク
ロコンピュータがＣＰＵとＲＡＭをそれぞれ複数有し、
ＣＰＵ周辺機能のうちの一つ以上がＤＭＡコントローラ
である場合、テスト時バスを任意の数の独立したバスに
分割し、分割されたバスのそれぞれで、ＲＡＭとＣＰＵ
によるＣＰＵ周辺機能のテストと、ＲＡＭとＤＭＡコン
トローラを用いたＣＰＵ周辺機能のテストと、ＬＳＩテ
スタの直接バスアクセスによるＣＰＵ周辺機能のテスト
を、並列に行うことを特徴とするテスト方法であっても
かまわない。
【００３１】実施例５．上記実施例１〜４ではマイクロ
コンピュータを例にして説明したが、この発明はＬＳＩ
化、ＩＣ化されたコンピュータに限らずその他のコンピ
ュータにも適用することができる。
コンピュータを例にして説明したが、この発明はＬＳＩ
化、ＩＣ化されたコンピュータに限らずその他のコンピ
ュータにも適用することができる。
【００３２】
【発明の効果】この発明は、以上説明したように構成さ
れているので、周辺機能と周辺機能、またはＣＰＵと周
辺機能のテストを並行して行うため、テスト時間を短縮
することができるという効果を有する。
れているので、周辺機能と周辺機能、またはＣＰＵと周
辺機能のテストを並行して行うため、テスト時間を短縮
することができるという効果を有する。
【図１】この発明の実施例１を示すマイクロコンピュー
タの構成図である。
タの構成図である。
【図２】この発明の実施例１を示すマイクロコンピュー
タのテストのフローチャート図である。
タのテストのフローチャート図である。
【図３】この発明の実施例２を示すマイクロコンピュー
タの構成図である。
タの構成図である。
【図４】この発明の実施例２を示すマイクロコンピュー
タのテストのフローチャート図である。
タのテストのフローチャート図である。
【図５】従来のマイクロコンピュータの構成図である。
【図６】従来のマイクロコンピュータのテストのフロー
チャート図である。
チャート図である。
【図７】従来のマイクロコンピュータにおけるＣＰＵ周
辺機能のテスト方法を示す構成図である。
辺機能のテスト方法を示す構成図である。
【図８】従来のマイクロコンピュータにおけるＣＰＵの
テスト方法を示す構成図である。
テスト方法を示す構成図である。
【図９】従来のマイクロコンピュータにおけるＲＡＭ周
辺機能のテスト方法を示す構成図である。
辺機能のテスト方法を示す構成図である。
１ マイクロコンピュータチップ ２ 中央演算処理装置ＣＰＵ（動作手段の一例） ３ ＲＡＭ（記憶手段の一例） ４ 周辺機能Ｉ（被テスト部の一例） ５ 周辺機能ＩＩ（被テスト部の一例）あるいはＤＭＡ
コントローラＤＭＡＣ（動作手段の一例） ６ 周辺機能 III（被テスト部の一例） ７ 周辺機能IV（被テスト部の一例） ８ バス ９ バス分割スイッチ １０ バスＡ（第２のバス） １１ バスＢ（第１のバス） １２ バスインタフェース １３ 周辺機能内の周辺機能制御・観測用レジスタ １４ シフトレジスタ １５ シフトレジスタからデータを１ビットづつ読み出
すための信号線
コントローラＤＭＡＣ（動作手段の一例） ６ 周辺機能 III（被テスト部の一例） ７ 周辺機能IV（被テスト部の一例） ８ バス ９ バス分割スイッチ １０ バスＡ（第２のバス） １１ バスＢ（第１のバス） １２ バスインタフェース １３ 周辺機能内の周辺機能制御・観測用レジスタ １４ シフトレジスタ １５ シフトレジスタからデータを１ビットづつ読み出
すための信号線
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１月１０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】
【課題を解決するための手段】この発明においては、テ
スト時バスを、ＣＰＵ／ＤＭＡＣ（動作手段の一例）、
ＲＡＭ（記憶手段の一例）および一つまたは複数の周辺
機能（被テスト部の一例）が接続される第１のバスと、
一つまたは複数の周辺機能（被テスト部の一例、ＣＰＵ
等が被テスト部になることもある）が接続される第２の
バスに分割することを特徴としており、以下の工程を備
えているものである。（ａ）テストに使用する情報を記
憶手段に記憶する準備工程、（ｂ）バスを、少なくとも
前記記憶手段と記憶手段に記憶された情報を使用してテ
ストを実行する動作手段とその動作手段によってテスト
される被テスト部とを接続した第１のバスと、その他の
被テスト部を接続した第２のバスに分割する分割工程、
（ｃ）記憶手段に記憶された情報をもとに動作手段が動
作することにより、第１のバスに接続された被テスト部
をテストする第１のテスト工程、（ｄ）第２のバスに接
続された被テスト部をテスタによりテストする第２のテ
スト工程。
スト時バスを、ＣＰＵ／ＤＭＡＣ（動作手段の一例）、
ＲＡＭ（記憶手段の一例）および一つまたは複数の周辺
機能（被テスト部の一例）が接続される第１のバスと、
一つまたは複数の周辺機能（被テスト部の一例、ＣＰＵ
等が被テスト部になることもある）が接続される第２の
バスに分割することを特徴としており、以下の工程を備
えているものである。（ａ）テストに使用する情報を記
憶手段に記憶する準備工程、（ｂ）バスを、少なくとも
前記記憶手段と記憶手段に記憶された情報を使用してテ
ストを実行する動作手段とその動作手段によってテスト
される被テスト部とを接続した第１のバスと、その他の
被テスト部を接続した第２のバスに分割する分割工程、
（ｃ）記憶手段に記憶された情報をもとに動作手段が動
作することにより、第１のバスに接続された被テスト部
をテストする第１のテスト工程、（ｄ）第２のバスに接
続された被テスト部をテスタによりテストする第２のテ
スト工程。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】
【作用】この発明においては、第１のバスと第２のバス
が分割されて別個独立に使用できるので第１のバスを用
いたＣＰＵ／ＤＭＡＣ（動作手段の一例）による周辺機
能（被テスト部の一例）のテストと、第２のバスを用い
たテスタの直接バスアクセスによる周辺機能やＣＰＵ
（被テスト部の一例）等のテストを並行して行うことが
できる。
が分割されて別個独立に使用できるので第１のバスを用
いたＣＰＵ／ＤＭＡＣ（動作手段の一例）による周辺機
能（被テスト部の一例）のテストと、第２のバスを用い
たテスタの直接バスアクセスによる周辺機能やＣＰＵ
（被テスト部の一例）等のテストを並行して行うことが
できる。
Claims (1)
- 【請求項１】 以下の工程を有するコンピュータのテス
ト方法 （ａ）テストに使用する情報を記憶手段に記憶する準備
工程、 （ｂ）バスを、少なくとも前記記憶手段と記憶手段に記
憶された情報を使用してテストを実行する動作手段とそ
の動作手段によってテストされる被テスト部とを接続し
た第１のバスと、その他の被テスト部を接続した第２の
バスに分割する分割工程、 （ｃ）記憶手段に記憶された情報をもとに動作手段が動
作することにより、第１のバスに接続された被テスト部
をテストする第１のテスト工程、 （ｄ）第２のバスに接続された被テスト部をテスタによ
りテストする第２のテスト工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3272488A JPH05108395A (ja) | 1991-10-21 | 1991-10-21 | コンピユータのテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3272488A JPH05108395A (ja) | 1991-10-21 | 1991-10-21 | コンピユータのテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05108395A true JPH05108395A (ja) | 1993-04-30 |
Family
ID=17514623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3272488A Pending JPH05108395A (ja) | 1991-10-21 | 1991-10-21 | コンピユータのテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05108395A (ja) |
-
1991
- 1991-10-21 JP JP3272488A patent/JPH05108395A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0218523B1 (en) | programmable access memory | |
| JP3078530B2 (ja) | 不揮発性半導体メモリｉｃ及びそのバーンインテスト方法 | |
| KR950009691B1 (ko) | 정보처리장치의 테스트용이화회로 | |
| JPH03226852A (ja) | データ処理装置 | |
| US7240267B2 (en) | System and method for conducting BIST operations | |
| JPH05108395A (ja) | コンピユータのテスト方法 | |
| JPH1040130A (ja) | マイクロコンピュータ | |
| JPS60207942A (ja) | 記憶コントロ−ラおよび記憶装置検査装置 | |
| JPS58184663A (ja) | テスト装置 | |
| JPH0324640A (ja) | 情報処理装置のデバッグ方式 | |
| JPS63155347A (ja) | メモリ診断補助回路 | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPH09106359A (ja) | 半導体集積回路 | |
| JPS6136854A (ja) | メモリ切換装置 | |
| JPS634500A (ja) | テスト回路付きｒａｍ装置 | |
| JPH02245847A (ja) | メモリテスト方式 | |
| JP2000339190A (ja) | 半導体集積回路 | |
| JPS61204755A (ja) | 直接メモリアクセス制御方式 | |
| JPH0877069A (ja) | キャッシュテスト方法 | |
| JPH0315948A (ja) | アドレスバス試験方式 | |
| JPH02264347A (ja) | メモリテスト方式 | |
| JPS5837885A (ja) | マイクロプロセツサ装置 | |
| JPH0590700U (ja) | 冗長回路を有する半導体メモリの試験装置 | |
| JPH064333A (ja) | ブレークポイント設定装置 | |
| JPS6398052A (ja) | 記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |