JPS63101892A - 画像表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は画像表示制御装置に関し、特に画面フォーマ
ットデータの変換に関するものである。

〔従来の技術〕

画面フォーマツ、トデータとは、表示画面上に文字等を
表示する場合の画面のフォーマットを決定するための各
種のデータで、これら各種のデータがフォーマット用メ
モリの中の各レジスタにそれぞれ格納されている。以下
の説明の便宜のための例として、レジスタのアドレス番
号とそのレジスタに格納されているデータの種類との対
応を示すと（アドレス番号０のレジスタをＲＯで表す。

以下同じ）、ＲＯ（水平総文字数）、Ｒ１（水平表示文
字数）、Ｒ２（水平同期位置）、Ｒ３（同期パルス＠）
、Ｒ４（垂直総文字数）、Ｒ５（）−タルラスタアジャ
スト）、Ｒ６（垂直表示文字数）、Ｒ７（垂直同期位置
）、Ｒ８（インタレース）、Ｒ９（最大ラスタアドレス
）の１０データで、画像制御回路はこれらのデータにも
とづき表示装置（以下ＣＲＴと略記する）の画面のフォ
ーマットを制御する。

画面フォーマットデータは所望の画面フォーマットに応
じて変更しな（すればならない。第３図は従来の表示制
御装置の構成を示すブロック図で、図において（１）は
表示データ用メモリ、（２）はフォーマット用メモリ、
（３）は表示データ生成回路、（４）は画像制御回路、
（５）はアドレスラッチである。

第４図は第３図のフォーマット用メモリ（２）へのデー
タ書込み動作を示すフローチャートで、（４０）〜（４
４）は各ステップを示し、画面フォーマットデータは主
装置で準備される。主装置は最初にアドレスを送出して
これをアドレスラッチ（５）に書込み、このアドレスラ
ッチ（５）の出力するアドレスでフォーマット用メモリ
（２）内のレジスタを選択し、ステップ（４２）で主装
置から送出するデータを当該アドレス位置に書込む。レ
ジスタの総数なｎ（レジスタ番号０乃至ｎ−１）とすれ
ば、ステップ（８）の判定ですべてのレジスタへの書込
みが終ったと判定されれば、次の処理へ移り、主装置か
ら表示データを表示データ用メモリ（１）に書込み、こ
の表示データを表示データ生成回路（３）でＣＲＴ表示
データとしてＣＲＴに出力する。この場合、画像制御回
路（４）はフォーマット用メモリ（２）の内容にもとづ
き表示データ生成回路（３）の動作を制御し、かつＣＲ
Ｔ制御信号を出力してＣＲＴを制御する。

画面フォーマットデータを変更するときは第４図に示す
ステップを新しい画面フォーマットデータについて行な
う。

第５図は従来の装置の他の構成を示すブロック図で、図
において第３図と同一符号は同−又は相当部分を示し、
（６）は外部記憶装置、（７）は変換モードフラグであ
る。外部記憶装置（６）はたとえば第１及び第２の２個
のＲＯＭとセレクタで構成されているとして、フォーマ
ット変換モードフラグ（６）が論理ｒＯＪのときには第
１のＲＯＭの内容が出力され、フラグ（６）が論理「１
」のときには第２のＲＯＭの内容が出力されるとする。

画面フォーマットデータの仕様はあらかじめ定められて
おり、かつその仕様の種類は小数に限定されているので
、よく使用される２種類の画面フォーマットデータだけ
をそれぞれ第１及び第２のＲＯ，ＶＩに記憶しておいて
、そのうちのいずれかをセレクタで切り換えて出力する
ように構成しておく。

第３図の場合の動作も第２図の場合と類似しており、第
４図のステップ（４２）において主装置から画面フォー
マットデータそのものを出力するかわりにそのデータを
格納している外部記憶装置（６）のアドレスを出力すれ
ば外部記憶装置（６）から画面フォーマットデータが出
力されて、アドレスラッチ（５）にセットされているア
ドレスにより指定されるフォーマット用メモリ鰺）に書
込まれる。変換モードフラグ（７）の論理を「０」にす
るかｒｌＪにするかに従ってフォーマット用メモリに書
込まれる画面フォーマットデータが異なる。また、変換
モードフラグ（７）のセット、リセットは従来公知の方
法で行なわれる。

〔発明が解決しようとする問題点〕

第３図に示す従来の装置では、画面フォーマットを変更
しようとするときは主装置内に６檎の画面フォーマット
データを用意しておき第４図のフローチャートに示す各
ステップを新しい画面フォーマットデータに対して実行
せねばならず、また第５図に示す従来の装置では画面フ
ォーマットの変更をハードウェアによる切換えで行なっ
ているが、２種類の題をあらかじめ備えていなければな
らぬ点とセレクタを含めたハードウェアが大きくなると
いう点に問題があった。

この発明は上記のような問題点を解決するためになされ
たもので、簡単なハードウェアで画面フォーマットを変
更することができる画像表示制御装置を得ることを目的
としている。

〔問題点を解決するための手段〕

この発明の画像表示制御装置では、画面フォーマットデ
ータの変更を簡単なゲート回路で行なった。　　　゛ 〔作用〕 この発明によると、主装置からの画面フォーマットデー
タは１種類だけとし、これをそのままフォーマット用メ
モリに書込むか、又はこのデータをゲート回路によって
他の種類の画面フォーマットデータに変換して書込む。

〔実施例〕

以下この発明の実施例を図面について説明する。

第１図はこの発明の一実施例を示すブロック図でありて
、第１図において第３図及び第５図と同一符号は同−又
は相当部分を示し、（８）はゲート回路から構成される
画面フォーマットデータ変換装置である。

先に述べた説明例を用い第１のＣＲＴの画面フォーマッ
トデータと第２のＣＲＴの画面フォーマットデータとそ
の両データの変更点の一例を第１表に示す。

第　　　１　　　表 レジスタ番号　第１のＣＲＴ　　第２のＣＲＴ　　　変
更点ＲＯ７１（Ｈ）　　　６１　　印　　　　２４Ｒ１
５０（Ｈ）　　　　５０　　刊 Ｒ２５Ａ（Ｈｌ　　　　５２（Ｈｌ　　　　　　２Ｒ３
０Ａ（ＨＩ　　　　０ＦＩＩ）　　　　　　２，２Ｒ４
１Ｆ（Ｈｌ　　　　１９（Ｈｌ　　　　　２２．２”Ｒ
５０６１Ｈ）　　　　０６（Ｅ（ Ｒ６１９ｔＨ１１９賎 Ｒ７１Ｃ（Ｈｌ　　　　１９　　（社）　　　　２２，
２゜Ｒ８０２（Ｈ）　　　　０２　　圓 Ｒ９０７（Ｈｌ　　　　０Ｄ　　矧　　　　２ｉ　２１
第１表において刊は１６進数表示であることを表し、た
とえばＲ１の父（社）は水平表示文字数が１０進数表示
で８０字であることを表す。変更部は第１のＣＲＴの数
値から第２のＣＲＴの数値に変更するために必要な変更
ビット（「１」→「０」及び「０」→「ｌ力の２進桁を
示す。

たとえばレジスタ番号ＲＯで第２のＣＲＴのデータ６１
刊は第１のＣＲＴのデータ７１（ｉ（）の２４ビツトを
「１」→「０」とすればよく、レジスタ番号Ｒ７Ｏ第２
　（７）　ＣＲＴ　Ｏ７’　−夕１９（Ｈ））を第１　
＋７）　ＣＲＴ　（７）　７’−夕ＩＣ囲の２　ビット
を「１」→「０」とし、２０　　ビットを「０」→「１
」とすればよいことを示している。

第２図は第１図の画面フォーマットデータ変換装置（８
）の設計例を示す回路図で、第１表のデータに対応して
設計された回路である。図においてＤＯ〜０７（ＤＯを
ＬＳＢとする）は主装置から画面フォーマットデータ変
換装置（８）に入力されるデータ、［）０〜ＨＤ７　（
ＨＤＯをＬＳＢとする）は画面フォーマット変換装置（
８）からフォーマット用メモリ（２）に入力されるデー
タ、ＲＯ３、Ｒ２Ｓ　、　Ｒ３Ｓ　、　Ｒ４Ｓ　。

Ｒ７Ｓ　、　Ｒ９Ｓはアドレスラッチ（５）の内容がレ
ジスタ査号ＲＯ、Ｒ２、Ｒ３、Ｒ４、Ｒ７、Ｒ９を示す
ときそれぞれ論理「１」となる信号、公…は変換モード
フラグ（７）の論理を表す信号、（２１）〜（２４）は
オアゲート、（２５）〜（２９）はアンドゲート、（３
０）〜（３４）はエクスクル−シブオアゲートである。

信号ＥＭＨが「０」のときはすべてのアントゲ−）（２
５）〜（２９）の出力が「０」となり、ＤＯ〜Ｄ７はそ
のままＨＤＯ〜ＨＤ７　　として出力される。

ＥＭＨがｒｌＪ、ＲＯ８が「１」のときはアントゲ−）
（２５）の出力だけが「１」となり、Ｄ４の「１」がＨ
Ｄ４のｒＯＪとして出力される。また、たとえばＥＭＨ
＝ｒｌＪでＲ７Ｓが「ｌ」のときはアントゲ−）（２７
）、（２９）の出力が「１」となり、Ｄ２の「１」がＨ
Ｄ２の「０」として、ＤＯの「０」がＨＤＯの「１」と
して出力される。以上のようにして弧が「０」のときは
第１表の第１のＣＲＴのデータが出力され、ＥＭＥ（が
「１」のときは第１表の第２のＣＲＴのデータが出力さ
れる。

第２図は特定の数値例に対応する回路設計例を示すもの
であるが、画面フォーマットデータのどのような組合せ
に対しても第２図に類似したゲート回路により画面フォ
ーマットデータ変換装置！　＋８）を構成できる。また
、多くの場合、種類の異なる画面フォーマットデータの
間には共通な部分が多く、画面フォーマットデータ変換
装置１１８）は一般に比較的簡単なゲート回路で構成す
ることができる。

なお、上記実施例では、２ｍの異なる画面フォーマット
の間の変換について述べたが、３種以上の画面フォーマ
ットの中から任意の１つの画面フォーマットを選択する
場合にもこの発明を応用することができる。その場合に
は変換モードフラグは２ビツト以上となり（たとえば、
４種の画面フォーマットの中からｌｆｌを選択する場合
は２ビツト）、この２ビツト以上の変換モードフラグに
選択するモードを示すビットパターンの信号を設定し、
このビットパターンにより画面フォーマットデータ変換
装置内のゲート回路を制御すればよい。

〔発明の効果〕

以上のようにこの発明によれば、画面フォーマットデー
タ変換装置をゲート回路で構成したので、主装置のプロ
グラムを簡単にすることができ、また各種の画面フォー
マットデータを格納する外部記憶装置も必要とせず、主
装置の負担を軽減し、外部記憶装置へのデータ書込みの
作業を省略することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図の画面フォーマットデータ変換装置の設計例を
示す回路図、第３図は従来の装置の構成の一例を示すブ
ロック図、第４図は第３図のフォーマット用メモリへの
データ書込み動作を示すフローチャート、第５図は従来
の装置の構成の他の例を示すブロック図。 （１）は表示データ用メモリ、１２）はフォーマット用
メモＩＪ、１３）は表示データ生成回路、（４）は画像
制御回路、（７）は変換モードフラグ、（８）は画面フ
ォーマットデータ変換装置、（２１）〜（２４）、（２
５）〜（２９）　、　（３０）〜（３４）はそれぞれゲ
ート回路。 尚、各図中同一符号は同−又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 主装置から送出される画面フォーマットデータを記憶す
   るフォーマット用メモリと、上記主装置から送出される
   画像表示用データを一時記憶する表示データ用メモリと
   、この表示データ用メモリの内容から表示装置に送出す
   る表示データを生成する表示データ生成回路と、上記フ
   ォーマット用メモリの内容にもとづき上記表示データ生
   成回路を制御しかつ上記表示装置を制御する制御信号を
   送出する画像制御回路とを有する画像表示制御装置にお
   いて、 上記フォーマット用メモリに入力すべき画面フォーマッ
   トデータの種類を表す信号が設定される変換モードフラ
   グと、 上記主装置からの画面フォーマットデータと上記変換モ
   ードフラグと、上記主装置からの画像フォーマットデー
   タが上記フォーマット用メモリ内のどのアドレス位置に
   入力されるかを示す信号とを入力して、ゲート回路によ
   り上記主装置からの画面フォーマットデータを上記変換
   モードフラグに対応してあらかじめ定められている画面
   フォーマットデータに変換して上記フォーマット用メモ
   リに入力する画面フォーマットデータ変換装置と、を備
   えたことを特徴とする画像表示制御装置。