JPS6340317B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は、複数の言語の文字パターンを記憶す
る文字発生器に関する。 文字発生器メモリは、異なつた言語の異なつた
文字セツトを表示するために別の読取専用記憶装
置集積回路モジユールによつて置換され得る読取
専用記憶装置集積回路モジユールの形をとること
が多い。最近は、複数の言語を単一の文字メモリ
から供給するようにし、同じ文字を重複して用意
する必要を無くすために１つ又はそれ以上の言語
に共通の文字を複数種類の言語で共用することが
提案されている。このような文字発生器は、例え
ば、米国特許第4122533号に開示されている。こ
の特許の文字発生器は、マルチプレクサを設ける
とともに、リフレツシユ・バツフア４０と文字発
生器読取専用記憶装置４２との間に複数の言語記
号選択プログラマブル読取専用記憶装置を設けて
いる。リフレツシユ・バツフアと文字発生器との
間に変換又は直接メモリを設けると、コストが高
くなり構成が複雑となる。また、アドレス・フイ
ールドを制限し、このアドレス・フイールドのみ
で特定され得るより大きなメモリをアクセスする
ために特別のビツト用のレジスタを使用すること
も知られている。米国特許第4057848号に例示さ
れている従来技術は複雑且つ高価であり、表示装
置に使用するには不適である。 本発明の目的は、複数の言語に使用される文字
パターンを記憶する文字発生器において、上記文
字パターンを発生するためのアドレスを作り出す
のに使用される文字コード信号のビツト数を増加
させることはなく、記憶しておける言語の数を増
加できるようにすることにある。 この目的を達成するために、本発明は、 ｎ個（ｎは２以上の正の整数）の言語に共通に
使用される文字パターンを記憶する共通文字記憶
領域（例えば、第１表の領域１、２および３）
と、 上記ｎ個の言語のうち非選択時（default）に
使用すべき第１の言語に独特の文字パターンを記
憶する非選択時特別文字記憶領域（例えば、第２
表の領域４）と、 上記ｎ個の言語のうち上記第１言語以外の（ｎ
−１）個の言語のそれぞれに独特の文字パターン
をそれぞれ別個に記憶する（ｎ−１）個の選択可
能特別文字記憶領域（例えば、第２表の領域５、
６および７）と、 上記共通文字記憶領域と上記非選択時特別文字
記憶領域とを区別するａ個（ａは正の整数、例え
ば２）のビツトから成る非選択時記憶領域識別信
号（例えば、第２図のリフレツシユ・バツフア２
１の出力ビツト６および７すなわち第１表および
第２表のA10およびA11のビツト）を所定のビツ
ト位置に含むｂ個（ｂはａより大きい整数、例え
ば８）のビツトから成る文字コード信号を発生す
る文字コード発生手段（例えば、第２図のリフレ
ツシユ・バツフア２１）と、 上記非選択時特別文字記憶領域と上記選択可能
特別文字記憶領域とを区別する少くとも１個のビ
ツトから成る特別文字文字記憶領域識別信号（例
えば、第２図のレジスタ１１１のビツト４の信
号）を含み、上記非選択時特別文字記憶領域およ
び上記選択可能特別文字記憶領域から成るｎ個の
特別文字記憶領域のうちの１つを指定する少くと
も（ａ＋１）個（例えば、３）のビツトから成る
特別文字記憶領域選択信号を発生する手段（例え
ば、レジスタ１１１のビツト２、３および４）
と、 上記非選択時記憶領域識別信号が上記非選択時
特別文字記憶領域を示すときの値を有するａ個の
ビツトから成る基準信号（例えば11″）を発生す
る手段と、 上記非選択時記憶領域識別信号と上記基準信号
とを比較する比較手段（例えば、第２図の排他的
論理和反転回路１１３および１１５、ANDゲー
ト１１７、ならびにインバータ１１９）と、 上記比較手段が一致を検出したときには、上記
文字コード信号中の上記非選択時記憶領域識別信
号を上記特別文字領域選択信号で置換して成る少
くとも（ｂ＋１）個のビツトから成るアドレス信
号によつて上記ｎ個の特別文字記憶領域中の特定
の記憶位置を指定させ、上記比較手段が不一致を
検出したときには、上記非選択時特別文字記憶領
域を示す値を有する上記特別文字記憶領域識別信
号を上記文字コード信号に付加して成る少くとも
（ｂ＋１）個のビツトから成るアドレス信号によ
つて上記共通文字記憶領域および非選択時特別文
字記憶領域中の特定の記憶位置を指定させる論理
手段（例えば、第２図のANDゲート１２１，１
２３，１２７，１２９および１３１、ならびに
ORゲート１３３および１３５）と を具備するものである。 このように、本発明によれば、文字コード信号
に非選択時に使用される言語以外の言語の特別文
字記憶領域をアドレスするためのデータを含ませ
ず、文字コード信号中の非選択時特別文字記憶領
域を指定するビツトを利用して論理回路により特
別文字記憶領域選択用のアドレス・データを発生
させるものであるから、文字コード信号記憶用メ
モリの容量を小さくできるとともに、アドレス発
生回路を簡単且つ安価にすることができる。 以下、添付図面を参照して本発明の好ましい実
施例について説明する。 第１図は本発明の実施例を含むキーボード表示
装置を示す。このキーボード表示装置は、マイク
ロプロセツサ１１及びメモリ１３中のプログラム
によつて制御される。キーボード走査コードはキ
ーボード１５からデータ母線１７を介して与えら
れ、記憶及び表示用のコードに変換される。例え
ば、データはASCII又はEBCDICに変換され得
る。変換後、入力コードはメモリ１３に記憶さ
れ、リフレツシユ・バツフア２１に転送される。
リフレツシユ・バツフア２１及び比較置換論理装
置２５のレジスタは、マイクロプロセツサ１１の
アドレス可能メモリ・スペースにマツピングされ
るメモリとすることができる。リフレツシユ・バ
ツフア２１から出力される表示されるべき文字を
示す表示文字コード、文字発生器読取専用記憶装
置２３をアクセスするアドレスの一部として使用
される。リフレツシユ・バツフア２１に記憶され
ている各表示文字コードの高位ビツトは、比較レ
ジスタ中に記憶されているビツトと比較されるた
めに比較置換回路２５に送られる。両者が一致す
ると、置換レジスタに記憶されている置換ビツト
が文字発生器読取専用記憶装置２３の高位アドレ
ス入力に送られる。リフレツシユ・バツフア２１
に記憶されている各表示文字コードの低位ビツト
は、文字発生器メモリ２３に対する中間アドレ
ス・ビツトとして直接使用される。文字発生器メ
モリ２３に対する低位アドレス・ビツト入力は、
表示装置制御カウンタ２７からの走査線クロツク
出力によつて与えられる。表示装置制御カウンタ
２７は、ビツト・クロツク、走査線クロツク、並
びに行及び列クロツクを発生する。これらの各ク
ロツクは、この実施例の場合には陰極線管である
表示装置と同期してデイジタル時間基準動作を行
う１つ又はそれより多くのカウンタからの出力に
よつて与えられる。表示装置３１は表示装置制御
カウンタ２７に周期的に同期パルスを出力するの
で、表示装置制御カウンタ２７は同期が維持され
る。表示装置制御カウンタ２７は、リフレツシ
ユ・バツフア２１のアドレス入力に行及び列クロ
ツクを与える。行及び列クロツクは、表示装置３
１をリフレツシユする間リフレツシユ・バツフア
２１の記憶位置に対するアクセスを制御する。リ
フレツシユ・バツフア２１からの文字コードはデ
ータ出力に与えられ、文字発生器メモリ２３に対
するアドレスの一部を形成する。走査線クロツク
は、残りのすなわち低位アドレス・ビツトを与え
る。いずれの走査線についても、走査線クロツク
は特定の計数値に維持され、リフレツシユ・バツ
フアは各列について異なつた文字コードを出力す
る。このようにして、文字発生器メモリ２３は各
表示装置ラスタ走査線について直列化器２９に１
バイトのパターン・データを出力する。直列化器
２９中のデータ・バイトは画素クロツクによつて
画素データとして表示装置３１へシフトされる。 比較置換論理装置２５は、比較及び置換レジス
タをロードするためにアドレス母線１９及びデー
タ母線１７を介してマイクロプロセツサ１１に接
続されている。論理装置２５中のレジスタは、マ
イクロプロセツサ１１が他のメモリ位置にバイト
を記憶するのと同様に比較及び置換レジスタに対
して値をロードできるようにマイクロプロセツサ
１１のアドレス・スペースにアツプされたメモリ
とすることができる。 本発明の別の実施例においては、比較及び置換
レジスタは、マイクロプロセツサ１１の出力では
なくリフレツシユ・バツフア２１の出力に接続さ
れる。リフレツシユ・バツフア２１の出力へ接続
することにより、比較及び置換レジスタがマイク
ロプロセツサ１１ではなく表示装置制御指令によ
つてロードされることが可能となる。リフレツシ
ユ・バツフアから比較及び置換レジスタをロード
する能力を備えることになり、表示装置データの
各フイールドに対して該フイールドの言語を制御
する表示装置指令を先行させることができる。こ
の別の実施例については後に第３図を参照して詳
細に説明する。上述の比較及び置換レジスタを使
用することによつて、デイレクトリ・メモリを必
要とすることなくあるいは文字発生器メモリを物
理的に変更することなく、各８ビツト表示装置文
字コードの２つの高位アドレス・ビツトを、特定
言語を表示するために文字発生器メモリ２３の特
定セクシヨンをアクセスする３つの高位アドレ
ス・ビツトに変換することができる。 第２図には、リフレツシユ・バツフア２１及び
文字発生器メモリ２３とともに、これらと組合わ
される比較置換論理装置の具体例が示されてい
る。好ましい実施例においては、比較レジスタと
置換レジスタとが組合わされて１つの８ビツト・
レジスタ１１１で構成される。８ビツト・レジス
タ１１１のうち最初の５ビツトが本発明の実施例
において利用される。最初の２ビツトすなわち第
０ビツト及び第１ビツトが比較ビツトを構成し、
次の３ビツト位置すなわち第２、第３、第４ビツ
ト位置が置換ビツトを記憶する。このようにし
て、１バイト指令すなわち表示装置指令が表示装
置の言語を変更することができる。 文字発生器メモリ２３について注目すると、表
示装置制御カウンタ２７からの走査線計数値は、
４つの低位アドレス線Ａ０乃至Ａ３の信号とな
る。リフレツシユ・バツフア２１によつて与えら
れる各文字コード出力はアドレスの残りの部分を
構成する。各文字コードの文字コード・ビツト０
乃至５は、文字発生器メモリ２３のアドレス線Ａ
４乃至Ａ９に信号を与えるのに直接使用される。
各表示文字コードのビツト６及び７は、アドレス
入力Ａ１０，Ａ１１及びＡ１２を発生する比較置
換論理装置に与えられる。 本発明による比較手段は、例えば、ANDゲー
ト１１７に接続される出力を有する排他的論理和
反転回路１１３及び１１５で具体化される。排他
的論理和反転回路１１３は、表示装置文字コー
ド・ビツト６に接続される入力と比較レジスタ・
ビツト０に接続された入力を有する。排他的論理
和反転ゲート１１５は、表示文字コード・ビツト
７に接続された入力と、比較レジスタ・ビツト１
に接続された入力とを有する。ANDゲート１１
７の出力はインバータ１１９によつて反転されて
ゲート１２１及び１２３を条件付ける。表示文字
コードのビツト６又は７がレジスタ１１１の比較
ビツト位置０又は１と異なるときには、複数（こ
の実施例では４つ）の言語に共通に使用される文
字パターンを記憶する共通文字記憶領域（以下、
“共通領域”と略称）中の文字が表示されるべき
である。ゲート１２１及び１２３は、文字発生器
メモリ２３の共通領域に記憶される表示文字をア
クセスするためにアドレス・ビツトＡ１０及びＡ
１１を出力する。ANDゲート１２７，１２９及
び１３１は、表示文字コードのビツト６及び７が
レジスタ１１１の比較ビツト位置０及び１に記憶
されたビツトと同じときにレジスタ１１１の置換
ビツト位置２、３及び４からアドレス入力線Ａ１
０，Ａ１１及びＡ１２に置換ビツト・パターンを
転送するために設けられている。ORゲート１３
３及び１３５は、一致又は不一致状態の双方にお
いてアドレス入力Ａ１０及びＡ１１にそれぞれ信
号を与えるためにANDゲート１２１，１２７及
び１２３，１２９をアドレス入力Ａ１０及びＡ１
１に接続する。ANDゲート１３１の出力は、ア
ドレス入力Ａ１２に直接接続することができる。
これは、この実施例の場合、文字発生器メモリ２
３の共通領域がメモリの最初の半分中に存在し、
従つてＡ１２ビツトはこの領域がアクセスされる
ときに零だからである。メモリの複数の言語のう
ち非選択時に使用すべき言語以外の言語のそれぞ
れに独特の文字パターンを記憶する選択可能特別
文字記憶領域（以下、“選択領域”と略称）がア
クセスされるべきときには、Ａ１２アドレス線は
論理“１”である。従つて、不一致状態では、ゲ
ート１３１はアドレス線Ａ１２に論理“０”を出
力し、文字発生器メモリ２３の共通領域が実効的
にアドレスされる。

【表】 〓

Claims (1)

1. 【特許請求の範囲】 １ ｎ個（ｎは２以上の正の整数）の言語に使用
   される文字パターンを記憶する文字発生器におい
   て 前記ｎ個の言語に共通に使用される文字パター
   ンを記憶する共通文字記憶領域と、 前記ｎ個の言語のうち非選択時に使用すべき第
   １の言語に独特の文字パターンを記憶する非選択
   時特別文字記憶領域と、 前記ｎ個の言語のうち前記第１言語以外の（ｎ
   −１）個の言語のそれぞれに独特の文字パターン
   をそれぞれ別個に記憶する（ｎ−１）個の選択可
   能特別文字記憶領域と、 前記共通文字記憶領域と前記非選択時特別文字
   記憶領域とを区別するａ個（ａは正の整数）のビ
   ツトから成る非選択時記憶領域識別信号を所定ビ
   ツト位置に含むｂ個（ｂはａより大きい正の整
   数）のビツトから成る文字コード信号を発生する
   文字コード発生手段と、 前記非選択時特別文字記憶領域と前記選択可能
   特別文字記憶領域とを区別する少くとも１個のビ
   ツトから成る特別文字記憶領域識別信号を含み、
   前記非選択時特別文字記憶領域および前記選択可
   能特別文字記憶領域とから成るｎ個の特別文字記
   憶領域のうちの１つを指定する少くとも（ａ＋
   １）個のビツトから成る特別文字領域選択信号を
   発生する手段と、 前記非選択時記憶領域識別信号が前記非選択時
   特別文字記憶領域を示すときの値を有するａ個の
   ビツトから成る基準信号を発生する手段と、 前記非選択時記憶領域識別信号と前記基準信号
   とを比較する比較手段と、 前記比較手段が一致を検出したときには、前記
   文字コード信号中の前記非選択時記憶領域識別信
   号を前記特別文字領域選択信号で置換して成る少
   くとも（ｂ＋１）個のビツトから成るアドレス信
   号によつて前記ｎ個の特別文字記憶領域中の特定
   の記憶位置を指定させ、前記比較手段が不一致を
   検出したときには、前記非選択時特別文字記憶領
   域を示す値を有する前記特別文字記憶領域識別信
   号を前記文字コード信号に付加して成る少くとも
   （ｂ＋１）個のビツトから成るアドレス信号によ
   つて前記共通文字記憶領域および非選択時特別文
   字記憶領域中の特定の記憶位置を指定させる論理
   手段と を具備する文字発生器。