JPS649636B2 - - Google Patents

Description

【発明の詳細な説明】 (イ) 発明の技術分野 本発明は、グラフイツク表示データを格納する
グラフイツクメモリのアクセス制御方式に関す
る。

(ロ) 従来技術と問題点 グラフイツク画面が大画面になり、かつカラー
表示機能をもつてくると、かなり大きな容量のグ
ラフイツクメモリが必要となり、またグラフイツ
ク情報をグラフイツクメモリに格納するために、
中央処理装置はかなりの処理時間を要する。

またグラフイツク情報を扱うとき、グラフイツ
クメモリに対してビツト処理（例えばセツトビツ
ト、リセツトビツト）が必要となり、中央処理装
置でこの処理を行うと、グラフイツクメモリから
１ワードのデータを読込む処理、読込んだデータ
を演算する処理、および演算した結果をグラフイ
ツクメモリに書込む処理が必要となり、処理能率
が落ちる。これを補う手段としてハードウエアで
ビツト処理を構成する手段があるが、ReadAND
Modify Writeの方式で実現すると下記の問題が
発生してくる。

(a) グラフイツクメモリは中央処理装置によるア
クセスと、グラフイツクメモリのデータを
CRTに表示させるためにダイナミツクな内部
読出しサイクルによるアクセスとが競合するの
で、Read AND Modify Writeでは複雑な処
理を余儀なくさせられる。

(b) カラー表示の場合、複数のグラフイツクメモ
リが存在するので演算回路等のハードウエア量
が増える。

(ハ) 発明の目的 本発明は、これらの欠点を補い、かつグラフイ
ツク表示データの特徴とグラフイツクメモリを構
成するRAMの特徴を最大限に生かし、必要最小
限のハードウエアで中央処理装置の処理時間を大
幅に削減させることを目的とする。

(ニ) 発明の構成 上記目的を達成するために本発明は処理装置か
ら送出されるグラフイツク表示データをそれぞれ
ランダムアクセスメモリで構成された複数プレー
ン構成のグラフイツクメモリに格納し、グラフイ
ツク画面を制御するグラフイツクデイスプレイコ
ントローラにおいて、プレーン選択手段と、選択
されたプレーンにコラムアドレスストローブ信号
を送出するゲート手段と、データ線を構成する
個々のビツトを選択するビツト選択手段と、選択
されたビツトに対応するランダムアクセスメモリ
素子にライトイネーブル信号を送出するゲート手
段とをそなえ、複数プレーンへの同時書込動作お
よび指定した任意のビツトへの書込み動作を行な
うよう構成したことを特徴とする。

(ホ) 発明の実施例 本発明による実施例を以下、図面により説明す
る。

本発明に関連するグラフイツクデイスプレイコ
ントローラにおけるグラフイツクメモリ周辺の構
成例を第１図に示す。

第１図において、１−１は中央処理装置、１−
２はグラフイツクメモリカウンタ部、１−３はア
ドレスマルチプレクサ部、１−４はグラフイツク
メモリ部、１−５はビデオ合成部、１−ａ〜１−
ｃはアドレスを含む制御線、１−ｄと１−ｅはデ
ータ線、１−ｆはビデオ信号線である。

以下に、各部の機能を説明する。

中央処理装置１−１は、グラフイツクデイスプ
レイコントローラのグラフイツクメモリに対し
て、表示すべきグラフイツクデータをデータ線１
−ｄを経由して送受し、また、１−ａ，１−ｃの
制御線より書込み制御信号を送る。

グラフイツクメモリカウンタ部１−２はグラフ
イツク画面をCRT装置に表示させるために、画
面の表示ドツトに対応してカウントアツプしなが
ら、ダイナミツクに、グラフイツクメモリ部から
グラフイツクデータをデータ線１−ｅに出力させ
る。また１画面表示が完了すると、カウンタは初
期値に戻されてサイクリツクに動作する。

アドレスマルチプレクサ部１−３は、中央処理
装置とグラフイツクメモリカウンタ部のグラフイ
ツクメモリに対するアクセスに対して、競合制御
を行い、制御線（アドレスを含む）の切替制御を
行なつている。

グラフイツクメモリ部１−４は、グラフイツク
画面に対応するグラフイツクデータを格納するた
めのメモリで、ダイナミツクRAMで構成され
る。また後述するカラー表示機能を満足するため
に同一メモリ容量で同一メモリ空間に割当てられ
たグラフイツクメモリ群（プレーンと呼ぶ）が複
数個存在する。（本例では３個のプレーンが存在
する。） ビデオ合成部１−５は、各プレーンのデータ線
１−ｅから出力されるグラフイツクデータを合成
してカラーグラフイツクビデオ信号をビデオ信号
線１−ｆに送出し、CRTにグラフイツク画面を
表示させる。

次にカラーグラフイツク画面表示の基本的な動
作フローを説明する。

本例ではドツト単位に８色のカラー指定が可能
なカラーグラフイツク画面の場合について説明す
る。

第２図において、２−ｂ，２−ｃ，２−ｄは各
プレーンに格納されるグラフイツクデータであ
り、２−ａはCRTに表示されるカラーグラフイ
ツク画面である。

(1) 中央処理装置は各プレーンに対してそれぞれ
２−ｂ，２−ｃ，２−ｄに対応するグラフイツ
クデータを書込む。

(2) グラフイツクメモリカウンタは各プレーンを
同時にアクセスして、２−ｂ，２−ｃ，２−ｄ
のグラフイツクデータをCRTの表示に従つて
ダイナミツクに取出す。

(3) ビデオ合成部において各プレーンの出力を同
時に判定し、各ドツトに対応するビツトの組合
せにより、第５図のカラー指定対応表にしたが
つてカラーを決定して、第２図の２−ａに示す
グラフイツク画面をCRTに表示させる。

したがつて第１図の構成で、第２図に示すよう
なカラーグラフイツク画面を表示させる動作にお
いて、中央処理装置がグラフイツクメモリにグラ
フイツクデータを書込む際に下記のような特徴が
あることが明らかである。

(1) 中央処理装置が各プレーンに対して、それぞ
れ書込んでいると非常に時間を要する。特に各
プレーンのグラフイツクメモリの容量が大きい
となおさらである。

(2) 各プレーンの同一アドレスに共通データがか
なり存在する（第２図の２−ａの重なり合つた
部分を意味する） (3) 各プレーンのデータはカラー指定のコードと
密接な関連がある。

本発明は、以上の特徴を生かして、中央処理装
置のグラフイツクメモリに対する書込み処理を、
効率よく、かつ最小限のハードウエアでサポート
するようにしたものである。

次に、同時書込み動作について説明する。

第３図はグラフイツクメモリ回路（プレーン）
が３個存在する場合の同時書込み機能を実現した
回路構成を示す。

第３図において、３−１はRAS（ローアドレス
ストローブ）送出回路、３−２はCAS（コラムア
ドレスストローブ）送出回路、３−３はプレーン
選択レジスタ、３−４はCASゲート回路、３−
５はグラフイツクメモリ回路（プレーン）、３−
６はRAS信号線、３−７はCAS信号線、３−８
はデータ線である。なお、アドレス線は省略して
ある。

各部の機能は以下の通りである。

RAS送出回路３−１は中央処理装置からのグ
ラフイツクメモリに対する書込み動作があると、
RAS信号を全プレーンのダイナミツクRAMに送
出する回路である。

CAS送出回路３−２は中央処理装置からのグ
ラフイツクメモリに対する書込み動作があると、
ダイナミツクRAMへのCAS信号のタイミングを
出力する回路である。

プレーン選択レジスタ３−３はそれぞれのプレ
ーンに対応した書込み有効／無効を指示するレジ
スタであり、中央処理装置よりグラフイツクメモ
リのプレーンの書込み動作を行う前にその内容が
中央処理装置より指示される。

CASゲート回路３−４はCAS送出回路より発
生するCAS信号のタイミングとプレーン選択レ
ジスタで指定された書込み有効／無効ビツトの論
理積をとり、各プレーンに対応するダイナミツク
RAMへのCAS信号を生成する。

グラフイツクメモリ回路（プレーン）３−５
は、ドツト単位のカラーグラフイツク画面を生成
するための、グラフイツク表示データを格納する
ためのダイナミツクRAMで構成されたものであ
る。

例えばプレーン１，２の同時書込みの動作とし
て (1) 中央処理装置はプレーン選択レジスタのプレ
ーン１，２，３に対応する書込み有効／禁止ビ
ツトをそれぞれ“１”“１”“０”とする。ただ
し“０”は書込み禁止、“１”は書込み有効と
する。

(2) 次に中央処理装置はデータ線に書込みデータ
を送出して、各プレーンに対して書込み動作を
行う。

(3) CASゲート回路により＊CAS1、＊CAS2の
信号がアクテイブ状態となり、プレーン１，２
のグラフイツクメモリにはデータ線上のデータ
が格納され、プレーン３のグラフイツクメモリ
は＊RAS信号はアクテイブとなるが＊CAS信
号（＊CAS3）は出ないので、データ線上のデ
ータは書込まれない。したがつてプレーン選択
レジスタの任意の組合せ指示により任意のグラ
フイツクメモリの同時書込みが実現できる。

すなわち従来のRAM制御回路に総プレーン
数に対応する個数のフリツプフロツプ（プレー
ン選択レジスタ）とNANDゲート（CASゲー
ト回路）を追加するだけで簡単に同時書込み機
能が実現できる。

次に、ビツトストア動作について説明する。

第４図はデータ線のビツトに対応する個数のダ
イナミツクRAMで構成されたグラフイツクメモ
リ群のBiTストア機能を実現した回路構成を示
す。

第４図において、４−１はWE送出回路、４−
２はデータマスクレジスタ、４−３はWEゲート
回路、４−４はグラフイツクメモリ回路である。

各部の機能は以下の通りである。

WE送出回路４−１は中央処理装置からのグラ
フイツクメモリに対する書込み動作があるとダイ
ナミツクRAMへのライトイネーブル信号を送出
する回路である。

データマスクレジスタ４−２は中央処理装置か
ら送出されるデータ線のデータが有効か無効を指
示するレジスタであり、グラフイツクメモリに対
して書込み動作をする前に、中央処理装置により
指示されている。

WEゲート回路４−３はWE送出回路より発生
するライトイネーブル信号をデータマスクレジス
タで指定されたマスクビツトと論理積をとり、デ
ータ線のビツトに対応するダイナミツクRAMの
ライトイネーブル信号を生成する。

グラフイツクメモリ回路４−４はデータ線のビ
ツトに対応する個数（本例では16個）のダイナミ
ツクRAMで構成され、データ線（D0〜15）は１
ビツト毎に接続され、かつWEゲート回路の出力
（＊WE0〜15）も１：１に接続されている。

例えばグラフイツクメモリの任意のアドレスの
０ビツト目に“１”を書込む場合のBiTストアの
処理として、 (1) 中央処理装置はX′7FFF′をデータマスクレジ
スタに書込み、０ビツト目以外はすべてマスク
指示を行う。

(2) 次に中央処理装置はデータ線上（D0〜15）
に仮にX′FFFF′のデータを送出して、書込み
動作を行う。

(3) ＊WE0の信号だけがアクテイブとなり
DRAM0のダイナミツクRAMは書込み動作が
行なわれるが、その他のダイナミツクRAM
は、ライトイネーブル信号がでないので、単に
読出し動作が行なわれ、データ線上のデータが
書込まれることはない。したがつて書込み後の
グラフイツクメモリの該当アドレスのデータは
０ビツトだけ“１”がセツトされ、０ビツト以
外は以前のデータが保持された状態となり、
BiTストア機能が実現できる。すなわちデータ
線のビツトと同数のフリツプフロツプ（データ
マスクレジスタ）とANDゲート回路（WEゲ
ート回路）を従来のダイナミツクRAM制御回
路に追加するだけで、簡単にBiTストア機能が
実現できる。

(ヘ) 発明の効果 (1) 同時書込みの効果 (a) グラフイツクメモリのオールクリア
（ALL“０”）、オールセツト（ALL“１”）は
プレーン選択レジスタをすべて書込み有効に
すれば、グラフイツクメモリが３プレーン存
在するとすれば、中央処理装置が１回のアク
セスで３プレーン同時に書込めるために、従
来に比べて1/3の処理時間ですむ。

(b) 前述のカラーグラフイツク画面を中央処理
装置が各プレーンに対してグラフイツク情報
を格納する場合において、例えば３プレーン
で同時８色のカラー表示のとき、プレーン選
択レジスタの指定ビツトをカラー指定コード
に対応させることによつて、カラーを意識す
ることなくグラフイツクメモリに書込み動作
を行なえば、自動的に各プレーンにデータが
振り分けられる。

(2) BiTストアの効果 (a) BiT処理のために、グラフイツクメモリの
データを読込んで、演算した結果を、再び書
込まなくても、マスクデータレジスタに書込
むだけで、単なる通常の書込み動作で実現で
きるので、処理時間が向上すると同時に複雑
なタイミングが回避され、演算処理部が不必
要なので大幅なハード量の削減ができる。

(b) グラフイツク画面の最小単位はドツトなの
で、グラフイツクメモリのデータをビツト単
位でアクセスする必要性がかなり発生する。
その場合同時書込みの機能が使用できなくな
るので、BiTストアの機能と併用すること
で、同時書込みの機能が有効に生かされる。

複数個存在するグラフイツクメモリの同時書込
みおよびBiTストア機能が、グラフイツク画面の
表示データの特徴（複数のプレーンにおいて同一
アドレス上に同一データが書込まれる場合が非常
に多いこと）と、グラフイツクメモリを構成する
RAMの特徴を最大限に生かし、最小限のハード
ウエア量で実現可能となる。

【図面の簡単な説明】

第１図は本発明による実施例のグラフイツクデ
イスプレイコントローラのグラフイツクメモリ周
辺の構成を示す図、第２図はグラフイツクデータ
とグラフイツク画面の関係を示す図、第３図は同
時書込み回路の構成を示す図、第４図はビツトス
トア回路の構成を示す図、第５図は各プレーン出
力の組合せによるカラー指定対応表を示す図であ
る。 第１図において、１−１は中央処理装置、１−
２はグラフイツクメモリカウンタ部、１−３はア
ドレスマルチプレクサ部、１−４はグラフイツク
メモリ部、１−５はビデオ合成部、１−ａ〜１−
ｃはアドレスを含む制御線、１−ｄと１−ｅはデ
ータ線、１−ｆはビデオ信号線である。

Claims (1)

【特許請求の範囲】
1. １ 処理装置から送出されるグラフイツク表示デ
   ータをそれぞれランダムアクセスメモリで構成さ
   れた複数プレーン構成のグラフイツクメモリに格
   納し、グラフイツク画面を制御するグラフイツク
   デイスプレイコントローラにおいて、プレーン選
   択手段と、選択されたプレーンにコラムアドレス
   ストローブ信号を送出するゲート手段と、データ
   線を構成する個々のビツトを選択するビツト選択
   手段と、選択されたビツトに対応するランダムア
   クセスメモリ素子にライトイネーブル信号を送出
   するゲート手段とをそなえ、複数プレーンへの同
   時書込動作および指定した任意のビツトへの書込
   み動作を行なうよう構成したことを特徴とするグ
   ラフイツクメモリのアクセス制御方式。