JPS6290058A - デ−タ出力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はプリンタ、プロッタ等のデータ出力装置に関し
、さらに詳しくは、ホストシステムとの双方向の通信手
段を有し、ホストシステムから転送されてくるデータを
出力するデータ出力装置に関する。

従来の技術とその問題点 ホストシステムに接続して使用されるデータ出力装置は
、従来、機構的にも電気的にもシンプルでアリ、ホスト
コンピュータシステムより送られて（るデータは即、処
理され出力されていた。このため、ホストシステムから
のデータの転送スピードは、データ出力装置の処理能力
に合うように制限されていた。その後、データ出力装置
の処理能力はそれほど向上してはいないが、機構的な改
良または、バッファ付の出力装置などによって、急速に
増大したホストシステムからのデータを一時保存するこ
とによって、その処理能力は高くなってきている。しか
し、現在のデータ出力装置の多くは、相変わらずデータ
出力装置側からの信号により、ホストシステムからのデ
ータの転送速度を制御している。

このように、データ出力装置においてデータ処理能力に
ついてはある程度向上しているものの、エラー発生時の
処理についてはあまり考慮されていない。一般に、デー
タ出力装置からのエラー信号は、そのシステムがダウン
するまで無視されたり、オペレータの介在によってのみ
検出されていた。この結果、オペレータが直接関知しな
い限り、ささいな異常はしはしば発生している。また、
出力装置とホストからのデータ転送スピードが合わない
、もしくは転送データのフォーマットの使用方法か間違
かっていると言った使用上のミスは、オペレータの介在
なしでは、ホストシステムは検出もチェックも出来なか
った。

問題点を解決するための手段 そこで本発明は、オペレータの介在なしに、データ出力
装置のエラーをホストシステムが検知することが出来る
とともに、発生したエラーの状態に応じて、データ出力
装置を制御することが可能なデータ出力装置を提供する
ことを目的とする。

よって本発明は、ホストシステムとの双方向の通信手段
を有し、ホストシステムから転送されてくるデータを出
力するデータ出力装置において、該データ出力装置のエ
ラーを検知する検知手段と、該エラー検知手段によって
エラーか検知されたとき、エラー検知状態を上記ホスト
システムに通知する手段と、上記エラー検知手段のエラ
ー検知状態に応じて、上記ホストシステムからの所定の
信号によって上記データ出力装置を所定の状態とする制
御手段とを備えたことを特徴とする。

実施例 以下、本実施例の概略を説明する。なお、実施例におい
ては、データ出力装置としてレーザビームプリンタを示
すが、本発明はこれに限定されるものでない。

本実施例のレーザビームプリンタは、ポストシステムか
らプリンターに転送されるプリントされるべきデータと
それに付随したコマンドの転送手段と、それとは逆にプ
リンタがらポストシステムに転送されるプリンタのエラ
ー状態を転送する手段をもつものである。さらに具体的
には、プリントするために、−担プリントイメージをビ
ットマツプメモリーに展開して、それをプリントするよ
うなビットマツプメモリーをもつものである。このプリ
ンタは時には、プリントをコントロールするプリンタエ
ンジンとイメージを作成するシステムコントローラに分
離されるような複合システムとなることもある。このよ
うな複合システムにおいては、システムに大きな影響を
及ぼすオペレーションそして機構上の一般的な問題のほ
かに、数々のシステムエラーが起こる。このようなエラ
ーの状態はプリンタよりホストシステムに通知される。

また、上記エラーはプリンタの制御手段によって、プロ
ッタモードにおけるデータの手順不良のようなシビアエ
ラー、そして、メモリ不良のようなフェイタルエラーな
どに区分される。

以下、実施例を詳細に説明する。本発明に係わるレーザ
ビームプリンタのハードウェアブロック図を第１図に示
す。プリンター５０はホストターミナル４０（通常コン
ピュータ又はコンピュータシステム）から送られる制御
データおよび印字データを受けとる。プリンタ５０はレ
ーザプリントエンジン５２を含み、このエンジン５２は
メカ構造と、このメカ構造を制御するための種々のコン
トロール及び検出を行うマシンコントロールボード５４
とから成る。マシンコントロールボード５４は、ビット
マツプコントローラ５８（後で述べるがビットマツプメ
モリ６０をコントロールする）と同様にビットマツプＣ
ＰＵ５６とタイムシェア方式によって結ばれる。ビット
マツプＣＰＵ５６はインターフェイス６２を経由してホ
ストターミナル４ｏがらの信号（データ）を受信し、フ
ロントパネル７０（第４図参照）によって指示されたフ
ォーマットに従がってプリントデータを作成する。また
、ビットマップコントローラ５８は、フォントカートリ
・ソジ８０からフォントデータやソフトウェアのダウン
ロードの受信を行なう。なお、フォントカートリッジ８
０はオペレータによって選択可能であり、かつ着脱自在
であって、テストプログラムのダウンロードやソフトウ
ェアのバージョンアップにも使われる。

第２図は、ビットマツプＣＰＵ５６におけるデータ処理
のブロック図であり、ビ・ノドマツプＣＰＵ５６はホス
トターミナル４０からのデータ、及び、ホストターミナ
ル４０に対するデータを双方向の伝送チャンネル９０を
経由してコントロールし、また、ビットマツプコントロ
ーラ５８及ヒマジンコントロールボード５４との信号の
コントロールを行なっている。ホストターミナル４０か
らのキャラクタ及びコマンドデータは、ホストインプッ
トプロセス９４がキャラクタ及びコマンドの処理を終了
するまで、一時的にインプットバッファ９２に貯えられ
る。ページバッファ９６には、ビットマツプファイリン
グプロセス９８がビットマツプコントローラ５８にデー
タを渡す処理が終了するまで、ホストインプ・７トプロ
セス９４からのキャラクタ情報が貯えられる。

また、エンジンコントローラプロセス８８ハ、マシンコ
ントロールボード５４に対する制御信号を処理し、エン
ジンのステータスをチェックするとともに、フロントパ
ネルプロセス８６からの指令と同様に、オペレータが指
示した指令をホストインプ・ノドプロセス９４から受は
処理する。フロントパネル（７）　Ｓ　ｗ信号ハ、フロ
ントパネルプロセス８６．エンジンコントロールプロセ
ス８８及びホストインプットプロセス９４からのシステ
ムステータスやエンジンステータスと同様に、ホストア
ウトプットプロセス８４にて処理され、双方向チャンネ
ル９０を経由してホストターミナル４０に送られる。

ビットマツプｃｐｕ５６は第２図に示されるような機能
をもち、また、概念的には第３図に示される６４にバイ
トのメモリー６０をもつ。第３図はバンク１，２．３と
して示される３つの異なったモードを示し、それぞれの
状況（モード）に応じて使いわけられる。バンク１はメ
モリーのアドレス割り付を示す。バンク２はトータル６
４にバイトのシステムＲＡＭエリア１００が３２にバイ
トのシステムＲＯＭエリア１０２とＲＡ　Ｍ　＋０４エ
リアに分割される。システムＲＯＭエリア１０２には通
常動作のためのフオームウェアかフォントカートリ・ノ
ジ８０からダウンロードされ、ＲＡ　Ｍ　１０４エリア
はインプットバッファ９２．ページバッファ９６などに
使用サレル。オペレーションシステムは、第３のフィフ
クに含まれる。これは、上位３２にバイトにあるＲＡＭ
エリア１０４Ａと同様に１０６の３２にバイトのｋＯＭ
又はＲＡＭのミラーされたものである。しかしながら、
４にバイトのローダエリア１０８は、システムエラーチ
ェックに用いられるような場合において、ＲＯＭオペレ
ーティングシステムを一時的に書き替えるため、５４Ｋ
　／＜イトのシステムＲＡＭ１００の下位に３２にバイ
トのシステムがロードされる時にアクティブになる。ま
た、２５６バイトのＲＡＭエリア１１０は、第１図のエ
ンジンのコントロールで述べたもので、６４にバイトメ
モリーの最下位にマツプされている。このメモリーはエ
ンジンコントロールボード５４とピッｌ−７ツ７’　Ｃ
Ｐ　Ｕ　５５の相互のデータ伝送に使われる。シーケン
ス上、３２にバイトのシステムＲＯＭには、パワーオン
時、４にバイトのローダプログラム１０８にジャンプす
るようにＪＵＭＰ命令が組み込まれている。また、ハー
ドウェア上のエラーが検出されると、以下に説明するホ
ストに対してエラー信号（データ）を送出する機能が組
み込まれている。ハードウェア構造に関わるエラーであ
れば基本的にはフェイタルエラーとなり全ての機能が禁
止される。第４図に図示されるフロントパネル７０とプ
リンタ　プロセスコントローラーはデータ伝送を行なう
。エラ一時には、フォール）　Ｌ　Ｅ　Ｄ　１２２は点
灯し、２桁の７セグメント表示装置１２４にエラーコー
ドか表示される。もし、フロントパネルに表示されるエ
ラーかりカバプルエラーであれば、オペレータの介在に
より復帰させるか、ホストからのリセット信号により正
常に戻すことが出来る。

本発明によるデータ出力装置は、基本的にパワーオンシ
ーケンスがいくつかのエラー処理ルーチンを含む４にロ
ーダ−を起動する。そして、４にローダはシステムをシ
ステムＲＡ　Ｍ　１００の下位の３２に／＜イトエリア
にロードし、通常動作時は４　Ｋローターはシステムメ
モリーからはすれる。フェイクルエラーか起こると、４
にローダー１０８はシステムメモリーに再マツプされ、
メカ的なエラーかプログラムエラーかのチェックをする
ために起動される。それから、４にローダ−１Ｏ８はフ
ロントパネル７０にエラーコード１０から７９の何れか
を表示し、ビットマツプｃｐｕ５６のシステムにあるエ
ラー検出およびホストとの通信サブルーチンにデータを
渡す。このデータは８ビツト構成で下位７ビツトはエラ
ーコードを示し、上位の１ビツトはシビアまたはフェイ
タルエラーであることを示すフラグである。このエラー
フードを受けて、これはフロントパネル７０の７セグメ
ント１２４に示されるコードと同一であるが、システム
は現在の状態をホスト・１０に伝送する。また本発明に
よれば、双方向のチャンネル９０を経由してホストに対
し、フロントパネルカラ設定すれたオペレーションフォ
ーマット（キー操作）を全て伝送することも可能である
。

オペレーティングシステムとローダの関連は第５図の１
５０に示される。オペレイティングシステムはコールド
スタートシーケンス１５２カラ開始すれ、ローダ１５４
にて実際のシーケンスか始まる。

ステップ１５６でハードのイニシャライズと自己診断が
行なわれ、その後、コントロールはローダ−からオペレ
ーティングシステムに戻る（１５８）。通常動作はステ
ップ１６０で行なわれ、周期的にステップ１６２でシビ
アエラーのチェック、ステップ１６４でフェイタルエラ
ーのチェックが行なわれる。もし、シビアエラーがステ
ップ１６２て検出されると８ビツトのエラーコードの最
上位ビットにシビアエラーを示すフラグかステップ１６
６で付加され、ローダ−はホストからのリセットコマン
ドをステップ１．６８　、１７０で待つ。もし、リセッ
トコマンドをホスト４０から受けるとローダ−はステッ
プ１５６に戻り、ハードウェアのイニシャライズと自己
診断を行ない、通常動作のためのオペレイティングシス
テムに戻る。

ステップ１６１１にてフゴイタルエラーを検出した場合
は、ステップ１７２てホストに対し通知し、コン！・ロ
ールをローダに移す。ローダ−にはフェイタル処理ルー
チンがあり第４図で示されるフロンドパオルにエラーフ
ードを表示するとともにフリッカ−させアラームｆ鳴ら
すことによりオペレータに警告する。そして、このステ
ップ１７４ては全ての処理（インターラブド）を禁止す
る。これにより、ハードウェアのイニシャライズ及び自
己診断を行なうステップ１５６に戻り、通常動作に戻る
ためには、オペレーターのパワーダウンによるリセット
しか手段がないようにステップ１７６で待つ。

本発明の他の実施例を第６図のオペレーション１５１に
示す。前述第５図と同様にオペレーティングシステムは
ステップ１５２のコールドスタートン−ケンスから始ま
り、コントロールはステップ１５４のリーダーに移る。

ステップ１５６でハードウェアの１ニシヤライズと自Ｅ
−”、診断か行なわれた後、コン１゛ロールはステップ
゛１５８のオペレーティングシステムに移る。通常・助
ｆ′１．はステップ１６ｏかう始マる。もし、ステップ
１６１でエラーが検出されるとステップ１６３でホスト
に通知される。この時、検出し７たエラーがシビアエラ
ーであればエラーフードの最上位のビットにシビアエラ
ーフラグが付加される。その後、コントロールはローダ
ーに移され、ステップ１６５でエラーコードの表示と警
告が行なわれる。ステップ１６７にて検出されたエラー
かシビアエラーかどうか判定され（これは最上位のビッ
トによって判断される）、シビアエラーであればステッ
プ１６５　、１６７　、１６９をホストターミナルから
のリセットコマンド％ＥＳＣ”Ｒ“　を受けるまでルー
プする。ステップ１６９でホストからのコマンドを受け
るとハードウェアのイニシャライズと自己診断を行なう
ためにステップ１５６に戻る。も１９、エラーかシビア
エラーでないと（フェイタルもしくはり力プルエラー）
、ステップ１６５゜１６７をシステムがコールドスター
ト（ステップ１５２）するためにオペレータのパワ・−
オン（リセット）かあるまでループする。

今まで述べてきたようにエラー状唐；はフェイタルとシ
ビアに区分され、また、リカバプルエラーもあり、これ
らのほとんどはフロントパネルの２桁の７セグメント１
２４に表示され、あるものはホスト４０に通知される。

フェイタルエラーでなくシビアエラーはチャンネル９０
を経由してホストからビットマツプＣＰＵに対するコマ
ンドによりプリンタ５０のリセットを行なうことが可能
である。フエイタルエラーはシステムのパワー再投入、
言い換えればオペレーターによりリセットか必要である
。

通常、エラーはエラーコードにより分類される。

リカバプルエラーはコード％　Ｅ　１“から％Ｅ２“で
示される。ＩＯから１９までのエラーコードはパワーオ
ンシーケンスによって検出され全てフエイタルエラーで
ある。２０から２９までのコードはメカエラーでありメ
カニカルコントロールプロセッサによって検出される。

これらは、プリントそのものに関わるため全てフェイタ
ルエラーである。３０から３９までのエラーは一時的（
ディバッグ用）はソフトウェアのバグである。これらの
中にはコモンＲＡＭメモリー（Ｆ　Ｆ　Ｑ　Ｑ　Ｈから
ＦＦＦＦＨ）を経由してのエンジンプロセッサとビット
マツプＣＰＵの通信上のエラーが含まれ、タイミングや
ソフトウェア上のエラーてあり、３０から３３まてが該
当する。ホストのプログラムミスは４０から４９であり
、基本的な接続ミスや通信ミスは５０から５９に示され
る。ソフトウェア上のエラーは６０から６９で通常製品
（ユーザサイド）では起こらない。エラーコード７０か
ら７９までには静電気によるものなど素子の一時的なノ
イズによるものである。

本発明による高機能なコンピュータ用のデータ出力装置
を最大限に使用するためには、ここでは説明していない
が、ホスト４０にセットされるプリンタを動作させるた
めのドライバープログラムは前述されたエラーコードを
判別して必要に応じてシステムリセットを行うことの壮
来るような高度なものでなければならない。

発明の効果 以上の説明からも明らかなように、本発明では、ホスト
システムとの双方向の通信手段を有１−、ホストシステ
ムから転送されてくるデータを出力するデータ出力装置
において、該データ出力装置のエラーを検知する検知手
段と、該エラー検知手段によってエラーが検知されたと
き、エラー検知状態を上記ホストシステムに通知する手
段と、上記エラー検知手段のエラー検知状態に応じて、
上記ホストシステムからの所定の信号によって上記デー
タ出力装置を所定の状態とする制御手段とを備えたこと
を特徴としたため、データ出力装置のエラーをホストシ
ステムが検知することが出来るとともに、発生したエラ
ーの状態に応じてデータ出力装置を制御することによっ
て、システム全体としては、よ−り高度な統合された機
能をもつことができ、パフォーマンスを上げることが可
能となる。

【図面の簡単な説明】

第１図は本発明の実施例であるレーザビームプリンタの
ハードウェアブロック図、第２図は第１図に示すレーザ
ビームプリンタのデータ処理ブロック図、第３図はビッ
トマツプメモリのメモリマツプ図、第４図はフロントパ
ネルの平面図、第５図はオペレイティングシステムとロ
ーダとの関連を示すエラー処理のフローチャート、第６
図は別実施例のエラー処理のフローチャートである。 （４０）・・・ホストターミナル、（５０）・・・レー
ザビームプリンタ、（５６）・・・ビットマツプＣＰＵ
、（９０）・・・双方向チャンネル。

Claims (1)

1. 【特許請求の範囲】 １、ホストシステムとの双方向の通信手段を有し、ホス
   トシステムから転送されてくるデータを出力するデータ
   出力装置において、 該データ出力装置のエラーを検出する検知手段と、 該エラー検知手段によってエラーが検知されたとき、エ
   ラー検知状態を上記ホストシステムに通知する手段と、 上記エラー検知手段のエラー検知状態に応じて、上記ホ
   ストシステムからの所定の信号によって上記データ出力
   装置を所定の状態とする制御手段とを備えたことを特徴
   とするデータ出力装置。 ２、上記制御手段が上記検出手段によって検出されたエ
   ラーの種類を識別する識別手段を有し、該識別手段によ
   って、検出されたエラーが所定の種類のエラーであると
   識別されたとき、上記ホストシステムからの所定の信号
   によって上記データ出力装置を所定の状態とするように
   した特許請求の範囲第１項記載のデータ出力装置。