JPH07271676A - メモリチップ挿入位置チェック装置 - Google Patents
メモリチップ挿入位置チェック装置Info
- Publication number
- JPH07271676A JPH07271676A JP6087294A JP8729494A JPH07271676A JP H07271676 A JPH07271676 A JP H07271676A JP 6087294 A JP6087294 A JP 6087294A JP 8729494 A JP8729494 A JP 8729494A JP H07271676 A JPH07271676 A JP H07271676A
- Authority
- JP
- Japan
- Prior art keywords
- memory chip
- memory
- chip
- insertion position
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 メモリチップの挿入位置の誤りによる誤動作
を防止する。 【構成】 分割されたプログラムの最初の部分を格納し
たメモリチップ１を挿入すべき位置に他のメモリチップ
２、３又は４を挿入すると、そのメモリチップ２、３又
は４の先頭に格納された表示処理部２１、２２又は２３
が起動される。表示処理部２１、２２及び２３は、障害
表示部５にメモリチップの挿入位置を誤った旨のメッセ
ージを表示する処理を実行する。また、分割されたプロ
グラムの最初の部分を格納したメモリチップ１をその挿
入すべき位置に正しく挿入すると、メモリチップ１の先
頭に格納されたチップチェック処理部１１が起動され
る。チップチェック処理部１１は、他のメモリチップ
２、３、４がそれぞれ各所定の位置に正しく挿入された
か否かをチェックし、挿入位置の誤りがあれば、その旨
のメッセージを障害表示部５に表示する。
を防止する。 【構成】 分割されたプログラムの最初の部分を格納し
たメモリチップ１を挿入すべき位置に他のメモリチップ
２、３又は４を挿入すると、そのメモリチップ２、３又
は４の先頭に格納された表示処理部２１、２２又は２３
が起動される。表示処理部２１、２２及び２３は、障害
表示部５にメモリチップの挿入位置を誤った旨のメッセ
ージを表示する処理を実行する。また、分割されたプロ
グラムの最初の部分を格納したメモリチップ１をその挿
入すべき位置に正しく挿入すると、メモリチップ１の先
頭に格納されたチップチェック処理部１１が起動され
る。チップチェック処理部１１は、他のメモリチップ
２、３、４がそれぞれ各所定の位置に正しく挿入された
か否かをチェックし、挿入位置の誤りがあれば、その旨
のメッセージを障害表示部５に表示する。
Description
【０００１】
【産業上の利用分野】本発明は、自動取引装置等の各種
の装置を制御するプログラムを格納したＲＯＭが正しい
位置に挿入されているか否かをチェックするメモリチッ
プ挿入位置チェック装置に関するものである。
の装置を制御するプログラムを格納したＲＯＭが正しい
位置に挿入されているか否かをチェックするメモリチッ
プ挿入位置チェック装置に関するものである。
【０００２】
【従来の技術】従来、金融機関の自動取引装置等におい
ては、入出力装置のプロセッサで実行されるプログラム
がＲＯＭ（リード・オンリ・メモリ）等のメモリチップ
に格納されている。このようなメモリチップは、複数存
在し、各メモリチップにプログラムが分割された状態で
格納されている。そして、プログラムの変更等の保守時
には、これらのメモリチップを取り換えることにより容
易に変更を行なえるようになっている。また、各メモリ
チップのいずれかが不良であると、装置が正常に動作し
ないので、プログラムの最初の部分は、メモリチップの
チェック処理となっている。このチェック処理によっ
て、各メモリチップが正常か否かがチェックされた後に
プログラムが起動される。
ては、入出力装置のプロセッサで実行されるプログラム
がＲＯＭ（リード・オンリ・メモリ）等のメモリチップ
に格納されている。このようなメモリチップは、複数存
在し、各メモリチップにプログラムが分割された状態で
格納されている。そして、プログラムの変更等の保守時
には、これらのメモリチップを取り換えることにより容
易に変更を行なえるようになっている。また、各メモリ
チップのいずれかが不良であると、装置が正常に動作し
ないので、プログラムの最初の部分は、メモリチップの
チェック処理となっている。このチェック処理によっ
て、各メモリチップが正常か否かがチェックされた後に
プログラムが起動される。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来の技術には、次のような課題があった。即ち、上
述した装置では、装置の電源オン直後のメモリチップの
チェック処理において、不良のメモリチップを発見する
ことができるが、最初のメモリチップが２番目以降のメ
モリチップと誤って入れ替えて挿入された場合、電源オ
ン時のプログラムは入出力装置等を制御するためのプロ
グラムの途中からいきなり実行される。つまり、メモリ
チップのチェック処理なしにプログラムが途中から実行
され、暴走してしまう。その結果、装置が誤動作とな
り、障害に至ってしまう場合があった。また、この場
合、保守員等は、障害がメモリチップの挿入誤り以外の
原因よると考えることが多く、障害の原因を解析するの
に時間がかかるという問題があった。
た従来の技術には、次のような課題があった。即ち、上
述した装置では、装置の電源オン直後のメモリチップの
チェック処理において、不良のメモリチップを発見する
ことができるが、最初のメモリチップが２番目以降のメ
モリチップと誤って入れ替えて挿入された場合、電源オ
ン時のプログラムは入出力装置等を制御するためのプロ
グラムの途中からいきなり実行される。つまり、メモリ
チップのチェック処理なしにプログラムが途中から実行
され、暴走してしまう。その結果、装置が誤動作とな
り、障害に至ってしまう場合があった。また、この場
合、保守員等は、障害がメモリチップの挿入誤り以外の
原因よると考えることが多く、障害の原因を解析するの
に時間がかかるという問題があった。
【０００４】
【課題を解決するための手段】本発明のメモリチップ挿
入位置チェック装置は、上述した課題を解決するため、
以下の点を特徴とするものである。プロセッサで実行さ
れるプログラムを複数の部分に分割し、分割された各部
分をそれぞれ格納する複数のメモリチップを備える。装
置の障害の発生状態を表示するための障害表示部を備え
る。複数のメモリチップのうち、プログラムの分割され
た最初の部分以外の部分を格納した各メモリチップの先
頭に格納され、起動時に前記障害表示部へ所定のメッセ
ージを表示する表示処理部を備える。複数のメモリチッ
プのうち、プログラムの分割された最初の部分を格納し
たメモリチップの先頭に格納され、起動時に他の各メモ
リチップの挿入位置をチェックするチップチェック処理
部を備える。
入位置チェック装置は、上述した課題を解決するため、
以下の点を特徴とするものである。プロセッサで実行さ
れるプログラムを複数の部分に分割し、分割された各部
分をそれぞれ格納する複数のメモリチップを備える。装
置の障害の発生状態を表示するための障害表示部を備え
る。複数のメモリチップのうち、プログラムの分割され
た最初の部分以外の部分を格納した各メモリチップの先
頭に格納され、起動時に前記障害表示部へ所定のメッセ
ージを表示する表示処理部を備える。複数のメモリチッ
プのうち、プログラムの分割された最初の部分を格納し
たメモリチップの先頭に格納され、起動時に他の各メモ
リチップの挿入位置をチェックするチップチェック処理
部を備える。
【０００５】
【作用】分割されたプログラムの最初の部分を格納した
メモリチップを挿入すべき位置に他のメモリチップを挿
入すると、そのメモリチップの先頭に格納された表示処
理部が起動される。表示処理部は、障害表示部にメモリ
チップの挿入位置を誤った旨のメッセージを表示する処
理を実行する。この結果、オペレータは、この誤りを迅
速且つ確実に知ることができる。このとき、誤って挿入
された他のメモリチップの番号を併せて表示することに
より、そのメモリチップの正しい挿入位置を知らせるこ
とができる。また、分割されたプログラムの最初の部分
を格納したメモリチップをその挿入すべき位置に正しく
挿入すると、そのメモリチップの先頭に格納されたチッ
プチェック処理部が起動される。チップチェック処理部
は、他のメモリチップがそれぞれ各所定の位置に正しく
挿入されたか否かをチェックし、挿入位置の誤りがあれ
ば、その旨のメッセージを障害表示部に表示する。この
結果、オペレータは、それらの誤りを確実に知ることが
できる。
メモリチップを挿入すべき位置に他のメモリチップを挿
入すると、そのメモリチップの先頭に格納された表示処
理部が起動される。表示処理部は、障害表示部にメモリ
チップの挿入位置を誤った旨のメッセージを表示する処
理を実行する。この結果、オペレータは、この誤りを迅
速且つ確実に知ることができる。このとき、誤って挿入
された他のメモリチップの番号を併せて表示することに
より、そのメモリチップの正しい挿入位置を知らせるこ
とができる。また、分割されたプログラムの最初の部分
を格納したメモリチップをその挿入すべき位置に正しく
挿入すると、そのメモリチップの先頭に格納されたチッ
プチェック処理部が起動される。チップチェック処理部
は、他のメモリチップがそれぞれ各所定の位置に正しく
挿入されたか否かをチェックし、挿入位置の誤りがあれ
ば、その旨のメッセージを障害表示部に表示する。この
結果、オペレータは、それらの誤りを確実に知ることが
できる。
【０００６】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。図１は、本発明のメモリチップ挿入位置チ
ェック装置の一実施例のブロック図であり、図２は、図
１の装置を備えた入出力装置の全体構成図である。図１
に示す装置は、複数のメモリチップ１、２、３、４と、
障害表示部５とを備えている。メモリチップ１の先頭部
分には、チップチェック処理部１１が格納されている。
また、各メモリチップ２、３、４の先頭部分には、それ
ぞれ表示処理部２１、２２、２３が格納されている。
に説明する。図１は、本発明のメモリチップ挿入位置チ
ェック装置の一実施例のブロック図であり、図２は、図
１の装置を備えた入出力装置の全体構成図である。図１
に示す装置は、複数のメモリチップ１、２、３、４と、
障害表示部５とを備えている。メモリチップ１の先頭部
分には、チップチェック処理部１１が格納されている。
また、各メモリチップ２、３、４の先頭部分には、それ
ぞれ表示処理部２１、２２、２３が格納されている。
【０００７】まず、図２について説明する。図示の入出
力装置は、金融機関等の自動取引装置等に備えられたも
のである。従って、その自動取引装置の全体を制御して
いる装置（図示省略）が存在し、上位インタフェース部
６は、その装置とシリアルインタフェースで接続されて
いる。ＣＰＵ７は、入出力装置の全体を制御し、ＲＯＭ
（リード・オンリ・メモリ）８と、ＲＡＭ（ランダム・
アクセス・メモリ）９とを備えている。ＲＯＭ８には、
入出力装置を制御するための制御プログラム等が格納さ
れている。一方、ＲＡＭ９には、入出力インタフェース
１５を介して入力又は出力されるデータが一時的に格納
される。
力装置は、金融機関等の自動取引装置等に備えられたも
のである。従って、その自動取引装置の全体を制御して
いる装置（図示省略）が存在し、上位インタフェース部
６は、その装置とシリアルインタフェースで接続されて
いる。ＣＰＵ７は、入出力装置の全体を制御し、ＲＯＭ
（リード・オンリ・メモリ）８と、ＲＡＭ（ランダム・
アクセス・メモリ）９とを備えている。ＲＯＭ８には、
入出力装置を制御するための制御プログラム等が格納さ
れている。一方、ＲＡＭ９には、入出力インタフェース
１５を介して入力又は出力されるデータが一時的に格納
される。
【０００８】カードリーダ部１２は、顧客の持つ磁気カ
ード等を読み取るものであり、これと、プリンタ部１
３、障害表示部５は、入出力インタフェース１５を介し
てＣＰＵ７と接続されている。そして、カードリーダ部
１２は、ＲＯＭ８内のプログラムに従い、カードのリー
ドライト動作を行なう。プリンタ部１３は、顧客との取
引の結果として渡される明細票への印字等を行なう。障
害表示部５は、ＣＲＴ、液晶表示装置又はその他の表示
板等から成り、明細票の印字障害等のエラーを表示す
る。以上の装置は、図１に示す制御基板に備えられてい
る。即ち、図１の制御基板には図２に示す各部が図示の
ように配置されている。
ード等を読み取るものであり、これと、プリンタ部１
３、障害表示部５は、入出力インタフェース１５を介し
てＣＰＵ７と接続されている。そして、カードリーダ部
１２は、ＲＯＭ８内のプログラムに従い、カードのリー
ドライト動作を行なう。プリンタ部１３は、顧客との取
引の結果として渡される明細票への印字等を行なう。障
害表示部５は、ＣＲＴ、液晶表示装置又はその他の表示
板等から成り、明細票の印字障害等のエラーを表示す
る。以上の装置は、図１に示す制御基板に備えられてい
る。即ち、図１の制御基板には図２に示す各部が図示の
ように配置されている。
【０００９】図２のＲＯＭ８は、図１に示すように、複
数（図示の例では４個）のメモリチップ１〜４から成
り、入出力装置の制御用のプログラムは各メモリチップ
１〜４に分割して格納されている。制御基板１０上に
は、各メモリチップ１〜４を挿入するためのソケットが
設けられており、これらのソケットにより各メモリチッ
プ１〜４の抜き差しが自由に行なえるようになってい
る。これは、各メモリチップ１〜４が劣化した場合又は
プログラムに不具合があった場合に交換できるようにす
るためである。次に、チップチェック処理部１１及び各
表示処理部２１、２２、２３の詳細について説明する。
数（図示の例では４個）のメモリチップ１〜４から成
り、入出力装置の制御用のプログラムは各メモリチップ
１〜４に分割して格納されている。制御基板１０上に
は、各メモリチップ１〜４を挿入するためのソケットが
設けられており、これらのソケットにより各メモリチッ
プ１〜４の抜き差しが自由に行なえるようになってい
る。これは、各メモリチップ１〜４が劣化した場合又は
プログラムに不具合があった場合に交換できるようにす
るためである。次に、チップチェック処理部１１及び各
表示処理部２１、２２、２３の詳細について説明する。
【００１０】図３に、チップチェック処理部１１等の処
理手順を示す。また、図４に、ＲＯＭのメモリ空間を示
す。装置の電源が投入されると、図４に示すメモリ空間
の“０”番地からプログラムの実行が開始される。ま
ず、ステップＳ１では、最初のメモリチップ１のチップ
番号“１”をＮにセットし、ステップＳ２では、最初の
メモリチップ１の全領域を加算して合計値を求める。そ
して、ステップＳ３では、その合計値がチップ番号
“１”のメモリチップに対応した所定値に等しいか否か
をチェックする。これにより、メモリチップが不良であ
るか否をチェックする。合計値が正しくないときは、ス
テップＳ６で、エラーのあるメモリチップ１のチップ番
号“１”とともにエラーがあった旨を障害表示器に表示
する。その後、プログラムを停止する。一方、ステップ
Ｓ３での合計値が所定値と等しければ、ステップＳ４で
チップ番号を更新し、ステップＳ２以降で２番目のメモ
リチップをチェックする。
理手順を示す。また、図４に、ＲＯＭのメモリ空間を示
す。装置の電源が投入されると、図４に示すメモリ空間
の“０”番地からプログラムの実行が開始される。ま
ず、ステップＳ１では、最初のメモリチップ１のチップ
番号“１”をＮにセットし、ステップＳ２では、最初の
メモリチップ１の全領域を加算して合計値を求める。そ
して、ステップＳ３では、その合計値がチップ番号
“１”のメモリチップに対応した所定値に等しいか否か
をチェックする。これにより、メモリチップが不良であ
るか否をチェックする。合計値が正しくないときは、ス
テップＳ６で、エラーのあるメモリチップ１のチップ番
号“１”とともにエラーがあった旨を障害表示器に表示
する。その後、プログラムを停止する。一方、ステップ
Ｓ３での合計値が所定値と等しければ、ステップＳ４で
チップ番号を更新し、ステップＳ２以降で２番目のメモ
リチップをチェックする。
【００１１】即ち、２番目のメモリチップの挿入位置に
格納されているメモリチップの全領域を加算して合計値
を求める。そして、ステップＳ３では、その合計値がチ
ップ番号“２”のメモリチップ２に対応した所定値と等
しいか否かをチェックする。これにより、メモリチップ
２が不良であるか又は３番目若しくは４番目のメモリチ
ップ３、４が誤って２番目のメモリチップ２の挿入位置
に挿入されているか否かをチェックする。従って、合計
値が正しくないときは、ステップＳ６で、エラーのある
メモリチップの番号“２”とともにエラーがあった旨を
障害表示器に表示し、その後、プログラムを停止する。
一方、ステップＳ３での合計値が所定値と等しければ、
ステップＳ４でチップ番号を更新し、ステップＳ２以降
で３番目のメモリチップをチェックする。また、４番目
のメモリチップも同様にチェックする。
格納されているメモリチップの全領域を加算して合計値
を求める。そして、ステップＳ３では、その合計値がチ
ップ番号“２”のメモリチップ２に対応した所定値と等
しいか否かをチェックする。これにより、メモリチップ
２が不良であるか又は３番目若しくは４番目のメモリチ
ップ３、４が誤って２番目のメモリチップ２の挿入位置
に挿入されているか否かをチェックする。従って、合計
値が正しくないときは、ステップＳ６で、エラーのある
メモリチップの番号“２”とともにエラーがあった旨を
障害表示器に表示し、その後、プログラムを停止する。
一方、ステップＳ３での合計値が所定値と等しければ、
ステップＳ４でチップ番号を更新し、ステップＳ２以降
で３番目のメモリチップをチェックする。また、４番目
のメモリチップも同様にチェックする。
【００１２】ステップＳ５で最終のチップまでチェック
したと判定されると、ステップＳ７以降を実行する。即
ち、すべてのメモリチップ１〜４についてステップＳ３
の判別結果が肯定であれば、ステップＳ７で、上位イン
タフェース部６からのコマンド受信待ちとなる。ステッ
プＳ８で、コマンドを受信したと判定すると、ステップ
Ｓ９で、そのコマンドの内容に従ってコマンド処理を行
なう。このようなコマンド処理では、例えば、カードリ
ーダ部１２によるカードのリード処理、プリンタ部１３
による明細票の印字等を行なう。そして、ステップＳ１
０で、上位インタフェース部６を介して図示しない上位
装置にレスポンスを送信する。
したと判定されると、ステップＳ７以降を実行する。即
ち、すべてのメモリチップ１〜４についてステップＳ３
の判別結果が肯定であれば、ステップＳ７で、上位イン
タフェース部６からのコマンド受信待ちとなる。ステッ
プＳ８で、コマンドを受信したと判定すると、ステップ
Ｓ９で、そのコマンドの内容に従ってコマンド処理を行
なう。このようなコマンド処理では、例えば、カードリ
ーダ部１２によるカードのリード処理、プリンタ部１３
による明細票の印字等を行なう。そして、ステップＳ１
０で、上位インタフェース部６を介して図示しない上位
装置にレスポンスを送信する。
【００１３】尚、図４に示すＲＯＭメモリ空間におい
て、プログラムの分割部分の所に表示処理部２１、２
２、２３がはさまれることになるが、プログラムの実行
過程においてはこの部分が飛ばして実行が進められる。
例えば、プログラム（１）の最後の部分では、表示処理
部２１の部分は飛ばしてプログラム（２）の先頭から実
行が続けられる。従って、表示処理部２１、２２、２３
の存在する部分には、プログラムを書き込まないという
約束にしておくこととする。あるいは、表示処理部２
１、２２、２３の存在する部分をプログラムが使用する
アドレス空間から除外するようにしてもよい。以上が最
初のメモリチップ１を正しい位置に挿入した場合の装置
の動作の説明である。
て、プログラムの分割部分の所に表示処理部２１、２
２、２３がはさまれることになるが、プログラムの実行
過程においてはこの部分が飛ばして実行が進められる。
例えば、プログラム（１）の最後の部分では、表示処理
部２１の部分は飛ばしてプログラム（２）の先頭から実
行が続けられる。従って、表示処理部２１、２２、２３
の存在する部分には、プログラムを書き込まないという
約束にしておくこととする。あるいは、表示処理部２
１、２２、２３の存在する部分をプログラムが使用する
アドレス空間から除外するようにしてもよい。以上が最
初のメモリチップ１を正しい位置に挿入した場合の装置
の動作の説明である。
【００１４】ところが、装置の試験時又は装置の保守の
ためメモリチップを交換する際に、最初のメモリチップ
１の位置に２番目以降のメモリチップ２、３又は４を誤
って挿入し、そのまま装置の電源を投入してしまう場合
もある。この場合に、２番目以降のメモリチップ２、３
又は４の先頭部分に格納された表示処理部２１、２２又
は２３が“０”番地として起動される。これにより、障
害表示部５に挿入位置が誤りである旨が表示される（図
４ステップＳ１１）。この結果、最初のメモリチップが
他のメモリチップと入れ変わって挿入された場合でも、
入出力装置を制御するプログラムの途中から処理が実行
されることがない。このため、装置の異常動作を防止で
き、障害の解析に時間がかかることを防止することがで
きる。
ためメモリチップを交換する際に、最初のメモリチップ
１の位置に２番目以降のメモリチップ２、３又は４を誤
って挿入し、そのまま装置の電源を投入してしまう場合
もある。この場合に、２番目以降のメモリチップ２、３
又は４の先頭部分に格納された表示処理部２１、２２又
は２３が“０”番地として起動される。これにより、障
害表示部５に挿入位置が誤りである旨が表示される（図
４ステップＳ１１）。この結果、最初のメモリチップが
他のメモリチップと入れ変わって挿入された場合でも、
入出力装置を制御するプログラムの途中から処理が実行
されることがない。このため、装置の異常動作を防止で
き、障害の解析に時間がかかることを防止することがで
きる。
【００１５】次に、図５を参照して、メモリチップの挿
入位置を誤ったときの動作を説明する。例えば、図５
（ａ）に示すように、２番目のメモリチップ２を最初の
メモリチップ１を挿入すべき位置に挿入すると、表示処
理部２１がＲＯＭメモリ空間上での“０”番地となる。
これにより、障害表示部５にエラーコードが表示され、
装置が停止する。従って、保守員はエラーコードを見れ
ば、メモリチップの挿入位置を誤ったことをすぐに知る
ことができる。これに対し、図５（ｂ）に示すように、
従来の技術では、プログラム（２）がいきなり起動され
てしまい、装置が暴走を始めてしまうことがあった。
入位置を誤ったときの動作を説明する。例えば、図５
（ａ）に示すように、２番目のメモリチップ２を最初の
メモリチップ１を挿入すべき位置に挿入すると、表示処
理部２１がＲＯＭメモリ空間上での“０”番地となる。
これにより、障害表示部５にエラーコードが表示され、
装置が停止する。従って、保守員はエラーコードを見れ
ば、メモリチップの挿入位置を誤ったことをすぐに知る
ことができる。これに対し、図５（ｂ）に示すように、
従来の技術では、プログラム（２）がいきなり起動され
てしまい、装置が暴走を始めてしまうことがあった。
【００１６】また、この表示の際、図５（ａ）のステッ
プＳ１２のように、誤って挿入したメモリチップの番号
が表示されるようにすることにより、そのメモリチップ
をどの位置に挿入し直すべきかを保守員に知らせること
ができる。一方、最初のメモリチップ１を正しい位置に
挿入し、２番目〜４番目のメモリチップ２〜４の挿入位
置を誤ったときは、前述したように、チップチェック処
理部１１によりその挿入誤りが検出される。この場合、
チップ番号Ｎがエラーコードとともに障害表示部５に表
示されることにより誤ったメモリチップが挿入されたソ
ケットの位置を保守員等に知らせることができる。
プＳ１２のように、誤って挿入したメモリチップの番号
が表示されるようにすることにより、そのメモリチップ
をどの位置に挿入し直すべきかを保守員に知らせること
ができる。一方、最初のメモリチップ１を正しい位置に
挿入し、２番目〜４番目のメモリチップ２〜４の挿入位
置を誤ったときは、前述したように、チップチェック処
理部１１によりその挿入誤りが検出される。この場合、
チップ番号Ｎがエラーコードとともに障害表示部５に表
示されることにより誤ったメモリチップが挿入されたソ
ケットの位置を保守員等に知らせることができる。
【００１７】尚、上述した実施例では、本発明を自動取
引装置の入出力装置に適用した場合について説明した
が、本発明はこれに限らず、プログラムをＲＯＭ化して
いるあらゆる装置に適用することができる。また、メモ
リチップは、ＲＯＭに限らず、ＲＡＭ等の他のメモリチ
ップでも差し支えない。
引装置の入出力装置に適用した場合について説明した
が、本発明はこれに限らず、プログラムをＲＯＭ化して
いるあらゆる装置に適用することができる。また、メモ
リチップは、ＲＯＭに限らず、ＲＡＭ等の他のメモリチ
ップでも差し支えない。
【００１８】
【発明の効果】以上説明したように、本発明のメモリチ
ップ挿入位置チェック装置によれば、最初のメモリチッ
プ以外の他のメモリチップの先頭部分に挿入を誤った旨
の所定のメッセージを表示する表示処理部を格納するよ
うにしたので、装置の電源オン直後のメモリチェック処
理において、最初のメモリチップが２番目以降のメモリ
チップと入れ替わって挿入された場合にも、その状態を
すぐに判別することができる。このため、装置が誤動作
を起こすことを防止でき、障害の原因を迅速に解析する
ことができる。
ップ挿入位置チェック装置によれば、最初のメモリチッ
プ以外の他のメモリチップの先頭部分に挿入を誤った旨
の所定のメッセージを表示する表示処理部を格納するよ
うにしたので、装置の電源オン直後のメモリチェック処
理において、最初のメモリチップが２番目以降のメモリ
チップと入れ替わって挿入された場合にも、その状態を
すぐに判別することができる。このため、装置が誤動作
を起こすことを防止でき、障害の原因を迅速に解析する
ことができる。
【図１】本発明のメモリチップ挿入位置チェック装置の
一実施例のブロック図である。
一実施例のブロック図である。
【図２】入出力装置の全体構成図である。
【図３】入出力装置の制御手順を説明するフローチャー
トである。
トである。
【図４】メモリ空間及び表示処理の説明図である。
【図５】本発明の装置の動作の説明図である。
１〜４ メモリチップ（ＲＯＭ） ５ 障害表示部 １１ チップチェック処理部 ２１、２２、２３ 表示処理部
Claims (2)
- 【請求項１】 プロセッサで実行されるプログラムを複
数の部分に分割し、分割された各部分をそれぞれ格納す
る複数のメモリチップと、 装置の障害の発生状態を表示するための障害表示部と、 前記複数のメモリチップのうち、前記プログラムの分割
された最初の部分以外の部分を格納した各メモリチップ
の先頭に格納され、起動時に前記障害表示部へ所定のメ
ッセージを表示する表示処理部と、 前記複数のメモリチップのうち、前記プログラムの分割
された最初の部分を格納したメモリチップの先頭に格納
され、起動時に他の各メモリチップの挿入位置をチェッ
クするチップチェック処理部とから成ることを特徴とす
るメモリチップ挿入位置チェック装置。 - 【請求項２】 前記表示処理部が前記障害表示部に表示
する所定のメッセージは、前記メモリチップの挿入誤り
が生じている旨及び当該表示処理部が格納されたメモリ
チップの番号であることを特徴とする請求項１記載のメ
モリチップ挿入位置チェック装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6087294A JPH07271676A (ja) | 1994-04-01 | 1994-04-01 | メモリチップ挿入位置チェック装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6087294A JPH07271676A (ja) | 1994-04-01 | 1994-04-01 | メモリチップ挿入位置チェック装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07271676A true JPH07271676A (ja) | 1995-10-20 |
Family
ID=13910800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6087294A Pending JPH07271676A (ja) | 1994-04-01 | 1994-04-01 | メモリチップ挿入位置チェック装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07271676A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998024287A1 (en) * | 1996-11-27 | 1998-06-04 | Daewoo Electronics Co., Ltd. | Element-insert possibility tester and a method therefor on a printed circuit board |
| WO1998024289A1 (en) * | 1996-11-27 | 1998-06-04 | Daewoo Electronics Co., Ltd. | Apparatus and method for automatically inputting component information in automatic mounting device |
| WO1999030545A1 (en) * | 1997-12-04 | 1999-06-17 | Daewoo Electronics Co., Ltd. | A pcb testing circuit for an automatic inserting apparatus and a testing method therefor |
| WO1999030546A1 (en) * | 1997-12-05 | 1999-06-17 | Daewoo Electronics Co., Ltd. | Method and apparatus for correcting automatic insertion path |
-
1994
- 1994-04-01 JP JP6087294A patent/JPH07271676A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998024287A1 (en) * | 1996-11-27 | 1998-06-04 | Daewoo Electronics Co., Ltd. | Element-insert possibility tester and a method therefor on a printed circuit board |
| WO1998024289A1 (en) * | 1996-11-27 | 1998-06-04 | Daewoo Electronics Co., Ltd. | Apparatus and method for automatically inputting component information in automatic mounting device |
| WO1999030545A1 (en) * | 1997-12-04 | 1999-06-17 | Daewoo Electronics Co., Ltd. | A pcb testing circuit for an automatic inserting apparatus and a testing method therefor |
| WO1999030546A1 (en) * | 1997-12-05 | 1999-06-17 | Daewoo Electronics Co., Ltd. | Method and apparatus for correcting automatic insertion path |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6290058A (ja) | デ−タ出力装置 | |
| JPH07200051A (ja) | 電子制御装置の自己診断システム及びその診断方法 | |
| JP2001236483A (ja) | 携帯可能電子装置 | |
| JPH0647997A (ja) | 印字装置 | |
| JPH07271676A (ja) | メモリチップ挿入位置チェック装置 | |
| JPS6324440A (ja) | 多重プロセッサ・システム用システム管理装置 | |
| JPH08147122A (ja) | 印刷／表示動作監視装置 | |
| JP3871004B2 (ja) | 印刷装置 | |
| JP3315266B2 (ja) | 自己診断状況表示方式 | |
| KR20000061449A (ko) | 컴퓨터 시스템에서의 자가 진단 방법 및 그 장치 | |
| JP2878293B2 (ja) | プリンタの拡張フォント供給装置 | |
| JP2833928B2 (ja) | 診断初期化方式 | |
| JP3060376U (ja) | メモリ装置 | |
| JPH04324524A (ja) | プログラムメモリのデータ診断方法 | |
| JPS6220579B2 (ja) | ||
| JPS5991508A (ja) | 複写機の異常検出方法 | |
| JP2635777B2 (ja) | プログラマブル・コントローラ | |
| JPH06103098A (ja) | 情報処理装置 | |
| JPH076103A (ja) | 入出力チャネルの障害処理システム | |
| JPH01265343A (ja) | 記憶装置の検査方法 | |
| JPH11259332A (ja) | 計算機システム装置 | |
| JPH0547842B2 (ja) | ||
| JPS63239577A (ja) | Ｉｃカ−ド | |
| JPH06149609A (ja) | 電子計算機の診断方式 | |
| JPH03105493A (ja) | 管理情報入出力装置 |