JPH04324524A - プログラムメモリのデータ診断方法 - Google Patents

プログラムメモリのデータ診断方法

Info

Publication number
JPH04324524A
JPH04324524A JP3094548A JP9454891A JPH04324524A JP H04324524 A JPH04324524 A JP H04324524A JP 3094548 A JP3094548 A JP 3094548A JP 9454891 A JP9454891 A JP 9454891A JP H04324524 A JPH04324524 A JP H04324524A
Authority
JP
Japan
Prior art keywords
program data
program
program storage
processor
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3094548A
Other languages
English (en)
Inventor
Masataka Shidara
設樂 昌孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3094548A priority Critical patent/JPH04324524A/ja
Publication of JPH04324524A publication Critical patent/JPH04324524A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はプログラム格納メモリに
格納されたプログラムデータを読出して動作するプロセ
ッサによって制御される装置に係り、特に該プロセッサ
がプログラムデータの版数の差により誤動作しないよう
にするプログラムメモリのデータ診断方法に関する。
【0002】ROMの如きプログラム格納メモリに格納
されたプログラムデータを読出して動作するプロセッサ
によって制御される装置には、一つのプロセッサが複数
のROMを使用するものと、複数のプロセッサが夫々一
つのROM又は複数のROMを使用するものとがある。
【0003】ところで、ROMに格納されたプログラム
データは、時間が経過するに伴い、種々の原因で修正さ
れ、バージョンアップされるが、このバージョンアップ
されたプログラムデータが格納されたROMの版数は、
順次上昇する。
【0004】従って、版数の異なるROMから読出され
たプログラムデータによって、プロセッサに指示される
命令の内容は、相違する場合が多いが、このため、装置
が誤動作しないことが必要である。
【0005】
【従来の技術】プロセッサによって制御される装置には
、一つのプロセッサが、プログラムデータが格納された
複数のROMを使用する場合と、複数のプロセッサが、
プログラムデータが格納された単数又は複数のROMを
夫々使用する場合とがある。
【0006】一つのプロセッサが複数のROMを使用す
る場合、夫々のROMに格納されているプログラムデー
タが同一バージョンで無く、版数に差があると、夫々の
ROMに格納されているプログラムデータが異なる命令
を記述しているために、プロセッサは正しく命令を判断
することが出来ず、従って、装置は正常な動作をするこ
とが出来ない。
【0007】又、複数のプロセッサが夫々版数の異なる
一つのROMを使用する場合も、複数のプロセッサが異
なる命令を記述しているプログラムデータで動作するた
め、装置として正常な動作をすることが出来ない。
【0008】そして、複数のプロセッサが、夫々版数の
異なる複数のROMを使用しても、同様である。従来、
このような装置で動作が異常であると、色々調べた後、
ROMの版数が相違するために、正常に動作しないと判
断していた。
【0009】
【発明が解決しようとする課題】上記の如く、従来は装
置の動作が異常であることから、種々原因を調べた後、
ROMの版数に差があることから、正常に動作しないと
判定しているため、障害処理時間が長くかかり、特に、
たまたまプログラムデータの改版された部分の使用頻度
が低く、特殊な条件下でしか使用されない場合は、障害
が再現する機会が少なく、原因の特定が非常に困難とな
るという問題がある。
【0010】本発明はこのような問題点に鑑み、ROM
の版数の不一致を初期設定時にプロセッサが検出した時
、異常を通知し得るようにして、装置に障害が発生する
前に、プログラムデータのバージョンの差を検出するこ
とを目的としている。
【0011】
【課題を解決するための手段】図1は本発明の原理を説
明するブロック図である。図1(A) において、装置
1は複数のプログラム格納メモリ2〜3と、この複数の
プログラム格納メモリ2〜3に格納されたプログラムデ
ータを読出して動作するプロセッサ4とを備えている。
【0012】そして、複数のプログラム格納メモリ2〜
3に対し、夫々格納されたプログラムデータの組合わせ
情報5〜6を各プログラム格納メモリ2〜3毎に予め記
録し、プロセッサ4が初期設定時に、このプログラムデ
ータの組合わせ情報5〜6を参照して、各プログラム格
納メモリ2〜3に夫々格納されたプログラムデータの組
合わせの良否を判定し、例えば、図示省略した表示部等
に表示する。
【0013】又、図1(B) において、装置7は単数
のプログラム格納メモリ8又は複数のプログラム格納メ
モリ8〜9から構成される複数のメモリ群10〜11と
、このメモリ群10〜11毎に、夫々対応する単数のプ
ログラム格納メモリ8又は複数のプログラム格納メモリ
8〜9に格納されたプログラムデータを夫々読出して動
作する複数のプロセッサ12〜13とを備えている。
【0014】そして、単数のプログラム格納メモリ8又
は複数のプログラム格納メモリ8〜9に対し、夫々格納
されたプログラムデータの版数情報14〜15を各プロ
グラム格納メモリ8〜9毎に予め記録し、複数のプロセ
ッサ12〜13が初期設定時に、このプログラムデータ
の版数情報14又は14〜15を夫々参照して、各プロ
グラム格納メモリ8又は8〜9に夫々格納されたプログ
ラムデータの版数の不一致を検出し、例えば、図示省略
した表示部等に表示する。
【0015】
【作用】上記の如く構成することにより、プロセッサ4
はプログラム格納メモリ2の組合わせ情報5と、プログ
ラム格納メモリ3の組合わせ情報6とが一致すれば、プ
ログラム格納メモリ2と3の組合わせが良であり、一致
しなければ組合わせが不良であると判定し、表示部等に
表示することが出来る。
【0016】又、プロセッサ12及び13は、メモリ群
10のプログラム格納メモリ8に記録された版数情報1
4と、メモリ群11のプログラム格納メモリ8に記録さ
れた版数情報14とを相互に参照して、プログラムデー
タの不一致を検出することが出来る。
【0017】又、メモリ群10のプログラム格納メモリ
8に記録された版数情報14及び、プログラム格納メモ
リ9に記録された版数情報15と、メモリ群11のプロ
グラム格納メモリ8に記録された版数情報14及び、プ
ログラム格納メモリ9に記録された版数情報15とを相
互に参照して、プログラムデータの不一致を検出するこ
とが出来る。
【0018】従って、装置1又は7が動作を開始する前
の初期設定時に、プログラムデータの版数が一致してい
ない場合、この不一致が通知されるため、装置1又は7
の異常動作時の調査を容易とすることが出来る。
【0019】
【実施例】図2は本発明の一実施例を示す回路のブロッ
ク図である。ROM16と17にプログラムデータを記
録する場合、プログラムデータの組合わせ情報として、
版数情報14がROM16に、版数情報15がROM1
7に夫々記録される。
【0020】そして、例えば、ROM16には、プロセ
ッサ4の初期設定時に、版数情報14と15を読出して
比較し、不一致の場合は表示部18に異常表示する動作
を指示する診断プログラムデータが記録されている。
【0021】装置1に電源が投入されると、プロセッサ
4は、ROM16と17からプログラムデータを読出し
て、このプログラムデータの指示に従って動作するが、
先ずROM16から読出した診断プログラムデータの指
示により、ROM16と17の版数情報14と15を夫
々読出して比較する。
【0022】この比較結果が一致すれば、プロセッサ4
は次の通常処理動作に移行するが、一致しない場合、表
示部18にプログラムデータの版数不一致を表示した後
、動作を停止する。
【0023】図3は本発明の他の実施例を示す回路のブ
ロック図である。ROM19と20にプログラムデータ
を記録する場合、プログラムデータの版数情報14がR
OM19に、プログラムデータの版数情報15がROM
20に夫々記録される。
【0024】そして、ROM19には、プロセッサ12
の初期設定時に、ROM19の版数情報14を読出し、
プロセッサ13と情報の交換を行って、ROM版数の不
一致を検出した場合、表示部21に異常表示する動作を
指示する診断プログラムデータが記録され、ROM20
には、プロセッサ13の初期設定時に、ROM20の版
数情報15を読出し、プロセッサ12と情報の交換を行
って、ROM版数の不一致を検出した場合、表示部21
に異常表示する動作を指示する診断プログラムデータが
記録されている。
【0025】装置7に電源が投入されると、プロセッサ
12は、ROM19からプログラムデータを読出して、
このプログラムデータの指示に従って動作するが、先ず
ROM19から読出した診断プログラムデータの指示に
より、ROM19の版数情報14を読出し、プロセッサ
13が送出するROM20の版数情報15と比較する。
【0026】この比較結果が一致すれば、プロセッサ1
2は次の通常処理に移行するが、一致しない場合、表示
部21にプログラムデータの版数不一致信号を送出した
後、動作を停止する。
【0027】又、プロセッサ13は、ROM20からプ
ログラムデータを読出して、このプログラムデータの指
示に従って動作するが、先ずROM20から読出した診
断プログラムデータの指示により、ROM20の版数情
報15を読出し、プロセッサ12が送出するROM19
の版数情報14と比較する。
【0028】この比較結果が一致すれば、プロセッサ1
3は次の通常処理に移行するが、一致しない場合、表示
部21にプログラムデータの版数不一致信号を送出した
後、動作を停止する。
【0029】表示部21はプロセッサ12と13が送出
した版数不一致信号を論理和して表示する。図3はRO
Mを夫々1個使用した場合を示したが、複数の場合も同
様である。
【0030】
【発明の効果】以上説明した如く、本発明はROMの版
数を初期設定時に照合して、不一致であれば、表示され
てプロセッサの動作が停止するため、プログラムデータ
の版数の差による装置の誤動作が防止されると共に、装
置障害調査を容易とすることが出来る。
【図面の簡単な説明】
【図1】  本発明の原理を説明するブロック図
【図2
】  本発明の一実施例を示す回路のブロック図
【図3
】  本発明の他の実施例を示す回路のブロック図
【符号の説明】
1、7  装置 2、3、8、9  プログラム格納メモリ4、12、1
3  プロセッサ 5、6  組合わせ情報 10、11  メモリ群 14、15  版数情報 16、17、19、20  ROM 18、21  表示部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  複数のプログラム格納メモリ(2) 
    〜(3) と、該複数のプログラム格納メモリ(2) 
    〜(3) に格納されたプログラムデータを読出して動
    作するプロセッサ(4) とを備えた装置(1) にお
    いて、該複数のプログラム格納メモリ(2) 〜(3)
     に対して、夫々格納されたプログラムデータの組合わ
    せ情報(5) 〜(6) を各プログラム格納メモリ(
    2) 〜(3) 毎に予め記録し、前記プロセッサ(4
    ) が初期設定時に、該プログラムデータの組合わせ情
    報(5) 〜(6) を参照して、各プログラム格納メ
    モリ(2) 〜(3) に夫々格納されたプログラムデ
    ータの組合わせの良否を判定するようにしたことを特徴
    とするプログラムメモリのデータ診断方法。
  2. 【請求項2】  単数又は複数のプログラム格納メモリ
    (8) 〜(9) から構成される複数のメモリ群(1
    0)〜(11)と、該メモリ群(10)〜(11)毎に
    夫々対応する単数又は複数のプログラム格納メモリ(8
    ) 〜(9) に格納されたプログラムデータを夫々読
    出して動作する複数のプロセッサ(12)〜(13)と
    を備えた装置(7) において、該単数又は複数のプロ
    グラム格納メモリ(8) 〜(9) に対し、夫々格納
    されたプログラムデータの版数情報(14)〜(15)
    を各プログラム格納メモリ(8) 〜(9) 毎に予め
    記録し、前記複数のプロセッサ(12)〜(13)が初
    期設定時に、該プログラムデータの版数情報(14)〜
    (15)を夫々参照して、各プログラム格納メモリ(8
    ) 〜(9)に夫々格納されたプログラムデータの版数
    の不一致を検出するようにしたことを特徴とするプログ
    ラムメモリのデータ診断方法。
JP3094548A 1991-04-25 1991-04-25 プログラムメモリのデータ診断方法 Withdrawn JPH04324524A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3094548A JPH04324524A (ja) 1991-04-25 1991-04-25 プログラムメモリのデータ診断方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3094548A JPH04324524A (ja) 1991-04-25 1991-04-25 プログラムメモリのデータ診断方法

Publications (1)

Publication Number Publication Date
JPH04324524A true JPH04324524A (ja) 1992-11-13

Family

ID=14113367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3094548A Withdrawn JPH04324524A (ja) 1991-04-25 1991-04-25 プログラムメモリのデータ診断方法

Country Status (1)

Country Link
JP (1) JPH04324524A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134038A (ja) * 2009-12-24 2011-07-07 Honda Motor Co Ltd 制御用プログラムの更新装置および更新方法
JP2013171590A (ja) * 2012-02-22 2013-09-02 Schaeffler Technologies Ag & Co Kg ソフトウェアの互換性をテストする方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134038A (ja) * 2009-12-24 2011-07-07 Honda Motor Co Ltd 制御用プログラムの更新装置および更新方法
JP2013171590A (ja) * 2012-02-22 2013-09-02 Schaeffler Technologies Ag & Co Kg ソフトウェアの互換性をテストする方法

Similar Documents

Publication Publication Date Title
CA2206840C (en) Mesh interconnected array in a fault-tolerant computer system
KR100312355B1 (ko) 자기진단방법및그제어장치
US6931564B2 (en) Failure isolation in a distributed processing system employing relative location information
JPS63277982A (ja) 着脱型電子式サブ組立体の故障特定方法とおよび正常動作維持方法と回路組立体
US4912711A (en) Diagnosing apparatus capable of readily diagnosing failures of a computer system
JPH04324524A (ja) プログラムメモリのデータ診断方法
JPS628831B2 (ja)
JP2833928B2 (ja) 診断初期化方式
JPH07271676A (ja) メモリチップ挿入位置チェック装置
JP2752911B2 (ja) ポート接続確認方法
JPH079636B2 (ja) バス診断装置
JPH01233641A (ja) メモリ診断方式
JP2747133B2 (ja) 故障報告回路
JP3060376U (ja) メモリ装置
JP2910038B2 (ja) マルチボード装置
JP2702451B2 (ja) 装置の診断制御方式
KR100284044B1 (ko) 연관 관계를 갖는 기능 기기들의 이상 동작 복구 방법
JPH0677373B2 (ja) 磁気デイスク装置
JPH0628782A (ja) 自己診断機能付磁気ディスク装置
KR950015087A (ko) 메모리 진단장치 및 방법
JPH01162094A (ja) ボタン電話装置
JPH02264348A (ja) 記憶装置
JPH01307080A (ja) 集合型記憶装置における記憶媒体管理方式
JPS62212845A (ja) 情報処理装置
JPH0540674A (ja) 障害情報出力方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980711