JPS6277683A - グラフイツクス表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は全体としてコンピュータグラフィックス装置に
関し、更に詳しくいえば図形情報の表示ヲ行い、ホスト
コンビュータカ・ら表示装置へ生データが転送された時
に、ホストコ／ピユータの関与を最小限にして、表示さ
れている情報に対して種々の操作を加えることを可能に
するためのコンピュータグラフィックス表示装置に関す
る。

コンピュータグラフィックス情報を表示するためにこれ
まで使用されている種々の表示装置には次のようカもの
がある。

〔従来技術〕

ランダム・ストローク会すフレッシュ表示装を−この種
の表示装置においては、直線や弧などとして図形を描く
命令リストは表示メモリ内に保持され、全体のリストは
メモリから読出されて、リストの座標からスクリーンの
座標へ超高速ロジックによって変換される。次に、各直
線や弧は直線座標に沿って電子ビームを直接偏向させる
ことによυ表示スクリーン上に描かれ、リスト全体は１
秒間に４０〜６０回の割合で周期的に描かれるのが普通
である。表示されている情報の選択的た消去と、変更と
は画像リストを緬集することによって行われる。これら
の表示装置は変換・・−ドウエアを用いることによって
ズーム操作や、パン操作を行うことがしばしば可能であ
る。この技術は実施に費用がかかシ丁ぎ、描くべき画像
の複雑さに制限があることが大きな欠点で、後者は表示
のちらつきで目視での使用に耐えなくなるまでの画像リ
ストの長さをどれ位にできるかを決める実用上の制限と
なる。

直視型蓄積管表示装置−この種の表示装置では螢光体が
被覆された双安定スクリーン上に電子ビームが画像を直
接描き、その画像は高電圧消去パルスがスクリーンに加
えられて全ての螢光体を非を込み状態に戻すまでその映
像を１積する。この表示装置は非常に複雑力画像を表示
でき、良好な曲紐を発生でき、映像のちらつきも問題と
ならない。この表示装置は過去伺年間にわたって低価格
のグラフィックス装置として好んで使用されている。こ
の種の表示装置の欠点としては、蓄積されている映像の
ズーム操作またはパン操作を行えないこと、映［象を蓄
積している螢光体の選択的消去を行えないことなどがあ
る。また、螢光体を用いたこの種の蓄積管は、輝度が低
いために映像を良く観察するためには周囲を暗くする必
要があることと、表示スクリーンの特に中心部と周辺部
に劣化が生ずるために１年に１回または２回交換する必
要があることの２つの欠点もある。蓄積管の交換は高く
つき、′３年間の交換費用は表示装置全体の最初の購入
価格の８０〜２００％にも達することになる。

プラズマパネル装置−プラズマパネルは最も普通には５
１２個×５１２個のマトリックスに配列される超小型の
ネオンガス放電、管より成シ、上記のような表示管より
もはるかに明るい画像を表示するものである。しかし、
このプラズマパネル表示装置は蓄積されている映像をズ
ーミングしたｐパンしたシすることができない。限定さ
れた選択消去が可能であることを除いて、プラズマパネ
ル表示装置は、各ネオン管がそのオン／オフ状態を記憶
し、画像の複雑さに対する制限やフリッカが目立たない
という面で、蓄積管表示装置に類似する。

５１２Ｘ　５１２本のラスターでは曲線が多少粗雑にな
るが、この種の表示装置を図形表示に用いた際の最も大
きな欠点は、パネル上にカーソル（標識記号）を設ける
手段がないことである。これに対して従来の全てのを水
装置にはカーソルを設けることができる。

走査変換メモリ装置−この技術は間接観測蓄積管を利用
するもので、画像は電荷により半導電性表面上に描かれ
る。それから充電面上を読取シビームでラスターパター
ンで掃引し、読取りビームノ出力カテレビジョンモニタ
装置に与えられる。

この走査変換技術の生々用途はヨーロッパの標準テレビ
ジョン信号（走査線が６００本以上〕をＮＴＳＣ方式標
準テレビジョン信号（走査線が５２５本）へ変換するこ
とであった。この表示装置は直視型蓄積管とほとんど同
様に動作し、非常に複雑々画像を表示できる。良好ム品
質の曲線を発生でき、種々の度合の灰色を表示できる。

１９７３年以来少くとも２不・…随のこのｌの装置が導
入きれておシ、両方ともに１秒間（ζ６０フイールド／
’３０フレームの飛越し走査映像技術を利用している。

ズーム操作とパン操作も可能であるが、この走査変換器
の実効解作度が約３００ドツト・スクエアであるから、
ズーム操作とパン操作の程度は制限される。上記の解像
度では大きなズーミングを行うにはで１すぎる。これと
比較して、直視型蓄積管の解像度はこの種の表示装置の
約２〜４倍程度ある。この表示装置では選択消去を限定
的に行うことができ、映像カーソル全映像に混合させる
ことができるが、カーソルが蓄積表面上に書込まれずに
ビームの集束と、輝反偏向と、糸巻形ひずみ誤差のよう
々多くの変針が互いに加わり合ってカーソルの位置が狂
うから、カーソルの位置には３〜５％の位置誤差が生ず
ることになる。ズーム操作の時にはカーソル位置誤差は
更に大きくなる。「ケルファクタ（Ｋｅｌｌ　　ｆａｃ
ｔｏｒ）　Ｊとして知られている効果である水平線のち
らつきもこの種の表示装置に固有のものである。

直列ラスター表示装置−この表示装置は（集積回路、Ｃ
ＯＤ、磁気バブル素子その他の技術を用いる〕シフトレ
ジスタや、磁気ディスクまたは磁気ドラムその他の回転
装置のような回転直列メモリから作られる直列デジタル
メそすを用いる。この表示装置で用いられるビデオ制御
ユニットは構成が比較的簡単であるが、現在市販されて
いる装置はパン操作、ズーム操作あるいは分割スクリー
ン操作を行うことはできない。表示される画像は非常に
複雑にできるが、その価格は蓄積管表示装置よりも少し
高い。この表示装置用の代表的なドツトマトリックスは
単一の２５６Ｘ２５６のラスターで、希望によっては、
価格は高くなるが、５１２Ｘ５１２のラスターも得られ
る。この表示装置では排他的＠理和（以下ＸＯＲという
）の性能シしに限定された選択的消去を行うことができ
る。価格は２〜３倍となるがカラー表示も行うことがで
きる。カーソルと画像の間に位置誤差がほとんど外い良
好力カーソルを設けることができる。この表示装置は直
列メモリの個々のビットの呼出しに時間を要するからド
ツト書込み速度が低く、解像度が低いから曲線は非常に
粗く々る。この表示装置では分割スクリーン、ズーム、
パン、ＸＯＲなどの操作ができない。

ランダムアクセス・ラスター表示装置−この種の表示装
置は全体として直列ラスター表示装置に類似するが、ラ
スターを記憶するために磁気コアメモリ、集積回路メモ
リのようなランダムアクセスｅデジタルメモリを用いる
。ランダムアクセスメモリのコストが低いことを主な理
由として、この種の表示装置は現在のところ実用化され
ている。

このｄの表示装置の典型的な様式は２５６Ｘ２５６ビツ
トでちるが、５１２Ｘ５１２ビツトやカラー表示も実現
可能である。この種の表示装置の主な利点はドツＦ４込
み速度と消去速度が高いことである。

この種の表示装置のその他の性能は直列ラスター表示装
置とほぼ同一であって、分割スクリーン、ズーム、パン
あるいはＸＯＲなどの操作のできる装置はまだ市販され
ていない。

以上あげた種類の表示装置に関連する米国特許（ｔこは
第３３９６３７７．３８３６９０２．３９０６４８０号
などがある。

〔発明の概要〕

本発明の目的は分＄ＩＪ　（スプリット）スクリーン−
分割映像表示−が可能なグラフィック表示装置を提供す
るものである。分割スクリーンとはラスクーメモリの情
報の一部をＣＲＴの表示面の一部に拡大して或は拡大し
ないで表示すると同時にＣＲＴの表示面の残部にラスタ
ーメモリの他の領域にある情報を表示する方式をいう。

本発明は上記目的を達成するために、各ビデオ走査線の
一部分（又は複数の走査線群のうちの１つのグループで
あってすべての走査線ではない）でビクセルメモリの一
部の領域からデータを読み出して第４の映像を形成し、
−芳容走査線の残部の部分（又は全走査腺群の残部のグ
ループ）でデータをラスターメモリの別の領域から読み
出して第２の映像を形成し、これら異なる複数の映像を
同時にＣＲＴに表示するものである。

以下、本発明を図面に示す実施例を用いて詳細に説明す
る。

〔実施例〕 １ず第１図を参照する。この囚にはプログラムされたホ
ストコンピュータ１０と、このコンピュータ１０に組合
わされるグラフィックス入力１ｔ１２と、入力用キーボ
ード１４と、本発明の一実施例に従って作られた表示制
御装置１６とを含むコンピュータグラフィックス装置が
示されている。

ホストコンピュータ１０と、それに組合わされる入力機
器は、１台またはそれ以上の表示制御装置１６を駆動す
るために入力制御信号に応答出来且つこの入力制御信号
に対応する信号群を発生できるものであればどのような
周知の機器でおってもよい。図示の一実施例においては
、表示器は通常の陰極線管（ＣＲＴ）載置１８であるが
、表示制御装置１６によって発生されたラスター出力に
応答できる標準のテレビジョンモニタを用いることもで
きる。

ＣＲＴｌＢに加えて、表示制御装置１６はコンピュータ
チャンネルアダプタ２０と、マイクロ制御ユニット（Ｍ
ＣＵ）２２と、ラスターメモリ（ＲＭＥＭ）制御ユニッ
ト２４と、ビデオ制御ユニツ）　（ＶＣＵ）２６と、ラ
スクーメモリ（ＲＭＥλ工）２８とを含む。

チャンネルアダプタ２００俵能はホストコンピュータ１
０とＭＣＵ２２　　およびそれぞれのデータバス３０．
３２の間のインターフェースである。ホストコンピュー
タ１０から受ける情報は表示すべき全てのグラフィック
スに対して一般に用いられている固定様式である。チャ
ンネルアダプタ２０がデータを表示制御装置１６で使用
できるようにするために必要な調整を行えるように作ら
れているから、ホストコンピュータとしてどのような種
類のコンピュータを用いるかということは問題ではない
。

ＭＣＵ２２はチャンネルアダプタ２０を介してホストコ
ンピュータ１０から情報を取り、その情報を、それ自体
で利用できるか、ＲＭＩ：Ｍ制御ユニット２４とＶＣＵ
２６　　へ送ることができる情報へ変換する。また、Ｍ
ＣＵ２２は機能制御情報を発生して、それを送り出す機
能も果す。この機能制御情報はＲＭＥＭ　制御ユニット
２４にＲＭＥＭ２８への表示情報の書込みを行わせる。

更に、ＭＣＵ２２はｖＣＵ２６へ命令も送ッテ、ＶＣＵ
２６　Ｋ　ＲＭＥＭ２Ｂからの情報読出しと、その情報
のＣＲＴｌＢへの送シ出しとの開始を行わせる。ＶＣＵ
２６はビデオスコープの書込みが終りになったことを示
し、かつよυ多くの情報を要求するために、ＭＣＵ２２
へ割込み信号を送る機能も有する。

この実施例では、ＲＭＥＭ２８　は２０４８Ｘ２０４８
のランダムアクセスメモリ（ＲＡＭ）で、たとえばグラ
フィックス入力装置１２で描くことができるようなグラ
フィックドキュメントに含まれているデータに１対１の
対応をするデータのビットを貯えるようになっている。

いいかえれば、ＲＭＫＭ２Ｂ内の各蓄積場所を入力波Ｒ
１２の特定の場所に対応させることができる。しかし、
後で指摘するように、この実施例ではＲＭＥＭ２８の一
部は文字数字、種々の注釈、命令々どのよう々非図形情
報のためにとっておかれる。また、貯えられている情報
の変換、すなわち、移動、ズーム、回転などの動作をホ
ストコンピュータ１０で行うことができる。７２　ａ図
（ラスターメモリボード・マツプ対列番号を示す図）お
よび第２ｂ図（ラスターメモリ・マツプ対ボード番号）
に示すように、ＲＭＥＭ２Ｂ１ｄ１６枚のボードアレイ
に分割され、各ボッドは５１２Ｘ５１２のメそリユニッ
トよ＃）成っている。実際には、それらのメモリユニッ
トは、１６枚のボード上に形成したランダムアクセスメ
モリであり、各ボードは５１２Ｘ５１２蓄積モジユール
として構成され、１６枚のモジュールからなる正方形マ
トリックスとしてアドレスされるように配列されている
。このような構成によって、このメモリは表示すべきグ
ラフィックス情報のｉツブに多少類似するものと考える
ことができる。

ＲＭＥＭ制御ユニット２４の主な機能はＲＭＥＭ２　Ｂ
にグラフィックス情報を書込むことであり、ビデオ制御
ユニット２６の主力機能はＲＭＥＭ２Ｂに貯えられてい
る情報を読出して、その情報をＣＲＴｌＢでいくつかの
モードのうちの任意のモードで表示させることである。

ＲＭＥＭ制御ユニット２４はある興１作を実行させるよ
うに指示する情報を、ある数のデータバイトの形でＭＣ
Ｕ２２　から受け、それからバス３４に含まれているＸ
とＹのアドレス線を介してＲＭＥＭ２８　をアドレスし
、ＲＭＥＭ２　Ｂ内の特定のビットをアドレスして「１
」または「０」を書込み、あるいはＲＭＥＭ２Ｂのその
ビット場所に現在貯えられているデータ補数を排他的オ
ア機能によってとる（ＸＯＲ’ｓ）。ＲＭＥＭ　制御ユ
ニット２４からＲＭＥＭ２　Ｂ　　へのデータの転送は
データバス３６を介して行われる。ＲＭＥＭ２８のアド
レスすべき特定のブロックはバス３８を通じて伝えられ
るボード選択によって示される。

ビデオ制御ユニット２６はＲＭＥＭ２８に含まれている
情報を読出し、選択された形式で表示する。

データは並列に受けられ、ｃＲＴ１８へ入力させるため
に直列の形に変換される。分割およびズーム制御情報は
マイクロ制御ユニット２２からｖＣＵ２６へ送られ、そ
の情報に応じてユニット２２はＲＭＥＭ２８内の指定さ
れたデータを選択し、そのデータをＣＲＴｌＢへ送って
表示させる。前記したように、ＲＭＥＭ２Ｂ　内のあら
ゆるビットはＣＲＴｌＢのスクリーンに表示すべき１ピ
ツトを通常表すが、ＲＭＥＭ２Ｂに貯えられているあら
ゆるビットがＣＲＴ　１８　　のスクリーン上のいくつ
かのデータ位置を表すように表示を改変できる。こうす
ることｅこよって、貯えられている情報の拡大すなわち
ズームを実際に行うことができる。ビデオ制御ユニット
２６は格子信号とカーソル信号も発生して、カーソルを
スクリーン上のいくつかに分割されている表示上に位置
させることができるようにする。ＶＣＵ２１３はＲＭＫ
Ｍ制御ユニット２４に消去制御信号を与える。

ＣＲＴｌＢはラスター走査非飛越しモードで動作でき、
約９ｓ類のレベルの灰色モードを表示できる。しかし、
本発明では６種類の灰色レベルだけを用いる。すなわち
、背景に１つのレベル、格子に２つのレベル、カーソル
に１つのレベル、データに１つのレベル、分割のマージ
ンに１つのレベルがそれぞれ割浩てられる。これらの灰
色レベルはＣＲＴｌＢ　　に加えられる種々のアナログ
電圧によυもちろん制御される。表示スクリーンのドツ
ト解像度は水平線に沿って４１６ドツトであり、垂直方
向に３１２本の水平線である。

以下に１１次説明する本発明の新規な特徴の中には、Ｒ
ＭＥＭ２８に含まれているデータのうちから選択した部
分を元のグラフィックス情報と１対１０尺度で、あるい
は任意の拡大率で表示できる性能と（ここで説り〕して
いる実施例には含まれていないが、縮小表示も可能であ
る）、ＣＲＴｌＢのスクリーン上の表示にＲλｉＥＭ２
Ｂに含まれているデータを順次パンさせて出現させる性
能と、元の情報を損うことなしにグラフィックス情報に
付加データを重ね合わせることができる性能と、表示さ
れるデータに尺度が一致する背景格子を同時に表示でき
る性能と、変更を行うたびに表示全体を消して再書込み
する必要なしに、表示されでいるグラフィックスデータ
を変更したり、別の表示を付加できる性能とが含まれる
。

本発明の表示装置は、いかなるコンピュータ・グラフィ
ックス装はと共に使用できる本質的にはアドオン（ａｄ
ｄ　−ｏｎ）装置でおって、本発明の表示装置にいかな
るグラフィックス装備で使用さｉするデータ様式を取シ
出して、この様式を一般に使用烙れる直祝型蓄積管上に
では々（、ＣＲＴのスクリーンで表示できる特定の様式
に変換できるのである。また、この表示装置は情報を拡
大制御することもでき、そのためにたとえばデータをス
クリーン上で水平方向、垂直方向下向きに分割でき、ま
たはスクリーンの区画に分割できる。本発明はデータの
容易な修正と、グラフィックスの全体のレイアウトを横
切って、表示された「窓」をパンすることを可能とする
。また、本発明の表示装置は窓と部側のものを非常に大
きなデータベースを中心として動かすことも可能とする
。その窓を新たな位置へ動かすための命令はビデオ制御
ユニット内のアドレスレジスタを進１せ、メモリの新し
い部分を読出させてスクリーン上に表示させる。これは
大盛ガステップで行うことができ、あるいは非常に小さ
なステップで行うことができ、それによりデータベース
全体にわたって連続的に動いて見えるようにＩ７てパン
動作を行わせる。

チャンネルアダプタ２０はホストコンピュータ１０に対
するインターフェースとしての機能と、ＭＣＵ２２　　
とＲＭＥＭ制御ユニット２４およびビデオ制御ユニット
２６に対するバッファとしての機能とを釆す。ホストコ
ンピュータ１０はデータチャンネルを通じて情報を２進
メツセージの形で送るが、ＭＣＵ２２はデータを認識で
きるようにプログラムされ、選択てれた分割と適切なズ
ーム倍率でＲＭＥＭ　２　Ｂの選択された領域内のデー
タを表示するようにＣＲＴｌＢ　をセットさせることが
できる。次に、データはＲＭＥＭ制御ユニット２４を介
してＲＭＥＭ２Ｂに入力され、ビデオ制御ユニット２６
はＲＭＥＭ２Ｂを絶えず読出して、そのデータの選択部
分をＣＲＴｌＢ　に表示する。

データがＲＭＥＭ２８に入れられると、ＭＣＵ２２はそ
のデータに対してそれ以上の働きかけは行わず、ビデオ
制御ユニット２６が余分の情報を必要とする時には、Ｃ
ＲＴの再トレースの間にＭＣＵ２２の動作を中断させて
必要な情報を要求する。それからＭＣＵ２２はその情報
を処理してＶＣＵ２６を更新させる。ＶＣＵ２６へのロ
ードに続いて、ＭＣＵ２２はＲＭＥＭ制御ユニット２４
に制御情報を供給できる。たとえば、ある位置ｘ−ｙｔ
で行ってそこにあるキャラクタの線をひくことを命令す
るデータをホストコンピュータ１０から表示装置へ入力
させるものとすると、その情報はＭＣＵ２２によって処
理されて、それに対応する命令がＲＭＥＭ制御ユニット
２４へ与えられる。そうするとこのユニット２４は動作
中となってその機能を行い、その命令が完了されるまで
ＲＭＥＭ２Ｂ　ＶＣデータを入力させる。

後で詳しく説明するように、データは次のようシ２種類
のモードでＲＭＥＭ２Ｂ　に入力させることができる。

１つのモードはメモリ内に線をひくことでおυ、もう１
つのモードはメモリ内にデータのソリッドブロックをひ
くことで、このモードはジグザグ動作モードとして識別
される。このジグザグモードは文字数字情報を入力させ
るために主として用いられる。しかし、このジグザグモ
ードは任意の種類のデータの長方形ブロックをひくため
に使用することもできる。たとえば、ＲＭＥＭ制伺ユニ
ットはメモリの領域を、Ｘ方向にＰビット、Ｙ方向にＱ
ピット、ジグザグに制御するように設定できる。

次に第３図を参照する。この図にはチャンネルアダプタ
２０の主力動作部品がブロック図で示されており、それ
らの部品は直接メモリ呼出しくＤＭＡ）アドレスレジス
タ５０と、コンピュータチャンネル制御ユニット５２と
、双方向データノくソファおよび制御ユニット５４と、
データバッファ５６と、三状態データバッファ５８と、
装置デコードユニット６０と、バッファ６２とである。

前記したように、チャンネルアダプタ２０は表示装置に
用いられる特定の淀類のホストコンピュータに適合する
ように設計される。ＤＭＡ　アドレスレジスタ５０はコ
ンピュータＤＭＡアドレスバス１１を介してホストコン
ピュータ１０に結合される。

チャンネル制御ユニット５２と、双方向データノζッ７
７および制御ユニット５４とは、コンピュータデータお
よびＩ１０制御バス１３によってホストコンピュータ１
０に結合される。外部ＣＰｔＪアドレスバス３０は装置
デコードユニット６０を介してチャンネルアダプタ２０
に結合され、外部ＣＰＵデータバス３２はデータノくソ
ファ５６と三状態データバッファ５８を介してチャンネ
ルアダプタ２０に結合される。チャンネルアダプタ２０
はバッファ６２とバス３３とを介してＭＣＵ２２にも結
合される。

ユニツ）５０．５２．５４はホストコンピュータからデ
ータを受けて、そのデータをＭＣＵ　２２へ入力させる
のに適当な書式に変換する機能と、ＭＣＵ２２かものデ
ータをホストコンピュータのデータ書式に変換する機能
とを主として実行する。

ＤＭＡアドレスレジスタ５０によって、本発明の装置は
１ホストコンピユータ１０の動作を妨げないように、サ
イクル／ステーリング技術（ｃｙｃｌｅ／ｓｔｅａｌｉ
ｎｇ　ｔｅｃｈｎｉｑｕｅ）を用いてホストコンピュー
タ１０とデータのやシとシを行うことができる。こうす
ることによって、ホストコンピュータが本発明の表示装
置と常に結合状態にちることが防がれる。その結果、ホ
ストコンピュータ１０は１６台１での表示装置を同時か
つ容易に取り扱うことができることになる。

データのやシとりを行うためには、ホストコンピュータ
１０はそのメモリの特定の場所に情報を単やて置き、表
示装置にその場所を知らせるだけでよい。そうすると、
本発明の装置はホストコンピュータのメモリと定期的に
交信ｔ７て、その情報を更新したり使用したりできる。

こうすることによって、ホストコンピュータを本発明の
装置に組合わせて使用すると同時に、他の装置にも組合
わせてその装置に使用できることに々る。従って、コン
ピュータチャンネル制御ユニット５２は２台のコンピュ
ータの指令によυ指揮されるロジックで主として構成さ
れ、ＭＣＵ２２からホストコンピュータ１０に結合され
ているバスを制御するように機能する。このようにする
と、ホストコンピュータ１０が他の内部目的のためにバ
ス１３を用いている時に、本発明の表示装置がそのバス
１３を使用することが阻止される。また、コンピュータ
チャンネル制御ユニット５２はホストコンピュータ１０
がＭＣＵバスの動作を妨げることを防ぐ。

三状態データバッファ５８は、データを転送しない時に
送信端または受信端に負荷をかけるととナシに、同じバ
スによってデータの送信と受信を行えるようにする装置
である。

装置デコードユニット６０は、ＭＣＵ２２がある指定さ
れた動作を行えるようにするように、チャンネルアダプ
タに入れられるデータと、チャンネルアダプタから取出
されるデータとを復号するために動作するとともに、情
報がある特定の装置へ送られてきたことをその装置に知
らせるようにも動作する。また、ユニット６０は情報を
送シ出すことをある特定の装置に知らせるようにも動作
する。

バッファ６２は双方データバッファ５４とともに動作し
て、三状態バッファ５８がホットコンピュータ１０とＭ
ＣＵ２２　　との間でデータを転送させるだめに作動で
きるか否かを決定する。双方向データバッファ５４は入
力したデータがコンピュータのチャンネル制御ユニット
５２のためのものであるか否かについても決定し、もし
そうであればそのデータをユニット５２に直接入れたり
、ＤＭＡアドレスレジスタ５０に入れたり、あるいは双
方向データバッファ５４へ入れる。ユニット５４は１組
の三状態バッファと、種々の制御ロジックおよび蓄積レ
ジスタとで構成される。

第４図にはＭＣＵ２２　　の主な部品がブロック図で示
さ九ている。このユニット２２は３つのバッファ７０，
７２．７４を含む。これらのバッファは中央処理ユニツ
）　（ＣＰＵ）７６のレベル変換器およびアイソレータ
として機能するとともに、ＣＰＵ７６から外部からひき
起された擾乱を分離させるようにも機能する。ここで説
明している実施例では、ＣＰＵ７６はインテル（ＩＮ置
、ｌ　８０８０マイクロプロセツサで構成されるが、そ
の他の適当な種類のマイクロプロセッサ、マイクロコン
ビユータ、ミニコンピユータ、コンピュータや、結線さ
れた論理回路をｔ使用できる。この時に考慮すべき事は
ピクチャー修正の速度対コンピュータの速度でちる。

状態ラッチ７８（寸一連の市販されているラッチング装
置二９成り、ＣＰＵデータバスのそニタに用いられる。

ＣＰＵメモリ読出し／＠込み（Ｒ／Ｖ）および更新ユニ
ット８０は、ＣＰＵ　　データバスとＣＰＵの状態のモ
ニタと、外部メモリの制御器をモニタするために用いら
れるいくつかの集積回路で構成される。たとえば、ＣＰ
Ｕがそのメモリからある特定の情報バイトをと９出す必
要が生じたとすると、ＣＰＵはその情報を双方向データ
バッファ８２およびデータバス３２を介して、読出し／
書込みおよび更新ユニット８０へ送る。その情報はデー
タバス３２を介してＣＰＵメモリ８４にも送られ、その
メモリから希望する情報を読出させて、その情報をデー
タバス３２と双方向データバッファ８２とを介してＣＰ
Ｕ７６へ送り、そこで処理サレル。ＣＰＵ７６のある特
定のサイクル期Ｔ１（この期間は前記インテル８０８０
マイクロコンピユータφシステムマニユアル（１９７５
年１　月）において定められている）の間にＣＰＵ７６
　　がメモリ８４からの情報を必要とする場合には、そ
の情報はデータ語で出力され、Ｒ／Ｗおよび更新ユニッ
ト８０はデータバス３２に同時に送υ出されたアドレス
を介してメモリ８４へ行く。それからユニット８０はメ
モリ８４のバイトの１つをアドレスし、それらのバイト
を双方向バス３２と双方向データバッファ８２とを介し
てＣＰＵ７６へ送る。

そうするとＣＰＵ７６はその情報を内部で処理し、その
サイクル期間中はその動作を続ける。メモリ８４はダイ
ナミックＲＡＭであるからリフレッシュせねばならない
。このリフレッシュはユニット８０に含まれているリフ
レッシュロジックによって、リフレッシュアドレスレジ
スタ８６の内容を増加させて、メモリアドレスマルチプ
レクサ８８がレジスタ８６の出力を選択するようにマル
チプレクサ８８を作動させることにより行われる。レジ
スタ８６のその出力はメモリ８４をもう１回サイクルさ
せる。いいかえれば、要求されたデータのＣＰＵ７１１
ｉへのあらゆるＴ１人力に続いて、Ｒ２７Ｗおよびリフ
レッシュユニット８０はメモリ８４をリフレッシュさせ
る。メモリ８４はＣＰＵ７６により常に読出きれている
が、メモリ８４はサイクル分割式にリフレッシュユニッ
ト８０によってもリフレッシュされる。このリフレッシ
ュ動作ヲどれ位迅速に行うかの仕様は、メモリとして使
用される特定のＲＡＭによって指示される。

メモリアドレスマルチプレクサ８８は外部のＣＰＵアド
レスバスとメモリアドレス線を優先的に結合するが、メ
モリ８４を定期的にリフレッシュせねばならないから、
メモリ８４への入力端子からアドレスバスを周期的に切
シ離し、その代シにリフレッシュアドレスレジスタ８０
をそれに結合させるために何らかの方法があるに違いな
い。このことば線８９に与えられたリフレッシュ信号に
応シてアドレスマルチプレクサ８８が演する役割である
。リフレッシュアドレスレジスタ８６１ｄＯから６４ま
で増大するレジスタ列より成り、絶えず循環してＣＰＵ
メモリ８４をリフレッシュスル。

三状態アドレスバッファ９０はＣＰＵ７６がそのメモリ
８４の中の特定の場所をアドレスすることを可能にする
が、ＣＰＵ７６がアドレスバス３０を通じて外部信号を
ロードされることが阻止される。

ＲＭＥＭ制御ユニット２４の主な部品を第５ａ図にプロ
ツク図で示す。それらの部品はＣＰＵデータバッファ１
００　と、動作中論理ユニット１０２と、装置デコーダ
１０４と、バッファ１０６と、破線１０８で囲まれてい
るサブアセンブリとである。このサブアセンブリの中に
はＲＭＥＭ　制御レジスタと、読取−修正−書込み制御
ロジックとが一般に含まれる。また、ＲＭＥＭ制御ユニ
ット２４には１６対１ビツトマルチプレクサ１１０　と
、アドレスレジスタ１１２と、　リフレッシュアドレス
レジスタ１１４と、１６者択一すなわち１６消去ユニツ
ト１１６と、三状態データバッファ１１８と、三状態２
対１マルチプレクサ１２０も含せれる。

サブアセンブリ１０８はジグザグおよびビット流制御￥
ｉ理ユニット１２２　と、８分円制御レジスタ１２４と
、Ｘ−Ｙアドレスレジスタ計数制御ユニット１２６　と
、データ方向バッファレジスタ１２８とデータ方向シフ
トレジスタ１３０と、書込み制御レジスタ１３２　と、
ビット変更子ＲＯＭ１３４とが含まれる。

データバッファ１００はどのユニットにおける擾乱も他
のユニットに加えられないように、ＣＰＵＴ６をＲＭＥ
Ｉ：Ｍ制御ユニット２４から単に分離させるだけである
。動作中論理ユニット１０２はＭＣＵ２２からユニット
２４へのデータ送出を同期させるためにプログラミング
機能を実行する。動作しているＣＰＵプログラムは、デ
ータのあるビットまたはある数のビットを何らかのやり
方で変更することをＲＭＦＭ制御ユニット２４に命令し
、そのプログラムがその命令を与える時にユニット２４
はそれ自身を分離できることができなければならず、そ
の動作が完了する１で中断され力い。いいかえれば、命
令がひとたび発せられると、動作中フラッグがセットさ
れて、ユニット２４が指定された特定のビットの変更を
終えるまで、ＣＰＵ７６がそれ以上命令を出すことを阻
止する。しかし、動作の終了に続いて、動作中フラッグ
がリセットされてＣＰＵ７６が命令を再び発することが
できるようにする。動作中論習ユニット１０２はＣＰＵ
に対してＲＭＥＭ制御ユニットの初期手順論理ユニット
として機能し、ＲＭＦ、Ｍ制御ユニットが動作中である
か、またはそれ以上の命令を受けることができるかを示
す。

装置の復号ユニット１０４は１台かそれ以上の市販のデ
コーダを含む。それらのデコーダは外部ＣＰＵアドレス
バス３０に接続され、それに加えられた信号を復号し、
データバス３２を介してデータを受けるために特定の出
力装置を選択する。

たとえば、ユニット１０４の復号された出力が実際に「
出力装置Ｘ」であるとすると、その出力装置は動作可能
状態にされて、データがデータバス３０を介して加えら
れる。いいかえれば、この復号動作によって、ＣＰＵが
全ての必要な制御情報をＲＭ　Ｅ　Ｍ制御ユニットにロ
ードさせ、かつユニット２４のそれぞれの制御レジスタ
またはアドレスレジスタヘロードすることが可能にされ
る。

ここで説明している実施例で用いられる特定の復号構成
を第１表に示す。

第１表 ＲＭＦＭ制御ユニット制御レジスタ割当のとしてロード
する のとしてロードする Ｄ７　Ｄ６　Ｄ５　Ｄ４　Ｄ３　Ｄ２　ＤＩ　Ｄｏ　　
この装置コードはＹのとしてロードすＺ も Ｄ７　Ｄ６　Ｄ５　Ｄ４　　Ｄ３　　Ｄ２ＤＩ　ＤＯこ
の装置コードはＤ７　Ｄ６Ｄ５　　Ｄ４　　Ｄ３　　Ｄ
２　　ＤＩ　　Ｄｏ　　この装置コー＝下降 ト長カウンタ を直り描てられ たものとして ロードする 注：このカウンタは ジグザグモード だけで使用され る Ｄ７　　Ｄ６　　Ｄ５　　Ｄ４　　Ｄ３　　Ｄ２　　Ｄ
Ｉ　　Ｄ。

ト流れ長カウ ンタを割当て られたものと してロードす る 注：このカウンタは ジグザグで一ド でＸ長のために 用いられる Ｘ−Ｙアドレスレジスタからは２４ピツトバス１１３が
出され、８ビットバスが三状懇バッファ１１８に入る。

・ビデオ制御ユニット２６内の同様な三状態バッファに
よって、ＲＭＥＭ２Ｂと交信するために同じ府を使用で
きることになる。２対１マルチプレクサ１２０は三状態
装置で、ｘ−ｙアドレスレジスタ１１２からそれを駆動
する１２本の紳を有し、６本の線が更新アドレスレジス
タ１１４からの入力である。バス１４０は両方向へ延び
る約３０本の線を含む。そのうちの何本かの線はＲＭＥ
Ｍ制御ユニット２４からビデオ制御ユニット２６へ与え
られる制御信号を取シ扱い、他の何本かの線はＲＭＥＭ
　制御ユニットへ戻され石ＲＭＥＭ制御信号を取シ扱う
。バス１４０は、ＲＭＥＭ制御ユニットとビデオ制御ユ
ニットで共通に便バされるバス１４２の使用の優先頴位
を定める。

バス１４４　は７線バスであって、ＲＭＥＭ　のうちレ
ジスタ１１２によりアドレスされる部分を）択する。こ
のレジスタ１１２はＲＭＥＭ　２　Ｂ　内ＣＤ　１４ビ
ット長語をアドレスする。１６対１ビツトマｈテプレク
サ１１０はデータ出力ビットセレクタとして機能し、１
６ビツト語のうちの特定のビットを変更するために選択
可能にする。実行できる償更の種類は、（１）通常の表
示モードでは白い背景」の黒いドツトとして示される「
ｌ」状態をビットにとらせることと、（２）ドツトを背
景の色にさせる「消去」（背景が白であれば、ドツトは
白いドツトになるか消失するかである）と、（３）スク
リーンカ現在黒いスポットを育する時はドラ）　をＸＯ
Ｒすること（黒いスポットのＸＯＲ，論理「１」はその
スポットを白論理「０」にし、これとは逆にスポットが
白い時は、そのスポットはＸＯＲされて白いスポットは
点くされる）。それらの書込み制御は第２表に示されて
いるようにしてコード化されるビット変更子ＲＯＭ１３
４によυ実行される。

ｉ２表 ビット変更子ＲＯＭコード 之ン 第２衣でｒｚｚＭＪとして示されている欄は書込み制御
レジスタ１３２の「３」出力端子に生ずる信号の論理状
態を表し、ｒＤ／Ｄ７Ｊはシフトレジスタ１３０から線
１１１　を介してＲＯＭ１３４へ入力される信号を表し
、ｒＤａｔａ　Ｉｎｊ　　はマルチプレクサ１１０から
線１０７に与えられる信号を表し、ｒ　Ｂｉｔ２Ｊ　と
ｒｎｉｔＯＪ　　はφ込み制御レジスタ１３２の最下位
ビット位置からの信号入力を表す。ｒＤａｔａ、　０ｕ
ｔＪ　ｇＪはＲＯＭ１３４　　にょυ糾１０９　へ出力
される変更されたデータ出力を表す。

初めの１６個のコードは非ジグザグモード動作に対応し
、次の１６個のコードはジグザグモード動作に対応する
。

通電の書込みモードで動作している時は、ＲＯＭ１３４
はマルチプレクサ１１０がらその線１０γに与えられた
データをと９、そのコードと書込み制御レジスタ１３２
　から受けたコードによって、そのデータ紛が１０９に
あるデータを変更するか、そのデータを全く烈視するか
を決定し、「１」または「０」を発生し、を）るいはデ
ータ入力を調べて、それとは逆である変更きれたデータ
出力を送漫出す、すなわち、その変更されたデータはＸ
ＯＲされる。

ジグザグモードで動作する時は、メモリ内に含まれてい
るデータの全体のブロックを変更できる。

このジグザグモードによって、その左上隅でアドレスす
る必要があるだけであるデータの特定のブロックの変更
を可能にする。ひとたびアドレスされると、ジグザグモ
ード制御用の電子回路は、ブロックの左上隅を識別する
ある特定のＸ−Ｙ場所でメモリのアドレスをスタートさ
せ、かつ、指定されたＹカウントの終シに達するまでＹ
方向にカウントダウンし、それからＸ方向に１だけＸカ
ウントを増加式せ、指定されたＹカウントになるまでカ
ウントをＹ方向に増大させ、Ｘカウントを１だけ増大さ
せ、Ｙ方向にカウントダウンさせる等の動作を、ブロッ
クのＸ長とＹ長が共になくなるまでくり返えさせる。ブ
ロックのＸ長とＹ長がなくなった時には動作は停止させ
られる。

たとえば、ジグザグモードブロックを用いて文字Ａを小
さ力寸法、たとえば５Ｘ７ビツトで作ることができ、ま
たは表示スクリーン全体の寸法で作ることもできる。し
かし、文字数字コード化されたＲＯＭチップを用いるも
のとすると、５×７マトリツクスは表示スクリーン全体
を占めるように拡張することは容易にはできない。

従って、本発明では文字数字の寸法についての制限は々
い。唯一の制限は、貯えられている数字がたとえば３×
３ビツトというように非割に小さいものとすると、キャ
ラクタを適切に描くことが困難なことでおる。従って、
スクリーン上に描かれる文字数字キャラクタの寸法につ
いてはほぼ完全力自由が許され、そのためにＭＣＵの制
御プログラムがそれらのキャラクタの発生を割合に容易
にするものである。このモードでは、黒い長方形を描き
、かつてマトリックスキャラクタデータに対してＸＯＲ
の操作を加すことにより、白地に黒いキャラクタを発生
したυ、黒地に白いキャラクタを発生するために同じデ
ータを用いることができる。

本発明のＸＯＲ操作ができることによるもう１つの利点
は、キャラクタ紳または陰をつけられたブロックが別の
線または別の図の上に書かれる時に、そのキャラクタを
消去すると他の線または他の図が再び現われることであ
る。たとえば、図面中の何本かの線の上にテキストが重
なシ合う↓うにして、テキストを図面の上に置くことを
選択できる。これによる唯一の影響は線がデータを横切
る場合にそのデータが補われることである。しかし、テ
キストをどけると元の図が元の形で再び構成される。こ
れは本発明の大きな利点である。

データ方向バッファレジスタ１２８は保持レジスタであ
って、レジスタ１３０内の情報を破壊することなしに使
用および再使用可能とする。そのレジスタは、データ方
向シフトレジスタ１３０　へＣＰＵ　により１回だけロ
ードできるが何回も使用できるようにするように、ビッ
ト流れモードでの動作のために必要とされる。

ジグザグおよびビット流れ制御ロジック１２２は８ビツ
トレジスタ１２１　と、別の８ビツトレジスタを含む。

レジスタ１２１　はデータバッファ１００からＹ長を受
け、別のレジスタはバッファ１００からＸ長を受ける。

これら２つのレジスタの組合わせはジグザグモード動作
でカバーすべき最大面積を示す。いいかえれば、Ｘ方向
とＹ方向にどれだけの面積があるかを示す。ジグザグ動
作が始まる時には貯えられているデータのよ左隅から動
作がスタートする。

レジスタ１２３に含まれている情報は二重の目的を果す
。ジグザグモードではレジスタ１２３はジグザグブロッ
クのＸ長を与えるが、ビット流れモードではこのレジス
タは情報のどれだけのビットを変更すべきかを示す。た
とえば、レジスタ１２３内の１カウントによって情報の
ただ１つのビットが変更され、その後でＣＰＵ２２に動
作が完了したことを知らせる。同様に、８カウントの場
合には８ビツトが変更され、そしてＣＰＵ２２に動作が
完了したことが知らされる。

Ｘ−Ｙアドレスレジスタカウント制御ユニット１２６に
は、ジグザグおよびビット流れ制御ユニット１２２と８
分円制御レジスタ１２４　とから情報がロードされる。

ユニット１２２をユニット１２６に結合するバス１２７
はジグザグモードＹ上昇線と、ジグザグモードＹ下降線
と、ジグザグモードＸ上昇線とを含むＹ上昇線は高レベ
ルにされた時にカウント制御ユニット１２６がＹレジス
タを上方へカウントするように指示し、Ｙ下降線は高レ
ベルにされた時にＹレジスタを下方へカウントするよう
にレジスタに指示し、Ｘ上昇線は高レベルにされた時に
Ｘレジスタを上方へカウントするように一レジスタに指
示する。ジグザグモードにはＸ下降はない。

８分円制御レジスタ１２４には、制御デコードユニット
１０４から線１１９を介して受けた制御信号に応じて、
データバス３３を介してデータがロードされる。このレ
ジスタの下６桁のビットは装置がジグザグモードで動作
していない時に制御する。すなわち、Ｘ−Ｙアドレスレ
ジスタ１１２がどのようにカウントするかを示す。たと
えば、レジスタ１１２はＹ上昇方向、Ｙ下降方向、ＸＪ
：。

昇方向、Ｘ下降方向にカウントする。

レジスタ１２４の最上位のビットは綜１２５に出力され
、そのビットがセットされた時は、そのビットはユニッ
ト１２２をビット流れモードで動作させる。レジスタ１
２４からの別のビット出力はｘ上昇／下降（ＸＵ／Ｄ）
ビットで、このビットはセット／クリヤされた時にレジ
スタが上昇／下降方向にカウントすることを示す。　ビ
ットＸＡＯがセットされた時は、そのビットはバス１１
１　に「０」があればレジスタ１２４内のＸＵ／Ｄ　　
ビットの状態に応じてＸレジスタを上昇カウント、また
は下降カウントさせる。すなわち、ビットＸＡＯはＸＵ
／Ｄにより示されるようにＸＡＯはバス１１１　に存在
する「０」に対する作用を意味する。

これとは逆に、ビットＸＡ１　はＸＵ／Ｄにより示され
るように、バス１１１　に存在する「１」に対する作用
を意味する。両方のビットがセットされると、ＸＵ／Ｄ
Ｑ状態に応じてＸレジスタに作用させる指令が常にある
。ＹＵ／Ｄは、ピッ）ＸＡＯとＸＡＩがＸＵ／Ｄに対し
て持っているのと同じ制御機能を、ピッ）　ＹＡＯとＹ
ＡＩ　　に対して有する。

この機能の目的はＲＭＥＭ　２８　　内の独特のビット
をアドレス可能とすることではなく、ＣＰＵ２２の制御
プログラムが、ＲＭＥＭ内のある数のビットを変更する
ことを望んでおシ、かつ特定のアドレスでスタートして
そこから任意の方向へ行くことを望むことを示すことが
できるようにする。これはそれ以上のＸアドレスとＹア
ドレスを与えることなしに、任意に接読される図を描く
ことを可能とする。従って、Ｘ、Ｙ座標の再ロードには
３２個のデータビットを要するのに対して、上記の方法
は１つのデータビットを使用するだけであるから、十分
な時間がとられる。このように、８分円制御レジスタ１
２４はデータ方向レジスタ１３０に組合わされて、ＸＵ
／Ｄとそれに組合わされるＸ作用とＹＵ／Ｄおよびそれ
に組合わされる７作用との制御の下に、Ｘ−Ｙアドレス
レジスタのカウントを行えるようにし、かつ書込み制御
器の制御の下に上記の作用によって到達した場所でレジ
スタ１３２はビットを変更する。

スキップパターン制御ユニット１３８はアドレス入力と
データ入力に応答して信号を発生し、その信号を線１１
５を介してユニット１１６に与える。その信号は指定さ
れたパターンにおけるＲＭＥＭビット変更動作を禁止す
る。動作はＲＭＥＭ２８に書込むべき広範表種類の破線
の発生を簡単にする。機械的な図に破線を使用すること
がそのような用途の１つの応用である。別の応用はプリ
ント回路板の上面図と下面図において一致する２本の線
である。後者が２鍾類のパターンとして描かれる場合に
は、２本の線の重なり合いは重なり合っていない２本の
線とは区別される。

要約すれば、第５ｂ図に示されているスキップパターン
制御ユニット１３８は８ビツトメモリユニツト１５０を
含む。この二二ツ）１５Ｑｕその中に一連の７ピツトカ
クント値としてパターンヲ有する。それらのカウント値
は呼出されて、あふれたカウント値はカウンタ１５２に
ロードされる。

あぶれが生ずると、メ七りの８番目のビットが調べられ
、そのビットが「１」の時はパターンを終らせ、レジス
タ１５４内のスキップパターンメモリアドレスがＭＣＵ
２２　　によりロードされた値へ戻される。８番目のビ
ットが「０」の時はレジスタ１５４は１だけ増加させら
れ、新たなカウント値がカウンタ１５２にロードされる
。

ユニット１１６への禁止入力（ｉ？５１１５上の）が、
スキップバター／スタートアドレスをレジスタ１５４に
ロードさせる時に、ＭＣＵ２２により禁止されないよう
にセットされる。その後で、カウントのあらゆるあふれ
によって論理ユニット１５６は、「１」に等しい８番目
のビットが現われるまで、禁止信号フリラグフロップ１
５８をオン−オフさせられる。この動作パターンはＭＣ
Ｕ２２が新しいスタートアドレスをセットするまで続け
られる。ＲＭＦ、Ｍビットの変更のあらゆる企てに対し
てカウンタ１５２は１ずつカウント値を増加させられる
。

従って、スキップパターンメモリに一連のカウント値を
持たせることによ多（その最後の１つはｒｘｊｌｃ等し
い８番目のビットである）、失われたビットの可変モジ
ュロを有するＲＭＥＭ２８に線を書込むことが可能であ
ることがわかる。この動作の結果を第２ｆ図に示されて
いるスキップパターンメモリ値に対して第２ｅ図に示さ
れている。

ＲＭＥＭから図面を消去し、かつ部分的に消去されてい
る重なっている図を持つ問題を解決するために、モジュ
ロ２スキツプ技術を組込むことができる。この技術では
偶数（または奇数）の蓄積場所だけを占めている一連の
ドツトとして線を書くことができる。もしこれが行われ
ると、その紳は、奇数（または偶数）の蓄積場所だけに
書込まれている別の重な９合っている線とは、決してぶ
つからがい。

第５ｂ図に示てれているように、ＭＣＵがバス３３を介
してモジュｃＪ２保持レジスタ１６０　にロードして、
偶数スキップ（剰余＝０）、奇数□スキップ（剰余＝１
）を作シ、またはスキップを行なわない。腺１１３上の
Ｘ、Ｙアドレスを用いてマルチプレックスユニット１６
２は、８分円制御レジスタ１２４により線１６４に与え
られるＸ−Ｙメージャー信号の値に従って、Ｘ軸または
Ｙ軸を主軸として選択する。モジュロ２剰余ロジツク１
６６は主軸値を２で割り、レジスタ１６０の出力と比較
させるだめにその剰余を出力する。比較器１６８は、剰
余がレジスタ１６０によυ求められた値となった時に、
モジュロ禁止信号を憩１６９に与える。このモジュロ禁
止信号はゲート１７０においてスキップパターン禁止信
号とともに論理和操作される。この手法はモジュロＮ＝
３．４等に容易に拡張できる。

本発明は回路のレイアウトが両面に行われるような、プ
リント回路板の設計のレイアウトのためにしばしば用い
られる。この特徴は、プリント回路板の両側の線？ぶつ
かり合うことなしに単一の表示で示すことを可能にする
点で、特別の応用性を有する。

更に詳しくいえば、プリント回路の上面に偶数の蓄積場
所をＩｉＪ尚て、下面に奇数の蓄積場所を割当てること
により、上側と下側との回路線を一致させることができ
、各回路線は他方の回路線に影響を及ぼすことなしに独
立に変更または消去できる。プリント回路板の同じ側の
ワイヤは交差したり一致したシすることはないから、こ
れはプリント回路板の設計に対する非常に適切な応用で
ある。

この特徴はモジュロ演算を用いることにより３つまたは
それ以上の側面に対しても一般化できる。

ＲＭＥＭは二次元であシ、かつ本発明は直線の線分て描
かれる柿線画を取シ扱うから（円でさえも直線線分で描
かれる）、Ｘ方向またはＹ方向を、より大きなデルタ距
離を用いることだけで、主軸として選択される。更ｅこ
詳しくいえば、線分の端点をｘｏ、ＹｏおよびＹｌ　＋
　Ｙｌ　とすると、　１Ｘｏ−Ｘ１１≧ｌＹｏ　　Ｙｌ
ｌ　　であれば主軸はＸ＠である。

上記の式が成立し々ければＹ軸が主軸となる。偶数点ま
たは奇数点のスキップが主軸に沿う値に対して行われる
。この動作の結果を第９図に示す。

この図には、スキップのない応用と、偶数スキップの応
用と、奇数スキップの応用とをそれぞれ示す長方形と線
が場所Ａ、Ｂ、Ｃに描かれている。

第６圀にはビデオ制御ユニット２６の、種々のタイミン
グ制御ブロックの多くを除いて、主な部品がブロックで
示されている。ビデオ制御ユニット２６の機能はＲＭＥ
Ｍ２Ｂをアドレスし、それからデータを読出し、並列デ
ータの１６ビツトをとり、それを直列の形に変換し、そ
れからビデオ混合器１５１　を介してＣＲＴ１８を駆動
することである。ビデオ制御ユニット２６は表示装置用
の基準発振器と同期回路とを含む。第６図の中央、部の
発振器およびビデオ同期回路１５５は４０ＭＨｚ　の発
振器と、いくつかのかなシ直線的にカウンタとを含む。

これらのカウンタは発振器の出力を指定された種々の水
平掃引信号同波数と、垂直掃引信号同波数と、タイミン
グ周波数とに会同する。これらの信号同波数は非飛越し
ラスター走査でＣＲＴを動作させるために必要である。

たとえは、ＣＲＴのスクリーンを横切ってひかれる各線
に対して装置は４１６個のビット（画素）を発生せねば
ならず、かつスクリーンの上から下まで３１２本の水平
線がある。この画素数はＲＭｇＭ２Ｂの特定の領域にお
いて１対１の外観を作る。従って、要するに１対１のズ
ームモードではＲＭＥＭの走査される領域内のデータの
あらゆるビットはＣＲＴのスクリーン上に発光させられ
、または発光させられないドツトに一致する。

ＲＭＥＭから読出されたビットは、ＲＭＥＭ読出し／書
込み制御およびタイミングユニット１５７の制御の下に
バッファレジスタ１５９に入れられる。

ユニット１５７はそれに使用される特定のチップの仕様
に従って、ＲＭＥＭの呼出しを制御する。

ユニット１５７がデータを受ける準備ができるたヒニ、
ユニット１５７ｔｄバツフアレジスタ１５９へ入力させ
るロード信号を発生する。そして、レジスタ１５９がロ
ードされて固定された後で、ユニット１５７は先入先出
（ＦＩＦＯ）ユニット１６１に入力させる桁送シ信号を
発生する。ＦＩＦＯ１６１は桁送シ信号を受けた時にバ
ッファレジスタ１５９から１６ピツトを受けて、それら
のビットを新たなデータブロックがＦＩＦＯユニット１
６１に入力される速さとは独立に取シ出すことができる
ように、それらのビットをレジスタの出力端へ自動的に
伝播させる。実時間では、その間にスクリーンからデー
タを取シ出し、かつスクリーンにデータを読込まなけれ
ばならないような独自の時間間隔がちるから、この場合
には上記のような動作が要求される。しかし、それと同
時に、ＦＩＦＯユニット１６１　が表示線の間に空にな
らないように、語をバッファ１５９へ絶えず再ロードせ
ねばならない。あるひま時間をとることをみとめるＦＩ
ＦＯユニットの特性により、データの入力と出力の間に
衝突が起るどのような可能性もなくす。

ビデオドツトクロック発生器１７５はドツトごとでのデ
ータ読出しを制御して、表示される各水平線を発生する
。ビデオドツトクロック発生器１７５は選択されたズー
ムの関数としてＦＩＦＯユニ、ツ、ト１６１の出力を実
時間で発生させ一更にドツトデユーティサイクル制御信
号を発生して、その信号を線１６３を介してゲート１７
７に与える。ビデオドツトクロック発生器１７５は同期
回路１５５からバス１５３を介して加えられる信号によ
って駆動される。ビットカウンタ１７９はクロック発生
器１７５の出力に応じてＦＩＦＯユニット１６１からの
桁送シ出力を発生してそれをバッファレジスタ１７３へ
入力させる。線１６５に与えられたビットカウンタ出力
は、ズーム制御ＲＯＭ１８０が垂直方向で行うのと同じ
機能を、水平方向で行う。す麦わちたとえば２倍のズー
ミングに対して、水平方向すなわちＸ方向のドツト（メ
モリ内の）は２個のドツトに拡大されるから、レジスタ
１７３の中のデータは他のドツト時刻のたびごとにだけ
桁送りで出力させられる。同様に、線１６３に与えられ
たドツトデユーティサイクル信号は、ズーム制御ＲＯＭ
１８０が垂直方向で行う機能と同じ機能を、水平方向で
行う。す々わち、２倍のズームでドツトデユーティサイ
クルが５０％の場合には、ある特定のドツトだけが１つ
のドツト期間の間に表示を認められる。

カウンタ１７９が零にセットされているとすると、コン
バータ１８３はその中に含まれている１６ビツトのうち
の最下位のビットをまず出力させる。このことは、ある
特定のフレームが語の境界の上に落ちた時にはオフセッ
トがないことを意味する。

しかし、この装置がＲＭＥＭを通ってビデオ表示を滑ら
かに走査できなければならないものとすると、その装置
は語の境界を横切れる性能を持たなければならず、それ
は１香りめの語に関する限シはオフセットを基にしての
み実行できる。

このことは、ビデオ混合器１５１へ送られるデータが選
択された特定のビットとともにスタートせねばならず、
そのビットは語における最初のビットでは必ずしもなく
、残シの１６ビツト語も同様に直列に表示せねばならな
いことを実際には意味する。それから次の１６ビツト語
がＰＩＦ０１６１から受けられ、分割がＸ−Ｙ分割ロジ
ック１７８で指定されているビットカウントに達するま
でビットは直列に表示される。この動作は各Ｘ分割〔１
つまたは２つが許される〕と各ビデオ線についてくり発
見される。

データ制御ロジック１７７は、ズーム制御ＲＯＭ１８０
からの禁止信号と、ビデオドツトクロック発注器１７５
からのドツトデユーティサイクル信号ととの制御の下に
、コンバータ１８３の出力をゲート制御するロ　ビデオ
ノゝツシングロジック１８５はデータ制御ロジック１７
７のデータ出力を、同期回路１５５により発生されたＩ
ＯＭＨｚの何月でゲート制御する。

ズーム制御Ｒｏｐ、４１８０　ｔｒｉ垂直方向に表示さ
れるデータを制御するために用いられ、読出されたデー
タをスクリーン上の１対１のドツト位置以外の何かに一
致させる作用を有する。たとえばＲＯＭ１９Ｑはメモリ
内の１個のドツトをスクリーン上で３個のドツトを表す
ようにさせることができる。ＲＯＭ１８０は■１オヨび
ｖ２の制御メモ１Ｊ１７２，１７４からの情報（制御語
２）と、発振器ビデオおよび同期回路１５５の垂直線カ
ウンタからの別の入力群と、ｖｌ−ｖ２読出し／書込み
制御ユニット１７６によ多発生される別の入力群と、モ
ジュロ３カウンタ１７１からの更に別の入力群とを得る
。ズーム制御ＲＯＭ１８０に入るバスは、任意の倍率の
ズームを指定できるように、そのアドレスレジスタを設
定スる。すなわち、ズームＲＯＭ１８０は８ビツトアド
レスを入力させる。この８ビツトは（制御語２からの）
ズーム値３ビツトと、ドツトデユーティサイクル１ビツ
ト（制御語２からの１００％または５０％）ト、モジュ
ロ３カウンタ１７１からの２ビツトと、垂直線カウンタ
の下位の２ビツトとで構成される。

ＲＯＭ１８０は制御目的のために２つの出力を有する。

そのうちの１つは「禁止データ」と呼ばれ、その機能は
ズーム／ドツトデユーティサイクルの関数として線ごと
にＦＩＦＯデータ出力を禁止することである。たとえば
、デユーティサイクルが５０−の時の２倍のズームは他
の綜を全て禁止する。

２倍のズームはメモリ内のドツトが水平方向と垂直方向
とに２個のドツトに拡大されることを意味し、５０％ド
ツトデユーティサイクルはドツトが水平方向と垂直方向
において１つのドツト期間中だけオンであることを意味
するから、「禁止データ」線は他の全ての線へのＦＩＦ
Ｏデータの出力を禁止する。前記した例に対しては、表
示すべきデータが水平方向と垂直方向において２ビット
位置に拡大されているから、Ｙアドレスは全ての線で増
大することは許されず、１本おきの線ごとに増大するこ
とが許される。

しかし、問題の１つは、メモリ内の１個のドツトをスク
リーン上でＸ、Ｙ方向における２ビット位置に対応させ
るものとすると、非常に太き表ドツトが得られる結果と
なる。従って、ズーム制御ロジックはズーム倍率を指定
し、かつ最適なドツトデユーティサイクルを別々に定め
るレジスタを含む。いいかえれば、２つの通常ドツト期
間またはただ１つのドツト期間の間、ドツトをオン状態
にさせるために選択可能な範囲が設けられる。このやシ
方は２つの期間以上に明らかに拡張できる。

ちょうど１期間だけドツトがオンとなるようにセットさ
れるものとすると、１個のドツトが再生される。たとえ
ば、単一ドツトデユーティサイクルの時に水平直線が２
倍ズームに拡大されたとすると、そのドツトは元の紗よ
りも２倍長いドツト列として現われる。しかし、２ドツ
トデユーテイサイクルが選択されるものとすると、より
大きなドツトが合体されて元の線より幅と長さが２倍の
実線として現われる。基本的には、ズーム制御ロジック
のこの機能は実際には、この拡大された情報をどのよう
にして表すのか、といえる。それは基本的には１００％
のデユーティサイクルで発生されるものとして表すべき
か、または他の５０％のデユーティサイクルで発生され
るものとして表すべきなのか、内部構造としては、ズー
ム制御器はそのよう外機能の実行を可能にさせる多数の
ロジックを含む。

第３表 第３表に示されているように、ｖ１メモリ１７２とｖ２
メモリ１７４のための特定の語群割当を用いることによ
り、ある種の動作を行うことができる。

更に詳しくいえば、Ｘ、Ｙアドレスを指定でき。

それらのアドレスにおいて装置はＲＭＥＭにおける読出
しと、データの表示を開始する。第１の制御語（アドレ
ス陽４）が与えられてデータを逆フィールドで表示させ
、あるいはＲＭＥＭ２Ｂからの情報を消去させ、または
その場所では線の残シがｖ２で指定されるような分割を
行わされ、制御語の下５桁のビットが１６ピツトのＲＭ
ＥＭ語を何語表示すべきかを指定する。１倍の時にはど
のような種類のズーム表示も行われず、スクリーンを横
切って４１６個のドツトが表示される。そして、ＲＭＥ
Ｍ語は１６ドツトに一致するから、スクリーンを横切る
１本の線上にＲＭＥＭ語が２６語（２６Ｘ１６＝４１６
）表示される。しかし、２倍ズームを行うと、数１３す
なわち２６を２で割った数が挿入される。この装置はス
クリーン上にカーソルを設けることもできる。そのカー
ソルにはアドレス位置５．６で表示されているようにＸ
カウントとＹカウントで与えられる。７番目と８番目の
アドレス位置はスクリーンをＸとＹに分割する。それら
の語は、ＸとＹに対する値を、たとえば数２５６がＸ分
割のために与えられ、その時にはスクリーンがｖｌ　メ
モリの制御の下に２５６ビツト走査されているものとす
ると、スクリーンからは数ビットの間表示が消去され、
それから制御器がｖｌ　メモリからｖ２メモリへ切り換
えて、メモリの全く異なる部分からの情報を、独立して
選択されたズーム倍率と、ドツトデユーティサイクルと
、正常／逆フィールドと、カーソルと、背景格子とで線
の残シの部分の上に表示させることができるように、セ
ットさせることができる。各水平帰線が終ると制御器は
ｖ１メモリへ戻す。

ｖｌとｖ２の制御メモリは全く同じＸ−Ｙアドレッシン
グ性能を有し、両者ともにＸ−Ｙアドレスレジスタ１８
４を介して動作する。しかし、Ｖ２メモリは別のＸ分割
発生能力は持たない。従って、許されているものはｖ１
メモリ内に１組のＸ−Ｙアドレスを持つこと、Ｘ分割を
用意すること、そしてそのＸ分割位置に達した時に出力
をｖ２メモリまでスキップさせることである。このｖ２
メモリはｖｌ　メモリでのＸ、Ｙのアドレスとは異なる
独自！７）Ｘ、Ｙのアドレスを持つ。このことは、ｖ１
メモリは表示の１つの部分の走査を制御し、ｖ２メモリ
は表示の別の部分の走査を制御することを意味する。そ
して、データの表される部分はＲＭＥＭの種々の部分か
らとることができる。これと同じことがＹ分割について
もあてはまる。Ｙ方向には３１２本の線があシ、たとえ
ばアドレス語七のために第４２番目の線が選ばれたとす
ると、この線４２の後の期間は表示はスクリーンから消
去され、割込みロジック１８２を介してＹ分割に達した
ことをＭＣＵ２２に知らせる。そうするとＭＣＵ２２は
Ｖｌ。

ｖ２のメモリに新しいデータを再ロードさせる。

その新しいデータはＸ分割または前記動作のいずれかを
求めることができ、そうするとスクリーン上での表示が
行われるようになって、別のＹ分割まで、あるいは表示
フレームの終シ（！１直帰線）まで走査が続けられる。

Ｙの時に別の割込み信号が割込みｐシック１８２を介し
てＭＣＵ２２へ送られる。アドレス９は制御語２である
。この語は４つのカーソル延長ビットすなわちＹオフセ
ット、ｙｓ。

Ｘオフセット、Ｘｓと、ドツト寸法（ＤＳ）制御語と、
ズーム制御語とを含む。ドツト寸法とズームとは１対１
の倍率の表示を与えることもできれば。

前記したようにズームとドツト寸法その他の任意の組合
わせを与えることもできる。従って、他の語においては
、ｖｌとｖ２の制御メモリは、希望の動作の選択と実行
を行うことを可能にするために必要な全ての情報を含む
。

Ｘ−Ｙ分割ロジック１７８はｖ１制御メモリ１７２とｖ
２制御メそり１７４とからの入力と、発振器１５２から
のいくつかのクロック信号と、Ｖｌ／Ｖ２読出し／書込
み制御器１７６からのいくつかの読出し／書込み制御信
号とを受ける。このロジック１７８は種々のカウンタを
含み、それらのカウンタはｖ１制御メモリまたはｖ２制
御メモリからのｖ１／Ｖ２読出し／書込み制御選択情報
によって制御される。Ｘ−Ｙ分割ロジック１７８はＹ分
割のための信号も発生する。この信号は１本の線１８０
を介して割込みロジック１８２に結合される。Ｙ分割の
間はＭＣＵ２２は割込み線によりフラッグ制御でき。

かつＭＣＵ２２はＶ　１　／Ｖ　２制御メモリに再ロー
ドするのに十分すぎるほどの時間を有する。

Ｖ　１　／Ｖ　２制御メモリを用いる理由はＸ分割のた
めである。Ｘ分割は非常に高速の応答を要する実時間動
作である。たとえば、Ｘ方向の線上の４１６個のドツト
を走査するのに要する時間は約５０マイクロ秒にすぎた
い。ＣＰＵはほとんど何事でも行うのに少くとも５マイ
クロ秒要するからＸ分割のためにＣＰＵからデータを直
接とシ出すことは不可能であることは明白である。従っ
て、Ｖｌ／Ｖ２制御メモリはＭｃｔＢ２＊わずられせる
ことなしにＸ分割を行う。しかし、Ｙ分割の場合にはＭ
ＣＵ２２がその機能を実行するのに十分々時間があり、
割込みロジック１８２からの割込信号はＭＣＵ２２がそ
の機能を実行することを許す。割込みロジック１８２は
発振器１５５によ多発生される垂直帰線信号により励振
され、垂直帰線期間中は全くの無駄時間の時にＭＣＵ２
２をフラッグ制御する。従って、帰線期間中に画像全体
を変更できるように、ＭＣＵ２２はＶ　１　／Ｖ　２制
御メモリを改装するのに十分な時間を有する。このよう
に、１フレ一ム期間中および帰線期間中にメモリ内の１
個所または２個所の場所を、メモリ内の全く異なる１組
の場へ完全に切シ換えられることを示すことができる。

そのような切シ換えが小さな増分で行われるものとする
と、その効果はメモリを横切る低速走査の錯覚を作るこ
と、あるいはメモリを横切る「ボートホール」の動きで
ある。これは走査モードである。

本発明のいくつかの特徴の中には、背景格子とカーソル
を発生する能力と、背景格子とカーソルとをＣＲＴのス
クリーンに同時に表示できる能力がある。背景格子は格
子信号発生器１９８により発生される２つのドツト列と
、ＣＲＴｌＢのスクリーンに大きな格子と小さな格子と
を現わすようなプレイとで構成される。その格子の輝度
は表示される映像の輝度よりも低いが、その映嫌に対し
て直接の位置関係を持つ。

格子を形成するために、格子信号発生器１９８は大格子
形成パルス列と小格子形成パルス列とを発生する。２つ
のパルス列は発振器１５５に同期させられ、かつビデオ
混合器１５１に与えられて、そこでデータビデオに混合
されてから、ＣＲＴｌＢに与えられて表示される。

カーソル制御ロジック２００はｖ１制御メモリ１７２と
、■２制御メモリ１７４と、発振器１５５と。

Ｖｌ−Ｖ２読出し／８込み制御器１７６とからの信号に
応答してパルスを発生する。それらのパルスは混合器１
５１でデータビデオと混合されてから、特定のカーンル
記号をＣＲＴｌＢのスクリーンに発生させる。カーソル
はビデオデータ出力制御器と同期して同様に発生される
から、その位置は表示されるデータに常に正しく一致す
る。

本発明は先行技術ではこれまで利用できなかったいくつ
かの表示特徴を提供可能である。以下にそれらについて
説明する。

映像表示の背景の性質は直視型装置や、ランダム書込み
装置にとっては通常は問題ではない。しかし１通常のラ
スター屋表示装置では、各水平走査で背景の線を作る。

この背景線を長い閲見ていると眼が疲れることがある。

第２Ｃ図に示すように、その理由はスクリーンを掃引す
るビームの強さが一様であるためである。通常のデータ
ドツト期間の一部の間、表示ビームを周期的に消去させ
ることにより、観測者の眼にはるかに好ましいハツシン
グ効果を達成できることが本発明において見出されてい
る。この特徴によって白背景／黒データ表示のためによ
り均一な背景が得られ、スクリーン面にひかれた線をよ
り目立たせることができる。このハツシングは垂直線と
水平線の両方により一様な外観を与える。その理由は、
ハツシングがないと単一幅の垂直線が水平線よりも目立
って細いからで、水平走査線の間スペースが黒く。

そのために各水平線が先行するスペースと後続のスペー
スとから余分の幅をと９込むからである。

これに対して垂直線はそのような拡幅作用は受けない。

ドツト期間の全体にわたって背景を白、データドツト（
ＲＭＥＭ内では１）を黒で表示する代シに、期間の約６
５％の間は全てのドツトを表示し、残シの３５％を黒に
する（第２ｄ図）。スクリーンに背景だけがある場合（
通常のケース）には、スクリーンはマット表面のように
見える。この特徴がないと、線間が分離されている水平
走査線の間のスペースははるかに乱れてくる。

データ補足（Ｄａｔａ　Ｃｏｍｐｌｅｍｅｎｔｉｎｇ　
（ＸＯＲｉｎｇ）従来の表示装置ではホストコンピュー
タが画像繰り返えし描くサイクルは比較的短いから、ひ
きすぎられた線に対して何らかの特殊処理を施す必要は
なかったが、本発明では画像をホストコンピュータから
繰り返えし描くサイクルはあまシ短くないために、画像
の寿命は比較的長くて、画像を完全に描くことがはるか
に重要となるから、ひかれすぎた線が除去された時に元
の線が再び現われることが必要である。本発明ではＲＭ
ＥＭに１（黒いドツト）または０（ドツト消去）を書込
むことによって、ＲＭＥＭにある特徴を付加し、または
ＲＭＥＭから特徴を消すことが可能となる。しかし、第
７ａ図に示すようにある図の一方の側が別の図の上に重
なっている時には制限が生ずる。共通の側は２回書かれ
るが、そのドツトは依然として値１を有する。しかし、
第７ｂ図に示すように、上側の／トさな長方形が消され
ると、両方の長方形に共通のビットが全て零にセットさ
れて、大きな長方形の辺のうち小さな長方形の辺と共有
されていた辺に間隙が生ずる。

本発明では、新たに描かれた図形をオペレータが望む場
所に正しく置くことができるように、その新たに描かれ
た図形を前に描かれた図形に対してスクリーン上を動か
すことができるから、オペレータの手の動きに追従して
書き込みと消去を繰シ返えし行うことによフ新たな図形
の動きを処理できる。しかし不幸なことに、消去（第７
ｂ図）によって前から描かれていた図形からデータビッ
トがとられるから、前から描かれていた図形が見えなく
なることになる。

しかしながら、上記のような書込みと消去の手法を用い
る代りに、小さな矩形を図形の中でＸＯＲ操作（第８ａ
図）し、この結果新しいデータで占められるＲＭＥＭ内
の各ビットの状態’ｅ　ＸＯＲ操作以前の状態すなわち
「０」又は「１」の値に基いて修正するならば、重な９
合う（第７ａ図）黒い線（図面では点線で示しているが
）の部分を第８ａ図に示すように消去できる。これを具
体的に説明すると、第７１図のように大きな矩形に小き
な矩形を重ねる時１重なった部分（重ねる前のビット状
態は共に「１」）のＸＯＲを取ることにより、この結果
その重なった部分のビット状態は「０」（背景色）とな
シ、第８ａ図の複合像が得られる。

一方、第８ａ図の複合像から前述した小さな矩形を除去
するには、これも亦ＸＯＲ操作を行う。この場合のＸＯ
Ｒ操作は第８ａ図の図形を示すラスターメモリの内容と
除去しようとする／」・さな矩形のピクセル内容の間で
行われる。小さな矩形のピクセル情報を第８ａ図の図形
ピクセル情報でＸＯＲ処理すると、両者の情報のうち同
一の２進値が重シあった位置でのバイナリ−は「０」と
な夛、第８ｂ図に示す図形となる。ＸＯＲのこの性質は
数学において「等べき元」として知られているものであ
る。しかし、小さな長方形が急速に消えたシ現われたり
したシ、連続的に動いたシすると、その一部が他の部分
とは時間的に少しずれて消えたυ現われたシしても、そ
の形をはっきりと見ることができる。本発明のこの特徴
の別の例を第９図に示す。この例では斜めの直線３００
がそれより前に描かれている長方形３０２に交わってい
るのが示されている。直線と長方形のこの交差に対して
ＸＯＲ操作を行うと、交差部分が背景にとけ込んでしま
うことに注意すべきである。

背景格子 先に説明したように、ビデオ制御ユニット２６は表示ス
クリーン上に格子を形成するドラトラ発生させるために
、ビデオに混合させるパルスを発生させることができる
。このような格子がスクリーン上で発揮する効果を説明
するために、便宜上第９図に一連のドツトが示しておる
。小さな格子を形成するために、一つおきの走査線上に
小さなドツト群が発生され、一方、／」１さな格子の５
倍の大きさの大きな格子を形成するために、上記の小さ
なドツトよりも輝贋が少し高いドツトが走査線１０本お
きに発生される。図示の格子間隔は単なる例示であって
、任意の格子間隔を採用できる。

図では小さな格子のドツト３０４は背景の輝度よりも少
し低く（背景のハツシングはこの図には示していない）
、大きな格子のドツト３０６はドツト３０４よりも少し
暗いレベルで描かれていることに注意されたい。

この格子の目的はスクリーン上にひく線の位置ぎめと測
長の目安とするために、方眼紙を模すためである。この
格子は格子発生器１９８（第６図）によってＲＭＥＭの
図形に同期させられるが、ＲＭＥＭに書込まれない。格
子はスクリーン上にだけ現われる。このような格子は図
形自体の一部でなければならないから、現在の所では直
視型表示装置にはこの特徴はない。ランダム書込みリフ
レッシュ管はビームの走行により制限されるから、その
ような特徴を有するために必要な余分なビーム走査を通
常は行うことはできない。すなわち、格子を描くために
必要な余分な時間のために画像のリフレッシュ速度が低
下し、そのために望ましくないちらつきが生ずることに
なるからである。また、ラスターリフレッシュ表示装置
にもこのような特徴を持たない。走査変換（非直視禿蓄
積管）表示装置もこの特徴を持たず、その表示装置にこ
の特徴を持たせようとすると、それらの表示装置のメモ
リはアナログ蓄積管であるために、格子をメモリに正し
く協力させることができないという困難に直面する。

従来のグラフィックス装置は表示装置に送ることができ
るデータのどのような単一フレームでも示すことができ
るが、データを他の部分へ変更させるたびにホストコン
ピュータが、表示されている画像の一部を消去し、再び
描くことを必要とする。この操作にはホストコンピュー
タに加えられているロードに応じて数秒間またはそれ以
上の時間を要する。しかし１本発明では変更すべき画像
のために、ホストコンピュータから新たなｘ、　ＩＹ。

座標対を受けるだけでよい、そうすると、表示装置はＲ
ＭＥＭを横切って最初の位置Ｘ６　＊　Ｙｏから第２の
位置Ｘｊ　ｒ　ｙｇまで円滑に走査する。この場合。

ホストコンピュータから上記の座標情報を受ける以外何
らの処理指令を受けることはない。メモリの観測される
領域はＣＲＴの１フレ一ム期間（たとえば１フレ一ム＝
６０分の１秒）にわずかに１個または２個のドツトの相
当する距離しか変えられず、それにより変化が滑らかに
連続して行われているという錯覚を与えて、ＲＭＥＭの
窓すなわち「ホードホール」を与える。「ボートホール
」とは船の舷窓を意味する。動いている船内から、この
舷窓すなわち「ボートホール」を介して外の景色を見て
いると、この舷窓の大きさで決定される外景の一部分が
円滑に次々と移り変って行う。このように、大きな景色
の一部分が次々と何らの不連続性をもたず所定の枠内で
変化進行する現象をポートホーリングと云う。本発明で
いう円滑カバンとは、正に上述したボートホーリングと
同意義である。すなわち大きなＲＭＥＭ　（広い外の全
景）を横切って、位置Ｘ６　＋　Ｙ６から位置Ｘ’、、
　、　ｙ′ｏまでの間の像がｍ　Ｘ　ｎ　（ＣＲＴの表
示面の大きさに相当）の大きさの窓（ボートホール）内
で滑らかに変化するのが円滑なパンである。これを更に
詳しく説明すれば、ｘ−ｙドツトメモリであるＲＭＥＭ
はドツトごとに書込み、消去またはＸＯＲ操作を行って
貯えられている画像を表すことができ１表示スクリーン
はテレビジョン受僚機に似たモニタであって、ＲＭＥＭ
を走査するテレビカメラに似た動作を実際に行う電子装
置を有する。フレーム表示は実際には次のようにして行
われる。すなわち、ＲＭＥＭ２Ｂのメモリ線Ｙｏを水平
方向に読出してから。

次の線まで下降し、帰線により水平の出発位置ＸＯへ戻
シ、次の線の読出しを行う。

本発明では、ボートホールの特徴によって帖侃Ｍの全蓄
積領域の高さと幅の一部だけの表示を、任意に選択した
位置Ｘｇ　ｒ　Ｙ６から始めさせることができる。たと
えば、第１０ａ図に示されている長方形３２０がＲＭＥ
ＭＯＮＸＭ個の蓄積場所の全体の蓄積領域を表し、長方
形３２２がスクリーン３２４の上に表示すべき蓄積領域
の一部を表すものとすると。

そのような蓄積領域は隅の座標Ｘ６　＊　Ｙ６にょシ示
され、かつｎＸｍ個の蓄積場所を含む。破＋ｉｌ　３２
６で示されている隣接する位置を走査する邂めに、ホス
トコンピュータから要求される唯一の情報は隅の新たな
座標Ｘ’ｏ　、　Ｙ’ｏ　（ｌＮ５ＥＲＴ　）である。

従来のラスター表示装置の典屋的なラスターメモリは、
データを貯えるために磁気ディスクすなわち直列シフト
レジスタを用いているから、上記のような特徴はそれら
のラスター表示装置にはおそらく考えられなかった。そ
のようなラスター表示装置に、そのような特徴を持たせ
ることは、タイミングを考慮すると、すなわち、各走査
線の終端にきてから元の位置へ戻る時間が２０マイクロ
秒以下であるから、非常に困難である。直視型蓄積管ま
たはプラズマパネルではＲＭＥＭとスクリーンは定義に
よって同一のものであるから、それらの表示装置におい
てはポートホーリングは可能ではない。ここで説明した
ＮＸＭのプレイは、蓄積場所の実際の物理的なレイアウ
トが長方形マトリツクスの形であることを意味するもの
ではなく、データのアドレシング、読出し、表示を行う
やシ方を示すだけのものである。

表示ズーム 磁気ディスクすなわち直列メモリを有する従来のラスタ
ー表示装置では、ボートホーリングを行うのが困難であ
る理由と同じ理由で、ズーム操作を行うことも非常に困
難である。すなわち、そのようが直列メモリは同期回転
期間に固定され、増速または減速を行うことができない
からである。

先に説明したように、直視型表示装置はＲＭＥＭと表示
スクリーンを有するが、その２つは実際には同一のもの
である。従って、この種型式の装置によるズームは不可
能である。しかし、本発明は。

たとえば、表示距離にして画像を２倍に表示−すなわち
２対１のズーミング−するのに必要とする走査線とドツ
トのそれぞれの数の半分の走査線とドツトでズー３ミン
グ走査を行う回路を有する。この結果、全ての距離が２
倍に拡大されているから。

はるかに容易な処理操作で表示スクリーン上に画像を描
くことが可能となる。ＲＭＥＭから各データビットを読
出すのに要する時間を変えるかまたは各ドツトを２回ま
たはそれ以上繰シ返し読出し、且つ次の走査線へ移る前
に各走査線を２回またはそれ以上繰り返すことによって
、走査速度を低下させることができる。本発明によれば
、希望する任意のズーム操作を行うことができる。たと
えば。

本発明の一実施例では、１．５倍、２倍、３倍および４
倍のズームが選択されている。

再び第１０＆図を参照する。この図では、蓄積領域３２
２は参照数字３２４で示されるようにＣＲＴｌＢのスク
リーン上に１対１の尺度で示され、或は小さな蓄積領域
３２８は４倍に拡大して表示されている。その他のズー
ム比を採用できることも明らかである。

分割スクリーン 多くの用途ではＲＭＥＭの種々の場所からのデータを同
時に表示したり１手近の操作を容易にするように同じ場
所の部分を異なる拡大率で表示することが望ましいこと
がある。本発明は分割スクリーン特徴を用いてそのよう
な同時表示を行うことを可能にするものであって、この
分割スクリーン技術では、ＲＭＥＭ２８の一部がＣＲ８
１８のスクリーンの一部に拡大して、または拡大しない
で表示でき、ＲＭＥＭ２８の他の部分をスクリーンの他
の部分に表示できる。

たとえば、第１０ａ図において、ブロック３２２で示さ
れているＲＭＥＭ領域の表示３２４は１倍の拡大率で行
われ、隅の小さな部分３３０が、ブロック３２８で示さ
れているＲＭＥＭ２８の小さな領域の２倍ズームでのク
ローズアップを示すために１割当てられる。この種の表
示装置を利用する際には、いくつかの理由から５オペレ
ータは表示されている領域の１つを選択的に走査するこ
とを希望できる。データ領域の１′）’ｅ走査しても１
表示されている他の領域に何の影響も及ぼさないことに
注意することは重要である。星印で示されているカーソ
ルが拡大率が１の領域３２４と、２の領域３３０に現わ
れておシ、それらのカーソルの位置はＲＭＥＭ２８内の
１個の仮想カーソル位置３３２に一致する。

これらのカーソルによってオペレータは図の中のデータ
を指すことができ１図に対するオペレータの向きを維持
する助けとなる。第１０ａ図に示すような分割技術の応
用は、広い領域３２２内での位置を保ちつつ、図形の細
部を観察するのに極めて有用である。

本発明のパン技術と、分割スクリーン技術とによって、
ＲＭＥＭ２８があたかも完全に独立したデータ図形をい
くつか含んでいるかのようにＲＭＥＭ２Ｂを取扱うこと
ができ、スクリーンの各分割部分を、あたかも別々のカ
メラがそれぞれのデータ画像上にピントが合わされてい
るかのように取り扱うことができる。たとえば、第１０
ｂ図に示すように、ＲＭＥＭ２８は次のような４つの領
域に分割できる、すなわち、（１）１倍画像コピー３６
０．（２）独立して描かれた１／２倍画像コピー３６１
　、（３）　　短いＭＣＵメツセージまたはオペレータ
あての短いコンピュータメツセージのための文字数字領
域３６３゜（４）画像コピーを消すことなしに表示すべ
き長いメツセージを含む完全な文字数字ページ３６２が
それである。スクリーン３６８は、１／２倍のコピー３
６１の大部分を位置３６５に、１倍コピー３６７の一部
を狭いクローズアップ部３６４に、そして文字数字メツ
セージ３６３の一部を帯状にしてスクリーンの最下部に
３６６で、それぞれ同時に示す３つの部分に分割されて
いる。

ＭＣＵ２２は第１０ｂ図に示されているような表示を行
うのに要する複雑な「カメラ操作」を行うのに必要な速
度と性能を有する。第１０ｂ図に示すようなレイアウト
は本発明の好適な実施例で実際に利用される。しかし、
たとえば「カメラ」を１倍コピー３６０の頂縁部近くに
パンした時に複雑な問題が生じ、この問題を処理するた
めに、文字数字メツセージ領域３６３が常に「カメラか
ら離れている」ようにするようにＭＣＵがプログラムさ
れる。

このようにするのは、１倍のコピ一部分を横切ってメツ
セージ領域まで行われるパン操作は、スクリーンの下部
３６６で同じメツセージを見ているオペレータを非常に
幽惑させるからである。

本発明の一実施例では、パン操作はＣＰＵメモリ８４（
第４図）に含まれている一連のマイクロコードを用いて
行われ、ＣＰＵ７６で実行されるが。

加算器、レジスタ、比較器などを用いる第１１図に示さ
れているような回路を用いることもできる。

以下の説明では可能なパン操作の一例を示すものとして
第１０ｂ図も参照する。

データはホストコンピュータ１０のような制御ソースか
らＥＸＴ　ＣＰＵデータバス３２に与えられ、Ｘ’ｏ　
＋　Ｙ’Ｏ保持レジスタ４００に入れられる。動く速さ
を制御するデルタサイズレジスタ４０２ヘモテータバス
３２からデータが入れられる。データバス３２からデー
タが入れられる分割選択レジスタ４０４はスクリーン寸
法メモリ４１４と、ＲＭＥＭ境界メモリ４１６と、外縁
部メモリ４１８とをアドレスする。これらの回路は分割
割込みロジック１８２（第６図）によって表示フレーム
ごとに１回作動させられる。通知を受けると、現在の位
置Ｘ６　＊　Ｙｇが。

使用する分割に応じて■１メモリ１７２または７２７％
す１７４へ、バス３２’！ｉ−介して送られる。それと
同時に、位置Ｘｏ　＋　Ｙｏはデルタ動き比較器４０８
へ送られ、そこでＸｏ　＊　Ｙｇ　ｒ　Ｘ’６　＋　Ｙ
’ｏの値とデルタの寸法とに応じて決定が行われる。本
質的には。

その決定は、　＜１）　　分割選択レジスタ４０４によ
り選択されたＲＭＥＭ領域３６０の境界の外側にＸ’６
　ｈ　Ｙ’６がある場合には動きは行われず、（２）　
　Ｘ’ｏ、　Ｙ′ｏ：Ｘｎ　＊　Ｙｏの時に動きは行わ
れず、（３）それ以外の時にはデルタサイズレジスタ４
０２の動きは＋また。

は−の向きに行われて、Ｘ０ＩＹＯをｘ’ｏ　、　ｙ’
ｏに近づける。デルタの寸法は通常はＩ　ＲＭＥＭユニ
ットである。

加算器４１０は４０６からのＸ（１＋　Ｙｇに、デルタ
動き比較器４０８によ多発生された符号つきのデルタを
加える。その結果は境界比較器および調節器４１２によ
って調節される。この調節はスクリーン寸法メモリ４１
４から供給されるスクリーン３６４の寸法と、ＲＭＥＭ
境界メモリ４１６により供給される境界ＲＭＥＭ領域３
６０と、外縁部メモリ４１８からの縁部情報とに基づい
て行われる。本質的には、スクリーン領域３６４により
要求される寸法である長方形３６７は新しい位置Ｘ’６
　ｒ　Ｙ’Ｏへ動かすことができるが、長方形全体はＲ
ＭＥＭの副領域３６０の境界内に留まっていなければな
らない。長方形３６７の任意の辺’ｋＲＭＥＭ領域３６
０の任意の境界に重ねあわせることを許す任意の位置座
標Ｘ６　＋　ＹＯが加算器４１０から与えられると、境
界調節器４１２はそのＸ６　ｈ　Ｙｇを、長方形３６７
をＲＭＥＭ３６０の内部に完全に入れることを許す最も
近い値に修正する。外縁部メモリ４１８は境界調節器４
１２にＲＭＥＭ　３６０の「外縁部」３７０について知
らせる。

「カメラ」は外縁部を通シ越して１／２幅（長方形３Ｇ
７の高さ）′だけ更にパンを行うことができる。

このようにする理由は、外縁を通９すぎる定められてい
ないメモリは常に背景の色だからである。

ＲＭＥＭ副領域３６０は外縁部として左、右および底の
３つの縁部を有するが、領域３６１は外縁部として左と
頂部の２つの縁部しか持たない。調節された新たなＸｏ
　＋　Ｙｏは現在のＸｏ　ｒ　Ｙｏ位置４０６−、戻さ
れ、次のフレーム割込みの時に割込みロジック１８２か
らＶ　１　／Ｖ　２メモリ１７２　、１７４へ送られる
。

このように、各表示フレームは次の進んだ映像を示し、
画像は為＋　ＹＯからＸ’６　＊　Ｙ’６まで円滑に動
く。

ＲＭＥＭ２Ｂは更に多く分割でき、その分割によって、
（１）ホストコンピュータはＲＭＥＭＯ中にズームの任
意の組合わせを描くことができ、それによりハードウェ
アで可能であるもの以上の広い範囲のズームを行うこと
ができる。たとえば、第１０ｂ図に示されている配置で
１／２倍から４倍（これは１倍から８倍に等しい）まで
のズームを行うことができ（これに対してハードウェア
によるズームは１倍から４倍までである）　、　（２）
　　文学数字（メツセージ、プロング）、ＸＹ表示、状
態表示等）とグラフィックスとの多くの組合わせを使用
でき、（３）　　ＲＭ　Ｅ　Ｍをいくつか（おそらく１
２またはそれ以上）の領域に分割して、動画からの別々
の静止画を各領域に配置して、それらがあたかも動いて
いるように見えるのに十分な速さで領域かう領域へＭＣ
Ｕの制御の下にそれらの静止画を動かすなどの手法で、
多くのアニメーション技術を使用できる、ことになる。

そのようなアニメーションは機械的なリンク機構の解析
、患者の歩行状態の医学的研究々どに有用である。新し
いデータフレームを消去し、ホストコンピュータ１０で
再び描くことをできるだけ迅速に行うことにより、動き
を長く行わせることもできる。

ここまでの説明は白（０）または黒（１）のデータを指
定するために特定のＸ−Ｙメモリ場所にＲＭＥＭ２Ｂが
１ビツトだけ与えるという、白／黒表示装竹についての
ものであった。しかし、第１２図に一部示されているよ
うに、本発明はＲＭＥＭのＸ−Ｙビット場所にＮビット
を割当てることによって２　色のカラー表示を行うよう
にすることもできる。たとえば、第１２図に示されてい
るように、ＲＭＥＭＫ２枚の同一ノメモリボード５００
　、５０２を用いることができる。これらのメモリボー
ドは２進データを含む対応するビット場所を有し、それ
らの２進データは２つの並列−直列変換器５０６によっ
て直列の形に変えられてから、２進デコーダ５０８によ
り復号される。

復号された情報は２Ｎ（第１２図では４）色メモリユニ
ット５１０から色信号を出力させるために用いられる。

ユニット５１０の色レベルはＭＣＵ２２により選択され
る。その色信号出力は適当な多色表示器の駆動に使用す
るために、適当なカラービデオ混合器５１２に与えられ
る。たとえば、単一の表示においては、１つの分割部分
に使用するために１組の色がＭＣＵにより選択され、他
の組の色が他の分割部分に使用するためにＭＣＵによυ
選択される。各分割部分における変更は割込みロジック
１８２からの信号により同期させられる。たとえば、赤
、緑、青、白（背景）を表示器のグラフィックス部分（
第１０ｂ図の３６４　、３６５）のために選択するもの
とすると、異なる背景色を含む別の４色の組合わせを用
いて、文字数字メッセージ３６６ヲ強調させることがで
きる。また１種々の文字数字メツセージが生ずるにつれ
て、緊急メツセージや優先度の高いメツセージを区別す
るために、ＭＣＵは更に異々る色を指定することもでき
る。この最後の技術は本発明の前記した１ピツ）ＲＭＥ
Ｍ実施例でも有効である。

前記した実施例とこの実施例との大きな違いの１つは、
ＦＩＦＯ語長が１６ビツトから３２ビツトに長くなった
ことと、ＲＭＥＭビット修正ロジックが１ビツトから２
ビツトにふやされたことである。

例：Ｎ＝２ 色＝Ａ、　Ｂ、　Ｃ，Ｄ Ｘ−Ｙビット割当（第１ビツト＝メモリボード５００、
第２ビツト＝メモリ ボード５０４） 、色Ａ＝ＯＯ（たとえば白−背景） 色Ｂ＝０１　（たとえば赤） 色Ｃ＝１０　（たとえば緑） 色Ｄ＝１１　（たとえば青） 第４表は選択された色コードの下に■（ＸＯＲ）の等べ
き元（ＸＯＲ操作を２回行い１元の色へ戻る）を示すも
のである。

第４表 Ａ■Ｂ＝Ｂ　　　Ｂ■Ｂ＝Ａ Ａ■Ｃ＝ＣＣ■Ｃ＝Ａ Ａ＄Ｄ　＝　Ｄ　　　Ｄ　のＤ　＝　ＡＢ■Ｃ＝Ｄ　　
　　　　　　Ｄ■Ｂ＝ＢＢ＄Ｄ＝ＣＣ＄Ｂ＝Ｂ Ｃ＄Ｄ＝Ｂ　　　　　　　　Ｂ＄Ｃ＝Ｃあるいは、本発
明は任意の直列データ蓄積装置を用いて実施することも
できる。この場合の唯一の制限は、ランダムにアクセス
できない走査線時間のあらゆる倍数に対して、その倍数
に等しいＲＡＭ走査線蓄積装置がＹ分割のために必要と
なる。

たとえば、最悪の場合における直列メモリ中の任意のビ
ットの遅れを２００μＢとすると、走査線１本の走査に
要する時間が５０μｓであるから、Ｙ分割を行うために
は４走査線ＲＡＭ蓄積セルが必要となる。Ｘ分割も同様
に行うものとすると、２つの４走査線ＲＡＭ蓄積セルを
必要とする。

【図面の簡単な説明】

第１図は本発明のコンピュータグラフィックス装置の主
な部品を示すブロック図、第２ｍ、２ｂ図は第１図に示
すラスターメモリの構成を示す図、第２ｃ、２ａ図はそ
れぞれラスター走査線と本発明の背景ハツシュ走査線を
示し、第２　ｅ　＋　２　ｆ図は本発明のスキップパタ
ーンメモリ特徴を示し、第３図は第１図に示すコンピュ
ータチャンネルアダプタの主な部品を示すブロック図、
第４図は第１図に示すマイクロ制御ユニットの主な部品
を示すブロック図、第５ａ図は第１図に示すラスターメ
モリ制御ユニットの主な部品を示すブロック図、第５ｂ
図は第５ａ図に示すスキップパターン制御ユニットの主
な部品を示すブロック図、第６図は第１図に示すビデオ
制御ユニットの主な部品を示すブロック図、第７ａ図と
第７ｂ図、第８ａ図と第８ｂ図は本発明のＸＯＲ操作を
持ったグラフィックスの変更と、　ＸＯＲ操作を持った
グラフィックスの変更をそれぞれ示し、第９図は本発明
のＸＯＲ操作と偶数／奇数スキップ特徴を示し、第１０
ａ図および第１０ｂ図は本発明に従って可能であるラス
ターメモリデータ場所と表示との間の可能な関係を示し
、第１１図は本発明のハードワイヤされたパン制御回路
の主な部品のブロック図、第１２図はカラービデオ信号
を発生するビデオ制御ユニットで使用する別の部品を全
体的に示すブロック図である。 １６・・・・表示装置、２２・・・ｅマイクロ制御ユニ
ット、２４・・・・ラスターメモリ制御ユニット、２６
・・＠争ビデオ制御ユニット、２８・・・・ラスターメ
モリ、５０・・・・直接メモリ呼出しアドレスレジスタ
、５２・拳・・コンピュータチャンネル制御モジュール
、５Ｂ、９０゜１１８・・拳・三状態データバッファ、
６０・−・・装置テコ−トモジュール、７６・・・・Ｃ
ＰＵ　。 ８０・・・・ＣＰＵメモリ読出し／書込みおよびリフレ
ッシュユニット、８４−−・・ｃｐｔｙ　メ％　ＩＪ、
１１２・・・φアドレスレジスタ、１３８・拳・・スキ
ップパターン制御ユニット、１７０・・・・ズーム制御
ＲＯＭ　０ 特許出願人　　　カドトラック−コーポレーション化　
理　人　　山　川　政　樹（ほか１名）Ｘ軸　→ Ｆｉｇ−２ａ　　　　　　　Ｆｉｇ−２ｂＴ、　　　Ｔ
２Ｔ３Ｔ、。 Ｆｉｇ−２ｄ Ｆｉｇ−２ｅ　　　　　　　　Ｆｉｇ−２ｆＦｉｇ−７
ａ　　　　　　　　Ｆｉｇ−７ｂＦｉｇ−８ａ　　　　
　　　　Ｆｉｇ−８ｂｉｇ−９

Claims (1)

1. 【特許請求の範囲】 ホストコンピュータに組合わせて用いて、そのホストコ
   ンピュータに含まれているグラフィックス情報の視覚的
   表示を行うコンピュータグラフィックス表示装置であつ
   て、 データバスと、 アドレスバスと、 与えられたビデオ信号入力に対応する可視映像を発生す
   るための表示装置と、 グラフィックスデータのビットを含む情報をホストコン
   ピュータと前記データバスおよび前記アドレスバスとの
   間でやりとりさせるためのインターフェースを構成する
   チャンネルアダプタと、前記データバスと前記アドレス
   バスに交信するように結合されて第１と第２の制御信号
   を発生するマイクロ制御ユニットと、 前記表示装置によつて表示されるグラフィックス映像の
   画素に対応するグラフィックスデータのビットをそれぞ
   れ貯えることができるＮ行Ｍ列の蓄積場所のアレイを含
   むラスターメモリと、前記アドレスバスと、前記データ
   バスと、前記ラスターメモリと、前記マイクロ制御ユニ
   ットとに交信できるようにして結合され、前記第１の制
   御信号に応答して、ホストコンピュータからのグラフィ
   ックスデータを前記ラスターメモリに貯えさせるラスタ
   ーメモリ制御ユニットと、 前記アドレスバスと、前記データバスと、前記ラスター
   メモリと、前記表示装置と、前記マイクロ制御ユニット
   とに交信できるようにして結合され、前記第２の制御信
   号に応答し、前記蓄積場所の選択されたｎ行ｍ列（ｎは
   Ｎより小の整数、ｍはＭより小の整数）のブロックに貯
   えられているデータをラスター状に読出すとともに、そ
   のデータを用いて前記表示装置へ入力させるためのビデ
   オ信号を発生するためのビデオ制御ユニットとを備え、 前記ビデオ信号を受けた前記表示装置は蓄積場所の選択
   されたブロック中に含まれているデータに対応する画素
   より成る映像を表示し、 前記ビデオ制御ユニットは、 前記マイクロ制御ユニットから受けた第１の読出し制御
   命令を貯えるための第１の制御メモリと、前記マイクロ
   制御ユニットから受けた第２の読出し制御命令を貯える
   ための第２の制御メモリと、前記ラスターメモリに貯え
   られているグラフィックスデータのビットを読出すため
   の読出し器と、前記ラスターメモリの蓄積場所の選択さ
   れた第１ブロックおよび第２ブロックのそれぞれに貯え
   られているデータを、前記第１の読出し制御命令および
   第２の読出し制御命令の制御の下に、前記読出し器に読
   出させるための論理装置とを含み、蓄積場所の前記第１
   と第２ブロックから読出されたデータは前記ビデオ信号
   に含まれ、前記表示装置は前記第１ブロックからのデー
   タに対応する第１の映像と、前記第２ブロックからのデ
   ータに対応する第２の映像とを同時に表示することを特
   徴とするコンピュータグラフィックス表示装置。