JP3335824B2 - 特殊スクリーン効果用の陰極線管球制御器で用いられるマッピング装置 - Google Patents
特殊スクリーン効果用の陰極線管球制御器で用いられるマッピング装置Info
- Publication number
- JP3335824B2 JP3335824B2 JP30622995A JP30622995A JP3335824B2 JP 3335824 B2 JP3335824 B2 JP 3335824B2 JP 30622995 A JP30622995 A JP 30622995A JP 30622995 A JP30622995 A JP 30622995A JP 3335824 B2 JP3335824 B2 JP 3335824B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- attribute
- offset
- scan line
- pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
- G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
- G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はラスター型表示器上
での特殊スクリーン効果を発生するマッピング装置に関
する。更に詳細には本発明はＣＲＴ表示器のようなラス
ター型表示器上で特殊スクリーン効果を発生させる陰極
線管球制御器（ＣＲＴＣ）のようなラスター型表示制御
器と組み合わせて用いられるマッピング装置に関する。
での特殊スクリーン効果を発生するマッピング装置に関
する。更に詳細には本発明はＣＲＴ表示器のようなラス
ター型表示器上で特殊スクリーン効果を発生させる陰極
線管球制御器（ＣＲＴＣ）のようなラスター型表示制御
器と組み合わせて用いられるマッピング装置に関する。
【０００２】
【従来の技術】スクリーン上に対象を表示する従来技術
の表示装置は典型的にはラインカウンタからなり、これ
は各水平スキャンラインの開始アドレスを発生する。開
始アドレスはメモリカウンタに送られ、ここでそれぞれ
スキャンラインを構成するドット又は画素に対応するフ
レームバッファ内のアドレスが形成される。ある表示制
御器はオフセットレジスタ及び開始アドレスレジスタを
供給するように改良される。これらの表示制御器は実現
された表示された画像の垂直の動きと同様に水平の動き
も許容する。これら全ての表示装置は各スキャンライン
に対応するラインアドレスの線形操作に基づく。
の表示装置は典型的にはラインカウンタからなり、これ
は各水平スキャンラインの開始アドレスを発生する。開
始アドレスはメモリカウンタに送られ、ここでそれぞれ
スキャンラインを構成するドット又は画素に対応するフ
レームバッファ内のアドレスが形成される。ある表示制
御器はオフセットレジスタ及び開始アドレスレジスタを
供給するように改良される。これらの表示制御器は実現
された表示された画像の垂直の動きと同様に水平の動き
も許容する。これら全ての表示装置は各スキャンライン
に対応するラインアドレスの線形操作に基づく。
【０００３】表示制御器の他の型もまたラスタースキャ
ン型表示器用に広く用いられている。例えば画像型の表
示制御器はそのＣＲＴ表示器を制御するＴＶゲーム機の
中に用いられてきた。そのような表示器の一つでＣＲＴ
が２５６ｘ２５６ドットの配列内で画像（「像」又は
「対象」）要素に分割される。８ｘ８ドットの文字はス
クリーン上の３２ｘ３２位置で表示可能である。この型
の回路構成は典型的に文字ＲＯＭとバッファＲＡＭから
なる。バッファＲＡＭは３２ｘ３２アドレスを有し、バ
ッファＲＡＭの一つのアドレスは表示器のスクリーン上
の位置に対応する。文字がスクリーン上の位置で表示さ
れるよう要求されたときに文字ＲＯＭ内に記憶されたそ
れの（即ち文字に対応する）文字番号はそれに対応する
バッファＲＡＭの一つのアドレス内に記憶されなければ
ならない。表示器上の水平スキャン中にバッファＲＡＭ
の一つのアドレスは選択され、水平スキャン毎の一バイ
トは表示されたデータとして文字ＲＯＭから読み出され
る。
ン型表示器用に広く用いられている。例えば画像型の表
示制御器はそのＣＲＴ表示器を制御するＴＶゲーム機の
中に用いられてきた。そのような表示器の一つでＣＲＴ
が２５６ｘ２５６ドットの配列内で画像（「像」又は
「対象」）要素に分割される。８ｘ８ドットの文字はス
クリーン上の３２ｘ３２位置で表示可能である。この型
の回路構成は典型的に文字ＲＯＭとバッファＲＡＭから
なる。バッファＲＡＭは３２ｘ３２アドレスを有し、バ
ッファＲＡＭの一つのアドレスは表示器のスクリーン上
の位置に対応する。文字がスクリーン上の位置で表示さ
れるよう要求されたときに文字ＲＯＭ内に記憶されたそ
れの（即ち文字に対応する）文字番号はそれに対応する
バッファＲＡＭの一つのアドレス内に記憶されなければ
ならない。表示器上の水平スキャン中にバッファＲＡＭ
の一つのアドレスは選択され、水平スキャン毎の一バイ
トは表示されたデータとして文字ＲＯＭから読み出され
る。
【０００４】上記の画像型表示制御器はアメリカ国特許
第４７５４２７０号でＭｕｒａｕｃｈｉにより改良さ
れ、ここでＣＲＴのスクリーン解像度は１０２４ドット
ｘ２５６ラインに増加された（即ち水平方向は前者の場
合と同じ４回ドットに分割される）。Ｍｕｒａｕｃｈｉ
により開示された表示制御器では文字ＲＯＭは通常８ｘ
８ビット内に一つの画像の表示データを記憶し、バッフ
ァＲＡＭもまた通常は３２ｘ３２アドレスの容量を有
し、それの各アドレスはスクリーン表示器上の位置に対
応する。バッファＲＡＭの水平アドレスは５０ナノ秒毎
に更新され、それの垂直アドレスは一水平ブランキング
周期に４回及び一垂直ブランキング周期に二回更新され
る。表示上の画像の位置を位置づける開始アドレスデー
タはそれぞれ水平及び垂直アドレスからのキャリー出力
により増加される垂直アドレス及び水平アドレスカウン
タ内に位置される。垂直及び水平アドレスに対する加算
器は所定の加数データにより加算動作を繰り返す。適切
な加数データを設定することにより、ＣＲＴ上の文字と
関連する画像の大きさは通常の大きさに関して拡大又は
縮小されうる。
第４７５４２７０号でＭｕｒａｕｃｈｉにより改良さ
れ、ここでＣＲＴのスクリーン解像度は１０２４ドット
ｘ２５６ラインに増加された（即ち水平方向は前者の場
合と同じ４回ドットに分割される）。Ｍｕｒａｕｃｈｉ
により開示された表示制御器では文字ＲＯＭは通常８ｘ
８ビット内に一つの画像の表示データを記憶し、バッフ
ァＲＡＭもまた通常は３２ｘ３２アドレスの容量を有
し、それの各アドレスはスクリーン表示器上の位置に対
応する。バッファＲＡＭの水平アドレスは５０ナノ秒毎
に更新され、それの垂直アドレスは一水平ブランキング
周期に４回及び一垂直ブランキング周期に二回更新され
る。表示上の画像の位置を位置づける開始アドレスデー
タはそれぞれ水平及び垂直アドレスからのキャリー出力
により増加される垂直アドレス及び水平アドレスカウン
タ内に位置される。垂直及び水平アドレスに対する加算
器は所定の加数データにより加算動作を繰り返す。適切
な加数データを設定することにより、ＣＲＴ上の文字と
関連する画像の大きさは通常の大きさに関して拡大又は
縮小されうる。
【０００５】Ｍｕｒａｕｃｈｉの’２７０特許に先立
ち、ＶＣＯ（電圧制御発振器）と呼ばれる装置はアメリ
カ国特許第４１０７６６５号で教示されており、ここで
それの発信周波数はＣＰＵからのデータに応答して変化
し、アドレスカウンタは発信出力と同期して増加され
る。ＶＣＯの発信周波数が高ければ高いほど、スクリー
ン上に表示された対象はより小さい。逆にＶＣＯの発信
周波数が長ければ長いほど、アドレッシング時間は長
く、スクリーン上に表示された対象はより大きい。
ち、ＶＣＯ（電圧制御発振器）と呼ばれる装置はアメリ
カ国特許第４１０７６６５号で教示されており、ここで
それの発信周波数はＣＰＵからのデータに応答して変化
し、アドレスカウンタは発信出力と同期して増加され
る。ＶＣＯの発信周波数が高ければ高いほど、スクリー
ン上に表示された対象はより小さい。逆にＶＣＯの発信
周波数が長ければ長いほど、アドレッシング時間は長
く、スクリーン上に表示された対象はより大きい。
【０００６】’２７０特許により教示された拡大／縮小
技術は表示されたスクリーン画像に応用可能である一方
で’６５５特許で開発された電圧制御発振器はスクリー
ン全体に応用可能である。しかしながら’６５５特許の
電圧制御発振器の画像拡大及び縮小の率は周波数の変化
率そのものであり、周波数の変化率の値域はコンデンサ
回路により限定され、拡大縮小率は満足できる程度に増
加されない。更にまた’２７０及び’６５５で開示され
た表示制御装置のいずれでもスキャンラインに基づいて
応用可能ではない。
技術は表示されたスクリーン画像に応用可能である一方
で’６５５特許で開発された電圧制御発振器はスクリー
ン全体に応用可能である。しかしながら’６５５特許の
電圧制御発振器の画像拡大及び縮小の率は周波数の変化
率そのものであり、周波数の変化率の値域はコンデンサ
回路により限定され、拡大縮小率は満足できる程度に増
加されない。更にまた’２７０及び’６５５で開示され
た表示制御装置のいずれでもスキャンラインに基づいて
応用可能ではない。
【０００７】
【発明が解決しようとする課題】本発明の目的はラスタ
型の表示器上で特殊スクリーン効果を発生するマッピン
グ装置を提供することにある。更に詳細には本発明はＣ
ＲＴ表示器のようなラスター型表示器上で拡大／縮小、
ねじれ、２Ｄ｀３Ｄ回転，３Ｄ効果のような特殊スクリ
ーン効果を発生させる陰極線管球（ＣＲＴ）制御器のよ
うなラスター型表示制御器と組み合わせて用いられるス
キャンラインに基づくマッピング装置からなる表示制御
装置を提供する。
型の表示器上で特殊スクリーン効果を発生するマッピン
グ装置を提供することにある。更に詳細には本発明はＣ
ＲＴ表示器のようなラスター型表示器上で拡大／縮小、
ねじれ、２Ｄ｀３Ｄ回転，３Ｄ効果のような特殊スクリ
ーン効果を発生させる陰極線管球（ＣＲＴ）制御器のよ
うなラスター型表示制御器と組み合わせて用いられるス
キャンラインに基づくマッピング装置からなる表示制御
装置を提供する。
【０００８】
【課題を解決するための手段】本発明で開示される表示
制御器は以下の項目からなる： （１） 仮想（ｖｉｒｔｕａｌ）窓（通常表示スクリー
ンの大きさ）から、及びの一部として実体（ｐｈｙｓｉ
ｃａｌ）窓を画成し、スクリーン上に表示されるスキャ
ンラインに対するライン番号（即ちラインカウント）を
割り当てるラインアドレス発生器（即ちスキャンライン
カウンタ）。 （２） 一対一に基づきスキャンラインのそれぞれに対
して順次の方式で属性アドレスを示すポインタを記憶す
る（即ち属性項目が以下の（ｄ）で定義されるような属
性配列メモリ内に記憶される）ポインタ配列メモリ。 （３） スキャンラインカウンタ内のアドレスオフセッ
トを引き起こすために用いられる第一のアドレスオフセ
ットを発生する第一のオフセットアドレス（又はレジス
タ）。 （４） （１）からのラインカウントを（３）からの第
一のアドレスオフセットレジスタに加算する第一の加算
器。第一のオフセットアドレス発生器と第一の加算器の
組み合わせはスキャンラインカウントと属性アドレスポ
インタとの間の対応のシフトを引き起こし、それにより
処理されたスキャンラインは非常に便利な方式で異なる
属性を割り当てられる。同じオフセットは新たなオフセ
ットが命令されるまで順次のラインカウントに適用され
る。 （５） 所望の特殊スクリーン効果をなすための各スキ
ャンラインと関係した開始アドレスオフセット（ＡＤ
Ｒ）、Ｖビット（Ｖ）、水平オフセット（ＯＦＦＳＥ
Ｔ）、スケーリング（即ち拡大／縮小）パラメータ（Ｓ
ＣＡＬＥ）のような少なくとも一つの属性項目を記憶す
る属性配列メモリ。 （６） スキャンラインに対応する属性アドレスポイン
タ内のアドレスオフセットレジスタを発生する第二のオ
フセットアドレス（又はレジスタ）発生器。 （７） （２）からの属性アドレスを（６）からの第二
のアドレスオフセットレジスタに加算する第二の加算
器。第二のオフセットアドレス発生器と第二の加算器の
組み合わせはポインタ配列内の属性アドレスポインタと
属性配列内の属性アドレスとの間の対応のシフトを引き
起こし、更にスキャンラインと属性アドレスを変化し、
それにより処理されたスキャンラインは再び非常に便利
な方式で異なる属性を割り当てられる。 （８） 処理されたスキャンラインの各点に対するメモ
リーアドレスを発生するメモリアドレス発生器。
制御器は以下の項目からなる： （１） 仮想（ｖｉｒｔｕａｌ）窓（通常表示スクリー
ンの大きさ）から、及びの一部として実体（ｐｈｙｓｉ
ｃａｌ）窓を画成し、スクリーン上に表示されるスキャ
ンラインに対するライン番号（即ちラインカウント）を
割り当てるラインアドレス発生器（即ちスキャンライン
カウンタ）。 （２） 一対一に基づきスキャンラインのそれぞれに対
して順次の方式で属性アドレスを示すポインタを記憶す
る（即ち属性項目が以下の（ｄ）で定義されるような属
性配列メモリ内に記憶される）ポインタ配列メモリ。 （３） スキャンラインカウンタ内のアドレスオフセッ
トを引き起こすために用いられる第一のアドレスオフセ
ットを発生する第一のオフセットアドレス（又はレジス
タ）。 （４） （１）からのラインカウントを（３）からの第
一のアドレスオフセットレジスタに加算する第一の加算
器。第一のオフセットアドレス発生器と第一の加算器の
組み合わせはスキャンラインカウントと属性アドレスポ
インタとの間の対応のシフトを引き起こし、それにより
処理されたスキャンラインは非常に便利な方式で異なる
属性を割り当てられる。同じオフセットは新たなオフセ
ットが命令されるまで順次のラインカウントに適用され
る。 （５） 所望の特殊スクリーン効果をなすための各スキ
ャンラインと関係した開始アドレスオフセット（ＡＤ
Ｒ）、Ｖビット（Ｖ）、水平オフセット（ＯＦＦＳＥ
Ｔ）、スケーリング（即ち拡大／縮小）パラメータ（Ｓ
ＣＡＬＥ）のような少なくとも一つの属性項目を記憶す
る属性配列メモリ。 （６） スキャンラインに対応する属性アドレスポイン
タ内のアドレスオフセットレジスタを発生する第二のオ
フセットアドレス（又はレジスタ）発生器。 （７） （２）からの属性アドレスを（６）からの第二
のアドレスオフセットレジスタに加算する第二の加算
器。第二のオフセットアドレス発生器と第二の加算器の
組み合わせはポインタ配列内の属性アドレスポインタと
属性配列内の属性アドレスとの間の対応のシフトを引き
起こし、更にスキャンラインと属性アドレスを変化し、
それにより処理されたスキャンラインは再び非常に便利
な方式で異なる属性を割り当てられる。 （８） 処理されたスキャンラインの各点に対するメモ
リーアドレスを発生するメモリアドレス発生器。
【０００９】絶対値又は相対値のどちらかとして垂直オ
フセット（即ち開始アドレス）が入力されることを許容
するために表示制御器は更に以下を含む： （９） 開始アドレスデータ属性をラインカウントデー
タに加算する第三の加算器。 （１０） 該開始アドレスデータ属性（この場合には開
始アドレスは絶対値である）と該Ｖ−ビット属性により
供された入力により該第三の加算器からの出力（この場
合には開始アドレスは相対値である）との間で選択する
該メモリーアドレス発生器との間に配置されるマルチプ
レクサ。
フセット（即ち開始アドレス）が入力されることを許容
するために表示制御器は更に以下を含む： （９） 開始アドレスデータ属性をラインカウントデー
タに加算する第三の加算器。 （１０） 該開始アドレスデータ属性（この場合には開
始アドレスは絶対値である）と該Ｖ−ビット属性により
供された入力により該第三の加算器からの出力（この場
合には開始アドレスは相対値である）との間で選択する
該メモリーアドレス発生器との間に配置されるマルチプ
レクサ。
【００１０】本発明の表示制御装置では各スキャンライ
ンはポインタメモリ配列内に記憶されたポインタ配列内
の対応するポインタを有する。各ポインタは各スキャン
ラインに対する属性を供する属性配列内の項目に対応す
るアドレス値である。ポインタ値は異なるスキャンライ
ンが同じ属性で割り当てられうるようにポインタ配列内
で繰り返されうる。これは属性配列内で要求される記憶
容量を節約する。属性配列又は属性表内の各項目は選択
されたスキャンラインに対して特殊スクリーン効果を発
生させるよう属性又はパラメータを含む。好ましい項目
は各スキャンラインに対して基本（ｂａｓｅ）垂直アド
レス又は垂直オフセット（ＡＤＲ）、Ｖビット（Ｖ）、
水平オフセット（ＯＦＦＳＥＴ）、拡大／縮小パラメー
タ（ＳＣＡＬＥ）のデータを含む。幾つかのポインタは
共通のアドレスを共有し、即ち幾つかのスキャンライン
は同じ属性を有するように同じ属性項目に対応するよう
に作られうる。
ンはポインタメモリ配列内に記憶されたポインタ配列内
の対応するポインタを有する。各ポインタは各スキャン
ラインに対する属性を供する属性配列内の項目に対応す
るアドレス値である。ポインタ値は異なるスキャンライ
ンが同じ属性で割り当てられうるようにポインタ配列内
で繰り返されうる。これは属性配列内で要求される記憶
容量を節約する。属性配列又は属性表内の各項目は選択
されたスキャンラインに対して特殊スクリーン効果を発
生させるよう属性又はパラメータを含む。好ましい項目
は各スキャンラインに対して基本（ｂａｓｅ）垂直アド
レス又は垂直オフセット（ＡＤＲ）、Ｖビット（Ｖ）、
水平オフセット（ＯＦＦＳＥＴ）、拡大／縮小パラメー
タ（ＳＣＡＬＥ）のデータを含む。幾つかのポインタは
共通のアドレスを共有し、即ち幾つかのスキャンライン
は同じ属性を有するように同じ属性項目に対応するよう
に作られうる。
【００１１】属性配列内の各項目はポインタ配列及びそ
れをポインタが指し示す属性アドレス内のその対応する
ポインタを介して選択されたスキャンラインに割り当て
られる。これらの属性項目の組は意図された特殊スクリ
ーン効果により予め決定され、各属性項目はまたポイン
タ配列内でポインタとして記憶される属性アドレスを与
えられる。複数のそのような属性項目は属性表又は属性
配列を構成する。しかしながら唯一の属性項目のみを含
む属性配列も適切であるが、非常に限定された操作のみ
が供される。第一の加算器及び第一のオフセットレジス
タ発生器を用いることにより選択されたスキャンライン
又はスキャンラインのクラスターに割り当てられる属性
項目は迅速に更新されうる。第一の加算器及び第一のオ
フセット発生器はまた本発明を用いてマップされうる値
域を増加する。
れをポインタが指し示す属性アドレス内のその対応する
ポインタを介して選択されたスキャンラインに割り当て
られる。これらの属性項目の組は意図された特殊スクリ
ーン効果により予め決定され、各属性項目はまたポイン
タ配列内でポインタとして記憶される属性アドレスを与
えられる。複数のそのような属性項目は属性表又は属性
配列を構成する。しかしながら唯一の属性項目のみを含
む属性配列も適切であるが、非常に限定された操作のみ
が供される。第一の加算器及び第一のオフセットレジス
タ発生器を用いることにより選択されたスキャンライン
又はスキャンラインのクラスターに割り当てられる属性
項目は迅速に更新されうる。第一の加算器及び第一のオ
フセット発生器はまた本発明を用いてマップされうる値
域を増加する。
【００１２】全スキャンラインは順次の及び一対一の方
式でポインタ配列内で対応するポインタを有する。上記
のように対応するポインタ又は属性アドレスは第一の加
算器からの出力により決定される。しかしながらポイン
タ配列からの属性アドレスは基本アドレスのみである。
何故ならばその値は属性配列内で用いられる最終的な属
性アドレスを得るために第二のオフセットアドレス発生
器からアドレスオフセットレジスタにより変更されうる
からである。最終属性アドレスと共にＳＣＡＬＥ，ＯＦ
ＦＳＥＴ，Ｖ，ＡＤＲ等々のようなスキャンライン属性
は属性配列からメモリアドレス発生器へ読み出される。
属性配列の後に開始アドレスＡＤＲとラインカウンタか
らの出力はＶ−ビットの値により選択された出力でマル
チプレクサへ入力としてマルチプレックスされる。メモ
リアドレス発生器はＳＣＡＬＥデータに基づき水平拡大
／縮小の機能をなす一方でＯＦＦＳＥＴデータは水平に
動くために窓に対して命令を供し、ＡＤＲデータは垂直
シフトに対して命令を供する。
式でポインタ配列内で対応するポインタを有する。上記
のように対応するポインタ又は属性アドレスは第一の加
算器からの出力により決定される。しかしながらポイン
タ配列からの属性アドレスは基本アドレスのみである。
何故ならばその値は属性配列内で用いられる最終的な属
性アドレスを得るために第二のオフセットアドレス発生
器からアドレスオフセットレジスタにより変更されうる
からである。最終属性アドレスと共にＳＣＡＬＥ，ＯＦ
ＦＳＥＴ，Ｖ，ＡＤＲ等々のようなスキャンライン属性
は属性配列からメモリアドレス発生器へ読み出される。
属性配列の後に開始アドレスＡＤＲとラインカウンタか
らの出力はＶ−ビットの値により選択された出力でマル
チプレクサへ入力としてマルチプレックスされる。メモ
リアドレス発生器はＳＣＡＬＥデータに基づき水平拡大
／縮小の機能をなす一方でＯＦＦＳＥＴデータは水平に
動くために窓に対して命令を供し、ＡＤＲデータは垂直
シフトに対して命令を供する。
【００１３】本発明のマッピング装置の動作を説明する
ために、本発明を従来技術のラインに基づくアドレスマ
ッピング方法及び装置と対比することは有用である。Ｖ
ＧＡスクリーン又はその類似物（スーパーＶＧＡなどの
ような）に対してｋ＋１スキャンラインの窓は図１に示
されるように表現されえ、ここでＮは仮想窓の幅（即ち
２つの隣接するスキャンライン開始アドレス間のオフセ
ット）であり、ｎは実体窓３の幅であり、ｋは窓の高さ
引く１である（即ち窓はｋ＋１ラインを有する）。典型
的には長さが１バイトである各画素に対するメモリ位置
［Ｘ，Ｙ］はＮ＊Ｙ＋Ｘである。これは簡単な一対一マ
ッピング処理を含む。従来技術のマッピング方法は典型
的には図２に示すように開始アドレスレジスタ１とライ
ンオフセットレジスタ２を用いることにより実施され、
それにより選択された実体窓３の画素を示す。図２では
スキャンラインの基準開始アドレスを制御する開始アド
レスレジスタと２つの隣接するスキャンライン間のオフ
セットを制御するラインオフセットレジスタのデータ
（即ちスキャンラインの終わりと次のスキャンラインの
始め）とはカウンタ１へ到達する。カウンタ１は点の数
をカウントする（実体窓ｎの幅まで）。データ点の数が
窓の幅を超えるときに、それは第二のスキャンラインを
開始し、ラインオフセットレジスタ（即ちＮ）は画素カ
ウント（即ちＮを開始アドレスに加算することにより）
とみなされる。カウンタ２は窓の終わりを警告するため
に（実体ｋの高さまで）処理されたスキャンラインの数
をカウントする。それから実体窓の画素位置はメモリに
入力される。
ために、本発明を従来技術のラインに基づくアドレスマ
ッピング方法及び装置と対比することは有用である。Ｖ
ＧＡスクリーン又はその類似物（スーパーＶＧＡなどの
ような）に対してｋ＋１スキャンラインの窓は図１に示
されるように表現されえ、ここでＮは仮想窓の幅（即ち
２つの隣接するスキャンライン開始アドレス間のオフセ
ット）であり、ｎは実体窓３の幅であり、ｋは窓の高さ
引く１である（即ち窓はｋ＋１ラインを有する）。典型
的には長さが１バイトである各画素に対するメモリ位置
［Ｘ，Ｙ］はＮ＊Ｙ＋Ｘである。これは簡単な一対一マ
ッピング処理を含む。従来技術のマッピング方法は典型
的には図２に示すように開始アドレスレジスタ１とライ
ンオフセットレジスタ２を用いることにより実施され、
それにより選択された実体窓３の画素を示す。図２では
スキャンラインの基準開始アドレスを制御する開始アド
レスレジスタと２つの隣接するスキャンライン間のオフ
セットを制御するラインオフセットレジスタのデータ
（即ちスキャンラインの終わりと次のスキャンラインの
始め）とはカウンタ１へ到達する。カウンタ１は点の数
をカウントする（実体窓ｎの幅まで）。データ点の数が
窓の幅を超えるときに、それは第二のスキャンラインを
開始し、ラインオフセットレジスタ（即ちＮ）は画素カ
ウント（即ちＮを開始アドレスに加算することにより）
とみなされる。カウンタ２は窓の終わりを警告するため
に（実体ｋの高さまで）処理されたスキャンラインの数
をカウントする。それから実体窓の画素位置はメモリに
入力される。
【００１４】図１は開始アドレスレジスタとラインオフ
セットレジスタの両方が一定である本発明の特殊な実施
（非常に限定された特徴を有する）を表すものとして考
えられ得る。図１に対応する一連の表示された画素は以
下のように表現される。
セットレジスタの両方が一定である本発明の特殊な実施
（非常に限定された特徴を有する）を表すものとして考
えられ得る。図１に対応する一連の表示された画素は以
下のように表現される。
【００１５】
【数１】
【００１６】ゼロでないが一定の開始アドレスレジスタ
では、上記の場合には水平パンニング（Ｈパンニング）
の効果と類似である。例えば一つのＨパンニングは一連
の表示された画素は以下のようになる
では、上記の場合には水平パンニング（Ｈパンニング）
の効果と類似である。例えば一つのＨパンニングは一連
の表示された画素は以下のようになる
【００１７】
【数２】
【００１８】本発明で開示された方法では開始アドレス
レジスタとラインオフセットレジスタはそれぞれ及び全
部のスキャンラインに対応するよう可変に作られてい
る。特にこれらのオフセットデータ（水平と垂直オフセ
ット）は表内の項目の少なくとも一部として供され、各
項目（属性配列内に記憶された）はスキャンラインに対
応したポインタアドレス（ポインタ配列内に記憶され
た）を割り当てられる。斯くして各項目はスキャンライ
ンの属性となる。異なるポインタアドレス又は異なるス
キャンラインは同じ項目を共有しうる（即ち同じ属性を
共有する）。開始アドレスレジスタ及びラインオフセッ
トレジスタを操作することにより実体窓の垂直及び／又
は水平シフトを引き起こしうる。可変開始アドレスレジ
スタを用いることにより、波形（ｗａｖｙ）窓を形成す
ることもまた可能である。更にまた縮小／拡大、ｘ−ｙ
画素動き、等々のような他のパラメータは遠近感及び２
Ｄ／３Ｄ回転効果を引き起こすために供されうる。これ
らは以下に説明される。
レジスタとラインオフセットレジスタはそれぞれ及び全
部のスキャンラインに対応するよう可変に作られてい
る。特にこれらのオフセットデータ（水平と垂直オフセ
ット）は表内の項目の少なくとも一部として供され、各
項目（属性配列内に記憶された）はスキャンラインに対
応したポインタアドレス（ポインタ配列内に記憶され
た）を割り当てられる。斯くして各項目はスキャンライ
ンの属性となる。異なるポインタアドレス又は異なるス
キャンラインは同じ項目を共有しうる（即ち同じ属性を
共有する）。開始アドレスレジスタ及びラインオフセッ
トレジスタを操作することにより実体窓の垂直及び／又
は水平シフトを引き起こしうる。可変開始アドレスレジ
スタを用いることにより、波形（ｗａｖｙ）窓を形成す
ることもまた可能である。更にまた縮小／拡大、ｘ−ｙ
画素動き、等々のような他のパラメータは遠近感及び２
Ｄ／３Ｄ回転効果を引き起こすために供されうる。これ
らは以下に説明される。
【００１９】本発明のマッピング装置ではポインタ配列
及び属性配列は要求されたハードウエアの複雑さを減少
するため及び柔軟性を許容するためにＲＡＭ内に記憶さ
れうる。他方で第一のオフセットアドレス発生器及び第
二のオフセットアドレス発生器、及び種々の加算器及び
マルチプレクサは陰極線管球制御器（ＣＲＴＣ）内に設
計されえ、それにより最終的なハードウエアのチップ数
を減少する。メモリ要求により、各スキャンラインはＮ
ＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓ
ｙｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）表示システムに対し
てそれ自身の項目（即ちポインタ配列内の一つのポイン
タ）を有さなければならないので少なくとも５３５ｘＮ
バイトがなければならない。Ｎはポインタ配列内のポイ
ンタの大きさである。好ましくはＮは２バイトであり、
故にポインタ配列に対する要求されるメモリの大きさは
少なくとも１ｋバイトである。第一のオフセット発生器
に対する空きを許容するために、メモリの大きさは１ｋ
より大きくなければならない。属性配列に対しては幾つ
かのスキャンラインは共通の一つの属性を共有するので
一つの項目の最小は属性配列に対して要求される。更に
またＮＴＳＣシステム（３０フレーム／秒でインターレ
ースされた５２５ライン）での水平スキャンでの周波数
は１５．７ｋＨｚ（即ち５２５ｘ３０の最大数又は秒当
たり１５．７ｋスキャンライン）である故にＣＰＵは最
大秒当たり１５．７ｋ回属性を更新しなければならない
だけである。
及び属性配列は要求されたハードウエアの複雑さを減少
するため及び柔軟性を許容するためにＲＡＭ内に記憶さ
れうる。他方で第一のオフセットアドレス発生器及び第
二のオフセットアドレス発生器、及び種々の加算器及び
マルチプレクサは陰極線管球制御器（ＣＲＴＣ）内に設
計されえ、それにより最終的なハードウエアのチップ数
を減少する。メモリ要求により、各スキャンラインはＮ
ＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓ
ｙｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）表示システムに対し
てそれ自身の項目（即ちポインタ配列内の一つのポイン
タ）を有さなければならないので少なくとも５３５ｘＮ
バイトがなければならない。Ｎはポインタ配列内のポイ
ンタの大きさである。好ましくはＮは２バイトであり、
故にポインタ配列に対する要求されるメモリの大きさは
少なくとも１ｋバイトである。第一のオフセット発生器
に対する空きを許容するために、メモリの大きさは１ｋ
より大きくなければならない。属性配列に対しては幾つ
かのスキャンラインは共通の一つの属性を共有するので
一つの項目の最小は属性配列に対して要求される。更に
またＮＴＳＣシステム（３０フレーム／秒でインターレ
ースされた５２５ライン）での水平スキャンでの周波数
は１５．７ｋＨｚ（即ち５２５ｘ３０の最大数又は秒当
たり１５．７ｋスキャンライン）である故にＣＰＵは最
大秒当たり１５．７ｋ回属性を更新しなければならない
だけである。
【００２０】
【発明の実施の形態】本発明の好ましい実施例を示す図
面を参照して本発明を詳細に説明する。本発明はＣＲＴ
表示器のようなラスタ型表示器状に特殊画像を発生する
マッピング装置及びそのようなマッピング装置を含む表
示制御器を開示する。本発明の表示制御装置では各スキ
ャンラインはポインタ配列メモリ内に記憶されたポイン
タ配列内の対応するポインタを有する。各ポインタは各
スキャンラインに対する属性を供する属性配列内の項目
を指し示すアドレス値である。属性配列内の各項目は特
殊スクリーン効果を発生させるよう属性又はパラメータ
を含む。好ましい項目は各スキャンラインに対して基本
アドレスオフセット（ＡＤＲ）、Ｖビット（Ｖ）、水平
オフセット（ＯＦＦＳＥＴ）、拡大／縮小パラメータ
（ＳＣＡＬＥ）のデータを含む。幾つかのポインタは共
通のアドレスを共有し、即ち幾つかのスキャンラインは
同じ属性を有する。
面を参照して本発明を詳細に説明する。本発明はＣＲＴ
表示器のようなラスタ型表示器状に特殊画像を発生する
マッピング装置及びそのようなマッピング装置を含む表
示制御器を開示する。本発明の表示制御装置では各スキ
ャンラインはポインタ配列メモリ内に記憶されたポイン
タ配列内の対応するポインタを有する。各ポインタは各
スキャンラインに対する属性を供する属性配列内の項目
を指し示すアドレス値である。属性配列内の各項目は特
殊スクリーン効果を発生させるよう属性又はパラメータ
を含む。好ましい項目は各スキャンラインに対して基本
アドレスオフセット（ＡＤＲ）、Ｖビット（Ｖ）、水平
オフセット（ＯＦＦＳＥＴ）、拡大／縮小パラメータ
（ＳＣＡＬＥ）のデータを含む。幾つかのポインタは共
通のアドレスを共有し、即ち幾つかのスキャンラインは
同じ属性を有する。
【００２１】図１を参照するにＶＧＡ表示で典型的に用
いられる従来技術のマッピング方法の概略を示す図であ
る。ＶＧＡスクリーンに対してｋ＋１スキャンラインの
窓は図１に示されるように表現されえ、ここでＮは仮想
窓の幅であり、ｎは実体窓の幅であり、ｋは窓の高さ引
く１である。典型的には長さが１バイトである各画素に
対するメモリ位置［Ｘ，Ｙ］はＮ＊Ｙ＋Ｘである。これ
は簡単な一対一マッピング処理を含む。典型的にメモリ
入力に要求される全てのことは実体窓の開始アドレス
と、実体窓の幅と、オフセットＮとである。
いられる従来技術のマッピング方法の概略を示す図であ
る。ＶＧＡスクリーンに対してｋ＋１スキャンラインの
窓は図１に示されるように表現されえ、ここでＮは仮想
窓の幅であり、ｎは実体窓の幅であり、ｋは窓の高さ引
く１である。典型的には長さが１バイトである各画素に
対するメモリ位置［Ｘ，Ｙ］はＮ＊Ｙ＋Ｘである。これ
は簡単な一対一マッピング処理を含む。典型的にメモリ
入力に要求される全てのことは実体窓の開始アドレス
と、実体窓の幅と、オフセットＮとである。
【００２２】図２は実体窓３に対してなされたメモリに
対する従来技術のマッピング方法の概略を示す図であ
る。図１に示すように従来技術のマッピング方法はスキ
ャンラインの基準開始アドレスを制御する開始アドレス
レジスタ１と次のスキャンラインの開始アドレスのオフ
セットを制御するラインオフセットレジスタのデータ
（即ちスキャンラインの終わりと次のスキャンラインの
始め）とを有し、それらはカウンタ１へ到達する。カウ
ンタ１は点の数をカウントする（実体窓ｎの幅まで）。
データ点の数が窓の幅を超えるときに、それは第二のス
キャンラインを開始し、ラインオフセットレジスタは前
のスキャンラインの画素カウントに加算される。カウン
タ２は窓の終わりを警告するために（実体ｋの高さま
で）処理されたスキャンラインの数をカウントする。そ
れから実体窓の画素位置はメモリに入力される。上記の
ように図１に示された従来技術のマッピング方法は全て
のスキャンラインが共通の、固定された項目を共有す
る、即ちそれぞれの及び全てのスキャンラインに対して
基本アドレスオフセット（ＡＤＲ）＝０、Ｖ−ｂｉｔ＝
０（相対的メモリカウンタに全て基づく）、水平オフセ
ット（ＯＦＦＳＥＴ）＝０、拡大／縮小パラメータ（Ｓ
ＣＡＬＥ）＝１である本発明の特殊な実施（多くの特徴
が消滅する）を表すものとして考えられ得る。共通のＨ
パニング技術は本発明で要求されるポインタ配列又は属
性配列を含まず、ゼロでない固定されたＯＦＦＳＥＴ値
を含む唯一の共通の属性が全てのスキャンラインにより
共有されるものとして許容される他の特殊の実施として
考えられ得る。しかしながら本発明は大きな付加的なハ
ードウエア／計算的な支出を含むことなしにより更に多
くの複雑な特殊スクリーン効果を許容する。
対する従来技術のマッピング方法の概略を示す図であ
る。図１に示すように従来技術のマッピング方法はスキ
ャンラインの基準開始アドレスを制御する開始アドレス
レジスタ１と次のスキャンラインの開始アドレスのオフ
セットを制御するラインオフセットレジスタのデータ
（即ちスキャンラインの終わりと次のスキャンラインの
始め）とを有し、それらはカウンタ１へ到達する。カウ
ンタ１は点の数をカウントする（実体窓ｎの幅まで）。
データ点の数が窓の幅を超えるときに、それは第二のス
キャンラインを開始し、ラインオフセットレジスタは前
のスキャンラインの画素カウントに加算される。カウン
タ２は窓の終わりを警告するために（実体ｋの高さま
で）処理されたスキャンラインの数をカウントする。そ
れから実体窓の画素位置はメモリに入力される。上記の
ように図１に示された従来技術のマッピング方法は全て
のスキャンラインが共通の、固定された項目を共有す
る、即ちそれぞれの及び全てのスキャンラインに対して
基本アドレスオフセット（ＡＤＲ）＝０、Ｖ−ｂｉｔ＝
０（相対的メモリカウンタに全て基づく）、水平オフセ
ット（ＯＦＦＳＥＴ）＝０、拡大／縮小パラメータ（Ｓ
ＣＡＬＥ）＝１である本発明の特殊な実施（多くの特徴
が消滅する）を表すものとして考えられ得る。共通のＨ
パニング技術は本発明で要求されるポインタ配列又は属
性配列を含まず、ゼロでない固定されたＯＦＦＳＥＴ値
を含む唯一の共通の属性が全てのスキャンラインにより
共有されるものとして許容される他の特殊の実施として
考えられ得る。しかしながら本発明は大きな付加的なハ
ードウエア／計算的な支出を含むことなしにより更に多
くの複雑な特殊スクリーン効果を許容する。
【００２３】図３は本発明のマッピング装置及び方法の
概略を示す図である。本発明で開示される表示制御器は
基本的に（ａ）現在のスキャンラインの位置（即ちスキ
ャンラインカウント）を示すラインアドレス発生器（即
ちスキャンラインカウンタ）１０と、（ｂ）スキャンラ
インのそれぞれに対して属性アドレスポインタを記憶す
るポインタ配列メモリ２０と、（ｃ）スキャンラインカ
ウンタ内のアドレスオフセットを供する第一のオフセッ
トレジスタ発生器３０と、（ｄ）（ａ）からのスキャン
ラインカウントを（ｃ）からの第一のアドレスオフセッ
トレジスタに加算する第一の加算器３５と、（ｅ）所望
の特殊スクリーン効果をなすための各スキャンラインに
割り当てあられる開始アドレスオフセット（ＡＤＲ）、
Ｖビット（Ｖ）、水平オフセット（ＯＦＦＳＥＴ）、拡
大／縮小パラメータ（ＳＣＡＬＥ）のような属性項目を
記憶する属性配列メモリ４０と、（ｆ）属性アドレス４
０内に記憶された属性アドレスに対応するポインタ内の
アドレスオフセットレジスタを供する第二のオフセット
レジスタ発生器５０と、（ｇ）（ｂ）からの属性アドレ
スを（ｆ）からの第二のアドレスオフセットレジスタに
加算する第二の加算器５５と、（ｈ）ＡＤＲをカウンタ
出力データに加算する第三の加算器７５と、（ｉ）ＡＤ
Ｒ又は第三の加算器７５からの出力のいずれかをＶビッ
トデータに基づき選択するマルチプレクサ７０と、
（ｊ）スクリーン上に表示されたスキャンラインの各画
素に対するメモリーアドレスを発生するメモリアドレス
発生器６０とからなる。
概略を示す図である。本発明で開示される表示制御器は
基本的に（ａ）現在のスキャンラインの位置（即ちスキ
ャンラインカウント）を示すラインアドレス発生器（即
ちスキャンラインカウンタ）１０と、（ｂ）スキャンラ
インのそれぞれに対して属性アドレスポインタを記憶す
るポインタ配列メモリ２０と、（ｃ）スキャンラインカ
ウンタ内のアドレスオフセットを供する第一のオフセッ
トレジスタ発生器３０と、（ｄ）（ａ）からのスキャン
ラインカウントを（ｃ）からの第一のアドレスオフセッ
トレジスタに加算する第一の加算器３５と、（ｅ）所望
の特殊スクリーン効果をなすための各スキャンラインに
割り当てあられる開始アドレスオフセット（ＡＤＲ）、
Ｖビット（Ｖ）、水平オフセット（ＯＦＦＳＥＴ）、拡
大／縮小パラメータ（ＳＣＡＬＥ）のような属性項目を
記憶する属性配列メモリ４０と、（ｆ）属性アドレス４
０内に記憶された属性アドレスに対応するポインタ内の
アドレスオフセットレジスタを供する第二のオフセット
レジスタ発生器５０と、（ｇ）（ｂ）からの属性アドレ
スを（ｆ）からの第二のアドレスオフセットレジスタに
加算する第二の加算器５５と、（ｈ）ＡＤＲをカウンタ
出力データに加算する第三の加算器７５と、（ｉ）ＡＤ
Ｒ又は第三の加算器７５からの出力のいずれかをＶビッ
トデータに基づき選択するマルチプレクサ７０と、
（ｊ）スクリーン上に表示されたスキャンラインの各画
素に対するメモリーアドレスを発生するメモリアドレス
発生器６０とからなる。
【００２４】本発明の表示制御装置では各スキャンライ
ンはポインタ配列メモリ２０内に記憶されたポインタ配
列内の対応するポインタを有する。各ポインタは各スキ
ャンラインに対する属性を供する属性配列内の項目に対
応するアドレス値である。属性配列内の各項目は選択さ
れたスキャンラインに対して特殊スクリーン効果を発生
させるよう属性又はパラメータを含む。好ましい項目は
各スキャンラインに対して開始アドレス（ＡＤＲ）、Ｖ
ビット（Ｖ）、水平オフセット（ＯＦＦＳＥＴ）、拡大
／縮小パラメータ（ＳＣＡＬＥ）のデータを含む。幾つ
かのポインタは共通のアドレスを共有し、即ち幾つかの
スキャンラインは同じ属性を有しうる。Ｖビットの入力
は０又は１であり、その目的はＡＤＲデータが直接メモ
リカウンタアドレス又は相対メモリアドレスのどちらに
関係するかを決定することである。Ｖビットが１の場合
にはＡＤＲアドレスは直接（又は絶対）である。他方で
Ｖビットが０の場合はＡＤＲアドレスは基本アドレスに
相対的であり、各スキャンラインの開始カウンタは水平
オフセットの効果を考える前にＡＤＲ＋ライン数ｘＮの
値を加えなければならず、ここでライン数はラインの数
であり、Ｎは図１に示したように垂直窓の幅である。仮
想窓の幅は典型的には表示装置の幅であり、しばしば２
m （即ち５１２、１０２４、等々；ｍ＝ｌｎ2 Ｎ）で表
される故に各スキャンはＡＤＲ＋ライン数ｘ２m により
シフトされ、ＡＤＲは「垂直シフト」又は「垂直オフセ
ット」として考えられ得る。まとめると各スキャンライ
ンに対するメモリカウンタの開始アドレスは以下のよう
に表わされる： 開始メモリカウンタアドレス＝（Ｖ）？ＡＤＲ：ＡＤＲ
＋ライン数ｘ２m これは以下を意味する： （Ｖ）の場合には、開始メモリカウンタアドレス＝ＡＤ
Ｒ、そうでなければ、開始メモリカウンタアドレス＝Ａ
ＤＲ＋ライン数ｘ２m 複雑なスクリーン効果（遠近感、又は２Ｄ／３Ｄ回転）
に対して絶対値垂直シフト（即ちＶビット＝１）が好ま
しい。
ンはポインタ配列メモリ２０内に記憶されたポインタ配
列内の対応するポインタを有する。各ポインタは各スキ
ャンラインに対する属性を供する属性配列内の項目に対
応するアドレス値である。属性配列内の各項目は選択さ
れたスキャンラインに対して特殊スクリーン効果を発生
させるよう属性又はパラメータを含む。好ましい項目は
各スキャンラインに対して開始アドレス（ＡＤＲ）、Ｖ
ビット（Ｖ）、水平オフセット（ＯＦＦＳＥＴ）、拡大
／縮小パラメータ（ＳＣＡＬＥ）のデータを含む。幾つ
かのポインタは共通のアドレスを共有し、即ち幾つかの
スキャンラインは同じ属性を有しうる。Ｖビットの入力
は０又は１であり、その目的はＡＤＲデータが直接メモ
リカウンタアドレス又は相対メモリアドレスのどちらに
関係するかを決定することである。Ｖビットが１の場合
にはＡＤＲアドレスは直接（又は絶対）である。他方で
Ｖビットが０の場合はＡＤＲアドレスは基本アドレスに
相対的であり、各スキャンラインの開始カウンタは水平
オフセットの効果を考える前にＡＤＲ＋ライン数ｘＮの
値を加えなければならず、ここでライン数はラインの数
であり、Ｎは図１に示したように垂直窓の幅である。仮
想窓の幅は典型的には表示装置の幅であり、しばしば２
m （即ち５１２、１０２４、等々；ｍ＝ｌｎ2 Ｎ）で表
される故に各スキャンはＡＤＲ＋ライン数ｘ２m により
シフトされ、ＡＤＲは「垂直シフト」又は「垂直オフセ
ット」として考えられ得る。まとめると各スキャンライ
ンに対するメモリカウンタの開始アドレスは以下のよう
に表わされる： 開始メモリカウンタアドレス＝（Ｖ）？ＡＤＲ：ＡＤＲ
＋ライン数ｘ２m これは以下を意味する： （Ｖ）の場合には、開始メモリカウンタアドレス＝ＡＤ
Ｒ、そうでなければ、開始メモリカウンタアドレス＝Ａ
ＤＲ＋ライン数ｘ２m 複雑なスクリーン効果（遠近感、又は２Ｄ／３Ｄ回転）
に対して絶対値垂直シフト（即ちＶビット＝１）が好ま
しい。
【００２５】図３に示すようにＡＤＲデータとラインカ
ウンタデータ（ライン数）は第三の加算器７５に入力さ
れ、ＡＤＲデータと第三の加算器７５からの出力の両方
はマルチプレクサ７０に入力され、それの出力はＶビッ
トデータにより制御される。ＳＣＡＬＥ及びＯＦＦＳＥ
Ｔデータ及びマルチプレクサ７０からの出力（これはＡ
ＤＲ又はＡＤＲ＋ライン数ｘ２m ）のみがメモリカウン
タ６０に送られることに注目するべきである。垂直オフ
セットはオフセットライン数ＡＤＬとしてまた表されう
る。そのような場合には垂直シフトは（ＡＤＬ＋ライン
数）ｘ２m である。 図３に示されるようにマッピング
装置内では属性配列内の各項目は選択されたスキャンラ
インに割り当てられる「属性表」内の行として示され
る。これらの属性項目の幾つかは使用者により予め決定
され、属性表又は属性配列として順次に共にグループ化
される。各属性項目はポインタ配列内での属性アドレス
（ポインタ）に割り当てられる。属性テーブルはソフト
ウエアにより発生されえ、ＲＡＭないに記憶され、又は
そう望めばＲＯＭ内に固定される。第一の加算器及び第
一のオフセットレジスタ発生器を用いることにより選択
されたスキャンライン又はスキャンラインのクラスター
に割り当てられる属性項目は迅速に更新されうる。第一
の加算器及び第一のオフセット発生器はまた本発明を用
いてマップされうる値域を増加する。
ウンタデータ（ライン数）は第三の加算器７５に入力さ
れ、ＡＤＲデータと第三の加算器７５からの出力の両方
はマルチプレクサ７０に入力され、それの出力はＶビッ
トデータにより制御される。ＳＣＡＬＥ及びＯＦＦＳＥ
Ｔデータ及びマルチプレクサ７０からの出力（これはＡ
ＤＲ又はＡＤＲ＋ライン数ｘ２m ）のみがメモリカウン
タ６０に送られることに注目するべきである。垂直オフ
セットはオフセットライン数ＡＤＬとしてまた表されう
る。そのような場合には垂直シフトは（ＡＤＬ＋ライン
数）ｘ２m である。 図３に示されるようにマッピング
装置内では属性配列内の各項目は選択されたスキャンラ
インに割り当てられる「属性表」内の行として示され
る。これらの属性項目の幾つかは使用者により予め決定
され、属性表又は属性配列として順次に共にグループ化
される。各属性項目はポインタ配列内での属性アドレス
（ポインタ）に割り当てられる。属性テーブルはソフト
ウエアにより発生されえ、ＲＡＭないに記憶され、又は
そう望めばＲＯＭ内に固定される。第一の加算器及び第
一のオフセットレジスタ発生器を用いることにより選択
されたスキャンライン又はスキャンラインのクラスター
に割り当てられる属性項目は迅速に更新されうる。第一
の加算器及び第一のオフセット発生器はまた本発明を用
いてマップされうる値域を増加する。
【００２６】全スキャンラインはポインタ配列２０内で
対応するポインタを有する。上記のようにスキャンライ
ンの属性配列内の特定の属性項目に対応するポインタは
第一の加算器３５からの出力により決定される。しかし
ながらポインタ配列３０からの属性アドレスは基本アド
レスのみであり、その値は属性配列４０内で用いられる
「最終的な属性アドレス」を得るために第二のオフセッ
トアドレス発生器５０からアドレスオフセットレジスタ
により変更されうる。最終属性アドレスと共にＳＣＡＬ
Ｅ，ＯＦＦＳＥＴ，Ｖ，ＡＤＲ等々のようなスキャンラ
イン属性は属性配列４０からメモリアドレス発生器６０
へ読み出される。メモリアドレス発生器６０はＳＣＡＬ
Ｅデータに基づき水平拡大／縮小の機能をなす一方でＯ
ＦＦＳＥＴデータは水平にシフトするためにスクリーン
に対してデータを供し、ＡＤＲデータはスキャンライン
の垂直シフト（即ち垂直の動き）に対してデータを供す
る。開始アドレスデータ、ＯＦＦＳＥＴデータ（属性配
列から読み出された），属性配列４０により供されたＳ
ＣＡＬＥデータ（これもまた属性配列から読み出され
た）、その選択はマルチプレクサ７０を介してＶビット
データが決定される処理された（第三の加算器７５を介
して）又は処理されないＡＤＲデータはスクリーン上に
表示される各スキャンラインの画素又はドットが構成さ
れることを許容するために最終メモリアドレスを供する
ようメモリカウンタ６０に入力される。
対応するポインタを有する。上記のようにスキャンライ
ンの属性配列内の特定の属性項目に対応するポインタは
第一の加算器３５からの出力により決定される。しかし
ながらポインタ配列３０からの属性アドレスは基本アド
レスのみであり、その値は属性配列４０内で用いられる
「最終的な属性アドレス」を得るために第二のオフセッ
トアドレス発生器５０からアドレスオフセットレジスタ
により変更されうる。最終属性アドレスと共にＳＣＡＬ
Ｅ，ＯＦＦＳＥＴ，Ｖ，ＡＤＲ等々のようなスキャンラ
イン属性は属性配列４０からメモリアドレス発生器６０
へ読み出される。メモリアドレス発生器６０はＳＣＡＬ
Ｅデータに基づき水平拡大／縮小の機能をなす一方でＯ
ＦＦＳＥＴデータは水平にシフトするためにスクリーン
に対してデータを供し、ＡＤＲデータはスキャンライン
の垂直シフト（即ち垂直の動き）に対してデータを供す
る。開始アドレスデータ、ＯＦＦＳＥＴデータ（属性配
列から読み出された），属性配列４０により供されたＳ
ＣＡＬＥデータ（これもまた属性配列から読み出され
た）、その選択はマルチプレクサ７０を介してＶビット
データが決定される処理された（第三の加算器７５を介
して）又は処理されないＡＤＲデータはスクリーン上に
表示される各スキャンラインの画素又はドットが構成さ
れることを許容するために最終メモリアドレスを供する
ようメモリカウンタ６０に入力される。
【００２７】本発明のマッピング装置ではポインタ配列
メモリ及び属性配列メモリは要求されたハードウエアの
複雑さを減少するためにマイクロプロセッサのＲＡＭ内
に記憶されうる。属性配列はＲＯＭ内に固定され、記憶
されうる。他方で第一のオフセットアドレス発生器（オ
フセットレジスタを供する）及び第二のオフセットアド
レス発生器（これもまたオフセットレジスタを供す
る）、及び種々の加算器及びマルチプレクサは陰極線管
球制御器（ＣＲＴＣ）内に設計されえ、それにより最終
的なハードウエアのチップ数を減少する。メモリ要求に
より、各スキャンラインはＮＴＳＣ（Ｎａｔｉｏｎａｌ
Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔ
ｔｅｅ）表示システムに対してそれ自身の項目（即ちポ
インタ配列内の一つのポインタ）を有さなければならな
いのでポインタ配列内のポインタアドレスの大きさは少
なくとも５３５ｘＮバイトがなければならない。好まし
くは各ポインタアドレスＮは２バイトであり、故にポイ
ンタ配列に対する要求されるメモリの大きさは少なくと
も１ｋバイトである。属性配列に対しては幾つかのスキ
ャンラインは共通の一つの属性を共有するので一つの項
目の最小は属性配列に対して要求される。しかしながら
動作する第一と第二のオフセット発生器では２つ以上の
項目は要求される。好ましい実施例では各属性は１６バ
イトであり、属性配列は６４ｋメモリを配置される。
メモリ及び属性配列メモリは要求されたハードウエアの
複雑さを減少するためにマイクロプロセッサのＲＡＭ内
に記憶されうる。属性配列はＲＯＭ内に固定され、記憶
されうる。他方で第一のオフセットアドレス発生器（オ
フセットレジスタを供する）及び第二のオフセットアド
レス発生器（これもまたオフセットレジスタを供す
る）、及び種々の加算器及びマルチプレクサは陰極線管
球制御器（ＣＲＴＣ）内に設計されえ、それにより最終
的なハードウエアのチップ数を減少する。メモリ要求に
より、各スキャンラインはＮＴＳＣ（Ｎａｔｉｏｎａｌ
Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔ
ｔｅｅ）表示システムに対してそれ自身の項目（即ちポ
インタ配列内の一つのポインタ）を有さなければならな
いのでポインタ配列内のポインタアドレスの大きさは少
なくとも５３５ｘＮバイトがなければならない。好まし
くは各ポインタアドレスＮは２バイトであり、故にポイ
ンタ配列に対する要求されるメモリの大きさは少なくと
も１ｋバイトである。属性配列に対しては幾つかのスキ
ャンラインは共通の一つの属性を共有するので一つの項
目の最小は属性配列に対して要求される。しかしながら
動作する第一と第二のオフセット発生器では２つ以上の
項目は要求される。好ましい実施例では各属性は１６バ
イトであり、属性配列は６４ｋメモリを配置される。
【００２８】更にまたＮＴＳＣシステム（インターレー
スされた５２５ライン）での水平スキャンでの周波数は
１５．７ｋＨｚ（即ち３０フレーム／秒で秒当たり１
５．７ｋスキャンラインの最大数）である故にＣＰＵは
最大秒当たり１５．７ｋ回メモリアドレスを更新しなけ
ればならないだけである。従来技術の乗算器を用いるよ
りもむしろ加算器を用いる本発明により要求される比較
的少ない更新比率の故に従来技術のシステムの要求する
二分の一乃至四分の一のパワー消費が節約可能である。
本発明はまたウエーハのダイの大きさを減少し、斯くし
て製造コストを減少する。上記の好ましい実施例ではポ
インタ及び属性項目に対するメモリの大きさは毎秒１
５．７ｋでそれぞれ２及び１６バイトであり、わずか秒
当たり約２８０ＫＢのデータの付加が処理に必要なだけ
である。
スされた５２５ライン）での水平スキャンでの周波数は
１５．７ｋＨｚ（即ち３０フレーム／秒で秒当たり１
５．７ｋスキャンラインの最大数）である故にＣＰＵは
最大秒当たり１５．７ｋ回メモリアドレスを更新しなけ
ればならないだけである。従来技術の乗算器を用いるよ
りもむしろ加算器を用いる本発明により要求される比較
的少ない更新比率の故に従来技術のシステムの要求する
二分の一乃至四分の一のパワー消費が節約可能である。
本発明はまたウエーハのダイの大きさを減少し、斯くし
て製造コストを減少する。上記の好ましい実施例ではポ
インタ及び属性項目に対するメモリの大きさは毎秒１
５．７ｋでそれぞれ２及び１６バイトであり、わずか秒
当たり約２８０ＫＢのデータの付加が処理に必要なだけ
である。
【００２９】
【実施例】本発明は以下の例を参照してより詳細に説明
される。本発明の好ましい実施例を含む例の以下の説明
は説明及び例示の目的でなされるものであり、本発明の
開示される正確な形を限定することを意図してはいな
い。例１ 図４はいかなる特殊効果もない本発明のマッピング方法
の実施例の概略を示す図である。第一と第二のオフセッ
トレジスタ発生器３０、５０の両方はオフにされている
かアイドル状態のままである。スキャンライン毎にポイ
ンタ配列内の対応するポインタ（即ちアドレス又はレジ
スタ）を有し、このデータはポインタ配列メモリ２０内
に記憶されている。この例では全てのポインタは図４内
の矢印により示される−−属性表内の全てが同じ項目を
指し示しているように共通の属性アドレスを共有する。
この例では特殊スクリーン効果は意図されていないので
対応する共通属性項目は１のＳＣＡＬＥ（即ち拡大又は
縮小しない）、０のＶ（即ち基本アドレスが用いられ
る）、０のＯＦＦＳＥＴ（即ち水平シフトなし）、０の
ＡＤＲ（即ち基本垂直シフトなし）。例２ 図５は２つの窓を示す本発明のマッピング方法の他の実
施例の概略を示す図である。各窓のスキャンラインはそ
れぞれのポインタに割り当てられる。図５に示されるよ
うに同じ窓内の全てのスキャンラインは同じアドレスポ
インタを有する。 しかしながらそれらは異なるポイン
タに割り当てられ得る。第一の窓（窓「０」）はｍ−１
スキャンラインを有し、それらの全ては同じアドレスポ
インタ「０」に（即ち属性配列内の０番目の属性項目
に）割り当てられる。比較のために第二の窓（窓
「１」）はｎ＋１スキャンラインを有し、それら全ては
アドレスポインタ「２」に（即ち属性配列内の２番目の
属性項目に）割り当でられる。第一の窓は「通常」窓で
あり、一方で第二の窓は「２」のＳＣＡＬＥと、「１
０」の水平シフトと，［１０００］の垂直シフトとを有
する。無論他の属性値も割り当て可能である。例３ 図６の（Ａ）は複数の窓を示す本発明のマッピング方法
の更に他の実施例の概略を示す図である。第一の窓のス
キャンラインはポインタ配列内のそれぞれのポインタに
対応する。これらのポインタに対するＯＦＦＳＥＴ（即
ち水平シフト）値は増加し、それから減少する（ＯＦＦ
ＳＥＴ値は第一乃至第四ラインからそれぞれ１、２、３
及び１である）。ＯＦＦＳＥＴ値の操作によりスキャン
ラインは図６に示すように（「＃」記号は空白の空間を
示す）「波形」効果を供される。この例では第二の窓の
スキャンラインは同じ波形効果が繰り返されるようにポ
インタの同じ組に対して割り当てられる。例４ 図６の（Ｂ）は複数の窓を示す本発明のマッピング方法
の更に他の実施例の概略を示す図である。両方の窓のス
キャンラインは図６に記載されたのと同じポインタに対
応し、例３と同じ属性配列がこの例で用いられる。この
例と例３との間の主な違いは第二のオフセットアドレス
発生器は「１」のオフセットレジスタを発生するように
させられることである。これはポインタ配列からの全て
の属性アドレスをまた「１」だけ増加するようにさせ
る。図７に示すように異なる波形効果が得られる。例５ 図７は３Ｄ遠近感を示すための方形窓を示す本発明のマ
ッピング方法の実施例の概略を示す図である。この例で
はＳＣＡＬＥ（Ｓ［０］，Ｓ［１］，．．．，Ｓ
［ｋ］）、ＯＦＦＳＥＴ（Ｏ［０］，Ｏ
［１］，．．．，Ｏ［ｋ］）、ＡＤＲ（Ｙ［０］，Ｙ
［１］，．．．，Ｙ［ｋ］）のそれぞれの組による。こ
の例は操作のより大きな度合いを含み、ＡＤＲ値は絶対
値シフトに基づき、故に全ての属性は一つのＶビットを
有する。スクリーンはまたＯＦＦＳＥＴ１及びＯＦＦＳ
ＥＴ２の適切な値を単に代入することにより異なる場面
に動く（前方又は後方に）又はジャンプするようにされ
うる。例６ 属性配列は属性の異なる型を含みうる。図８は２Ｄ又は
３Ｄ回転（即ち２Ｄ回転プラス遠近効果）をなすための
方形窓（のｋスキャンライン）を示すためにＸ，Ｙ，ｄ
Ｘ，ｄＹの属性を用いた本発明のマッピング方法の実施
例の概略を示す図である。この実施例ではＸ，Ｙは各ス
キャンラインのそれぞれ絶対水平及び垂直オフセット
（即ち２Ｄ回転後の第一の画素の水平及び垂直位置）、
ｄＹ／ｄＸは回転されたラインの傾斜であり、｜（ｄ
Ｘ，ｄＹ）｜は２Ｄ画像表示での拡大／縮小パラメータ
を表す。説明の目的で３つのスキャンラインＩ0.Ｉ1,Ｉ
kを説明する。スキャンラインＩ0の開始点（座標）は第
一の窓内の（Ｘ１［０］．Ｙ１［０］）である。同様に
してスキャンラインＩ1の開始点（座標）は第一の窓内
の（Ｘ１［ｉ］．Ｙ１［ｉ］）である。図に示すように
２Ｄ回転で（上から見た図として考えられる）、全ての
スキャンラインは同じ傾斜を有し、即ちラインの傾斜Ｉ
０＝ラインの傾斜Ｉ１＝ラインの傾斜Ｉｋ＝ｄＸ１
［０］／ｄＹ１［０］である。図７の第二の窓に示され
るようにｄＸ及びｄＹとなる値を用いることにより３Ｄ
回転が正確な効果を提供するように達成される。
される。本発明の好ましい実施例を含む例の以下の説明
は説明及び例示の目的でなされるものであり、本発明の
開示される正確な形を限定することを意図してはいな
い。例１ 図４はいかなる特殊効果もない本発明のマッピング方法
の実施例の概略を示す図である。第一と第二のオフセッ
トレジスタ発生器３０、５０の両方はオフにされている
かアイドル状態のままである。スキャンライン毎にポイ
ンタ配列内の対応するポインタ（即ちアドレス又はレジ
スタ）を有し、このデータはポインタ配列メモリ２０内
に記憶されている。この例では全てのポインタは図４内
の矢印により示される−−属性表内の全てが同じ項目を
指し示しているように共通の属性アドレスを共有する。
この例では特殊スクリーン効果は意図されていないので
対応する共通属性項目は１のＳＣＡＬＥ（即ち拡大又は
縮小しない）、０のＶ（即ち基本アドレスが用いられ
る）、０のＯＦＦＳＥＴ（即ち水平シフトなし）、０の
ＡＤＲ（即ち基本垂直シフトなし）。例２ 図５は２つの窓を示す本発明のマッピング方法の他の実
施例の概略を示す図である。各窓のスキャンラインはそ
れぞれのポインタに割り当てられる。図５に示されるよ
うに同じ窓内の全てのスキャンラインは同じアドレスポ
インタを有する。 しかしながらそれらは異なるポイン
タに割り当てられ得る。第一の窓（窓「０」）はｍ−１
スキャンラインを有し、それらの全ては同じアドレスポ
インタ「０」に（即ち属性配列内の０番目の属性項目
に）割り当てられる。比較のために第二の窓（窓
「１」）はｎ＋１スキャンラインを有し、それら全ては
アドレスポインタ「２」に（即ち属性配列内の２番目の
属性項目に）割り当でられる。第一の窓は「通常」窓で
あり、一方で第二の窓は「２」のＳＣＡＬＥと、「１
０」の水平シフトと，［１０００］の垂直シフトとを有
する。無論他の属性値も割り当て可能である。例３ 図６の（Ａ）は複数の窓を示す本発明のマッピング方法
の更に他の実施例の概略を示す図である。第一の窓のス
キャンラインはポインタ配列内のそれぞれのポインタに
対応する。これらのポインタに対するＯＦＦＳＥＴ（即
ち水平シフト）値は増加し、それから減少する（ＯＦＦ
ＳＥＴ値は第一乃至第四ラインからそれぞれ１、２、３
及び１である）。ＯＦＦＳＥＴ値の操作によりスキャン
ラインは図６に示すように（「＃」記号は空白の空間を
示す）「波形」効果を供される。この例では第二の窓の
スキャンラインは同じ波形効果が繰り返されるようにポ
インタの同じ組に対して割り当てられる。例４ 図６の（Ｂ）は複数の窓を示す本発明のマッピング方法
の更に他の実施例の概略を示す図である。両方の窓のス
キャンラインは図６に記載されたのと同じポインタに対
応し、例３と同じ属性配列がこの例で用いられる。この
例と例３との間の主な違いは第二のオフセットアドレス
発生器は「１」のオフセットレジスタを発生するように
させられることである。これはポインタ配列からの全て
の属性アドレスをまた「１」だけ増加するようにさせ
る。図７に示すように異なる波形効果が得られる。例５ 図７は３Ｄ遠近感を示すための方形窓を示す本発明のマ
ッピング方法の実施例の概略を示す図である。この例で
はＳＣＡＬＥ（Ｓ［０］，Ｓ［１］，．．．，Ｓ
［ｋ］）、ＯＦＦＳＥＴ（Ｏ［０］，Ｏ
［１］，．．．，Ｏ［ｋ］）、ＡＤＲ（Ｙ［０］，Ｙ
［１］，．．．，Ｙ［ｋ］）のそれぞれの組による。こ
の例は操作のより大きな度合いを含み、ＡＤＲ値は絶対
値シフトに基づき、故に全ての属性は一つのＶビットを
有する。スクリーンはまたＯＦＦＳＥＴ１及びＯＦＦＳ
ＥＴ２の適切な値を単に代入することにより異なる場面
に動く（前方又は後方に）又はジャンプするようにされ
うる。例６ 属性配列は属性の異なる型を含みうる。図８は２Ｄ又は
３Ｄ回転（即ち２Ｄ回転プラス遠近効果）をなすための
方形窓（のｋスキャンライン）を示すためにＸ，Ｙ，ｄ
Ｘ，ｄＹの属性を用いた本発明のマッピング方法の実施
例の概略を示す図である。この実施例ではＸ，Ｙは各ス
キャンラインのそれぞれ絶対水平及び垂直オフセット
（即ち２Ｄ回転後の第一の画素の水平及び垂直位置）、
ｄＹ／ｄＸは回転されたラインの傾斜であり、｜（ｄ
Ｘ，ｄＹ）｜は２Ｄ画像表示での拡大／縮小パラメータ
を表す。説明の目的で３つのスキャンラインＩ0.Ｉ1,Ｉ
kを説明する。スキャンラインＩ0の開始点（座標）は第
一の窓内の（Ｘ１［０］．Ｙ１［０］）である。同様に
してスキャンラインＩ1の開始点（座標）は第一の窓内
の（Ｘ１［ｉ］．Ｙ１［ｉ］）である。図に示すように
２Ｄ回転で（上から見た図として考えられる）、全ての
スキャンラインは同じ傾斜を有し、即ちラインの傾斜Ｉ
０＝ラインの傾斜Ｉ１＝ラインの傾斜Ｉｋ＝ｄＸ１
［０］／ｄＹ１［０］である。図７の第二の窓に示され
るようにｄＸ及びｄＹとなる値を用いることにより３Ｄ
回転が正確な効果を提供するように達成される。
【００３０】
【発明の効果】本発明で開示されたマッピング方法及び
装置は幾つかの利点を有する：（ａ）スクリーン画像に
対して捻れ歪み、等々の効果を提供するために線形操作
を用いて２Ｄ／３Ｄスクリーンに適用可能である；
（ｂ）特殊効果は単一座標系を用いたソフトウエアプロ
グラミングにより提供されうる；（ｃ）複数スクリーン
効果が提供される；（ｄ）その動作は乗算器を要求せ
ず、斯くして製造過程は簡素化される。
装置は幾つかの利点を有する：（ａ）スクリーン画像に
対して捻れ歪み、等々の効果を提供するために線形操作
を用いて２Ｄ／３Ｄスクリーンに適用可能である；
（ｂ）特殊効果は単一座標系を用いたソフトウエアプロ
グラミングにより提供されうる；（ｃ）複数スクリーン
効果が提供される；（ｄ）その動作は乗算器を要求せ
ず、斯くして製造過程は簡素化される。
【００３１】本発明の好ましい実施例の上記の説明は例
示と説明の目的でなされたものである。明らかに改良又
は変更は上記の教示の光の下で可能である。実施例は本
発明の原理の最善の例示を供するために選択され、説明
され、それによるそれの実際的な応用は当業者が種々の
実施例での本発明に意図された特定の使用に沿うような
種々の変形を用いて可能である。そのような変形及び変
更の全ては公正かつ合法的な方法により翻訳されるとき
に請求項により決定されるように本発明の視野内にあ
る。
示と説明の目的でなされたものである。明らかに改良又
は変更は上記の教示の光の下で可能である。実施例は本
発明の原理の最善の例示を供するために選択され、説明
され、それによるそれの実際的な応用は当業者が種々の
実施例での本発明に意図された特定の使用に沿うような
種々の変形を用いて可能である。そのような変形及び変
更の全ては公正かつ合法的な方法により翻訳されるとき
に請求項により決定されるように本発明の視野内にあ
る。
【図面の簡単な説明】
【図１】ＶＧＡ表示で典型的に用いられる従来技術のマ
ッピング方法の概略を示す図である。
ッピング方法の概略を示す図である。
【図２】スキャンラインの水平シフトを許容する強化さ
れた従来技術のマッピング方法の概略を示す図である。
れた従来技術のマッピング方法の概略を示す図である。
【図３】本発明のマッピング装置及び方法の概略を示す
図である。
図である。
【図４】特殊効果のない本発明のマッピング装置及び方
法の実施例の概略を示す図である。
法の実施例の概略を示す図である。
【図５】各窓がそれ自身の属性を有する多数の窓を示す
本発明のマッピング方法の他の実施例の概略を示す図で
ある。
本発明のマッピング方法の他の実施例の概略を示す図で
ある。
【図６】各窓が波形スクリーン効果を示すためのそれ自
身の属性を有する多数の窓を示す本発明のマッピング方
法の更に他の実施例の概略を示す図である。
身の属性を有する多数の窓を示す本発明のマッピング方
法の更に他の実施例の概略を示す図である。
【図７】３Ｄ遠近感を示すための方形窓を示す本発明の
マッピング方法の実施例の概略を示す図である。
マッピング方法の実施例の概略を示す図である。
【図８】２Ｄ又は３Ｄ回転をなすための方形窓（のｋス
キャンライン）を示すためにＸ，Ｙ，ｄＸ，ｄＹの属性
を用いた本発明のマッピング方法の実施例の概略を示す
図である。
キャンライン）を示すためにＸ，Ｙ，ｄＸ，ｄＹの属性
を用いた本発明のマッピング方法の実施例の概略を示す
図である。
１ 開始アドレスレジスタ ２ ラインオフセットレジスタ ３ 実体窓 １０ ラインアドレス発生器 ２０ ポインタ配列メモリ ３０、５０ オフセットレジスタ発生器 ３５、５５、７５ 加算器 ４０ 属性配列メモリ ７０ マルチプレクサ ６０ メモリアドレス発生器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 5/00 - 5/40
Claims (14)
- 【請求項１】 ラスタ型表示器上に画像を表示するラス
タ型表示制御器で用いられるマッピング装置であって、
該ラスタ型表示器は複数のスキャンラインを表示する手
段からなり、ここで該スキャンラインの各々は複数の画
素からなり、各画素は画素位置により表わされ、 （ａ） 処理されるスキャンラインに対するラインカウ
ントを発生するラインカウンタと、（ｂ） 該スキャンラインに一対一の関係で対応する属
性アドレスを多数記憶するポインタ配列メモリと、 （ｃ） 一以上の属性項目が属性アドレスに応じて記憶
され、特殊スクリーン効果が供されることを許容するよ
うに一以上のスキャンラインに関連づけられるよう属性
データを含む一以上の属性項目を記憶する属性配列メモ
リと、 （ｄ）該属性アドレスにより処理された該スキャンライ
ンに対応して該属性配列メモリから属性項目を受け、一
以上の特殊スクリーン効果を発生するために該属性項目
内に含まれる命令により処理される該スキャンラインの
各画素に対するメモリアドレスを発生するメモリアドレ
ス発生器とを含むマッピング装置。 - 【請求項２】 該スキャンラインと該ポインタ配列メモ
リ内の該属性アドレスとの間の対応をシフトするために
該スキャンラインに対するカウントにおいて第一のアド
レスオフセットを引き起こす第一のオフセットアドレス
発生手段を更に含む請求項１記載のマッピング装置。 - 【請求項３】 該第一のオフセットアドレス発生手段は
第一のアドレスオフセット発生器と第一の加算器とから
なり、該第一の加算器は該スキャンラインカウントを該
第一のアドレスオフセット発生器により発生された第一
のオフセットレジスタに加算するよう設けられている請
求項２記載のマッピング装置。 - 【請求項４】 属性アドレスポインタと属性アドレスと
の間の対応をシフトし、処理される該スキャンラインに
割り当てられる属性項目を変えるために該属性アドレス
ポインタの第二のアドレスオフセットを生成する第二の
オフセットアドレス発生手段を更に含む請求項１記載の
マッピング装置。 - 【請求項５】 該第二のオフセットアドレス発生手段は
第二のアドレスオフセット発生器と第二の加算器とから
なり、該第二の加算器は該属性アドレスポインタを該第
二のアドレスオフセット発生器により発生された第二の
オフセットレジスタに加算するよう設けられている請求
項４記載のマッピング装置。 - 【請求項６】 該スキャンラインに対するラインカウン
トと該属性アドレスポインタにそれぞれ第一及び第二の
アドレスオフセットを引き起こす第一及び第二のオフセ
ットアドレス発生手段を更に含む請求項１記載のマッピ
ング装置。 - 【請求項７】 （ａ） 該第一のオフセットアドレス発
生手段は第一のアドレスオフセット発生器と第一の加算
器とからなり、該第一の加算器は該スキャンラインと該
ポインタ配列メモリ内の該属性アドレスとの間の対応を
シフトするために該スキャンラインカウントを該第一の
アドレスオフセット発生器により発生された第一のオフ
セットレジスタに加算するよう設けられ、 （ｂ） 該第二のオフセットアドレス発生手段は第二の
アドレスオフセット発生器と第二の加算器とからなり、
該第二の加算器は属性アドレスポインタと属性アドレス
との間の対応をシフトし、処理される該スキャンライン
に割り当てられる属性項目を変えるために該属性アドレ
スポインタを該第二のアドレスオフセット発生器により
発生された第二のオフセットレジスタに加算するよう設
けられている請求項６記載のマッピング装置。 - 【請求項８】 該ポインタ配列メモリと該属性配列メモ
リはマイクロプロセッサのＲＡＭ内に配置される請求項
１記載のマッピング装置。 - 【請求項９】 該ポインタ配列メモリはＲＡＭ内に配置
され、該属性配列メモリはＲＯＭ内に設けられる請求項
１記載のマッピング装置。 - 【請求項１０】 該各属性項目はスキャンラインに対す
る水平シフト命令を供する水平オフセットデータ属性か
らなる請求項１記載のマッピング装置。 - 【請求項１１】 該各属性項目はスキャンラインに対す
る拡大縮小命令を供するスケーリングデータ属性からな
る請求項１記載のマッピング装置。 - 【請求項１２】 該各属性項目はスキャンラインに対す
る垂直シフト属性を供する開始アドレスデータ属性から
なる請求項１記載のマッピング装置。 - 【請求項１３】 該各属性項目は、更に、該開始アドレ
スデータ属性が絶対値又は相対値のいずれかとして入力
されるのを許容するようにＶ−ビット属性からなる請求
項１２記載のマッピング装置。 - 【請求項１４】 （ａ） 該開始アドレスデータ属性を
該ラインカウントデータに加算する第三の加算器と、 （ｂ） 該第３の加算器と該メモリーアドレス発生器と
の間に配置され、該開始アドレスデータ属性と該第三の
加算器からの出力とを該Ｖ−ビット属性に応じて選択す
るマルチプレクサとを更に含む請求項１３記載のマッピ
ング装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US435690 | 1995-05-05 | ||
| US08/435,690 US6008782A (en) | 1995-05-05 | 1995-05-05 | Mapping apparatus for use with a cathode-ray tube controller for generating special screen effects |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08305312A JPH08305312A (ja) | 1996-11-22 |
| JP3335824B2 true JP3335824B2 (ja) | 2002-10-21 |
Family
ID=23729408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30622995A Expired - Lifetime JP3335824B2 (ja) | 1995-05-05 | 1995-11-24 | 特殊スクリーン効果用の陰極線管球制御器で用いられるマッピング装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6008782A (ja) |
| JP (1) | JP3335824B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001188745A (ja) * | 1999-12-28 | 2001-07-10 | Mitsubishi Electric Corp | 制御装置及び制御方法 |
| US8760457B2 (en) * | 2007-07-24 | 2014-06-24 | Qualcomm Incorporated | Data access tool for programmable graphics hardware |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4203154A (en) * | 1978-04-24 | 1980-05-13 | Xerox Corporation | Electronic image processing system |
| US4309700A (en) * | 1980-05-22 | 1982-01-05 | Technology Marketing, Inc. | Cathode ray tube controller |
| JPS582874A (ja) * | 1981-06-30 | 1983-01-08 | 富士通株式会社 | フルグラフィックディスプレイ装置の画面構成変更回路 |
| US4570161A (en) * | 1983-08-16 | 1986-02-11 | International Business Machines Corporation | Raster scan digital display system |
| US4754270A (en) * | 1984-02-16 | 1988-06-28 | Nintendo Co., Ltd. | Apparatus for varying the size and shape of an image in a raster scanning type display |
| US4874164A (en) * | 1986-07-18 | 1989-10-17 | Commodore-Amiga, Inc. | Personal computer apparatus for block transfer of bit-mapped image data |
| US4841453A (en) * | 1986-11-10 | 1989-06-20 | Ibm Corporation | Multidirectional scan and print capability |
| US5109348A (en) * | 1987-09-14 | 1992-04-28 | Visual Information Technologies, Inc. | High speed image processing computer |
| JP3164832B2 (ja) * | 1991-03-22 | 2001-05-14 | 株式会社日立製作所 | 描画制御装置 |
-
1995
- 1995-05-05 US US08/435,690 patent/US6008782A/en not_active Expired - Lifetime
- 1995-11-24 JP JP30622995A patent/JP3335824B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6008782A (en) | 1999-12-28 |
| JPH08305312A (ja) | 1996-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6788309B1 (en) | Method and apparatus for generating a video overlay | |
| US4532605A (en) | True zoom of a displayed image | |
| EP0681280B1 (en) | Vertical filtering method for raster scanner display | |
| US5990912A (en) | Virtual address access to tiled surfaces | |
| US4862154A (en) | Image display processor for graphics workstation | |
| EP0737956A2 (en) | Frame memory device for graphics | |
| JPS59131982A (ja) | グラフイツクス表示を発生する方法およびその装置 | |
| JPH0695273B2 (ja) | デイスプレイ制御装置 | |
| US6369827B1 (en) | Method and apparatus for displaying higher color resolution on a hand-held LCD device | |
| US5745739A (en) | Virtual coordinate to linear physical memory address converter for computer graphics system | |
| JPS6191777A (ja) | ビデオ画像形成装置 | |
| JPS60118889A (ja) | ビデオ・デスプレイ・アドレス発生装置 | |
| US5321805A (en) | Raster graphics engine for producing graphics on a display | |
| JP3316593B2 (ja) | メモリ・スペース割当方法及び装置 | |
| US6567092B1 (en) | Method for interfacing to ultra-high resolution output devices | |
| JP3335824B2 (ja) | 特殊スクリーン効果用の陰極線管球制御器で用いられるマッピング装置 | |
| US5701138A (en) | Resolution independent methods for rendering a graphic image on a display device | |
| EP0168981A2 (en) | Method and apparatus for spherical panning | |
| US4506298A (en) | Method and apparatus for displaying objects on an interlaced raster scan television screen | |
| JP2761540B2 (ja) | ハードウエアスクリーン上への画像表示方法および装置 | |
| JPH0934411A (ja) | 画像表示装置および液晶表示コントローラ | |
| US5706025A (en) | Smooth vertical motion via color palette manipulation | |
| JPH06209406A (ja) | 電子画像処理装置および画像データ作成方法 | |
| JP2817423B2 (ja) | 画像表示装置 | |
| JP2609628B2 (ja) | メモリアドレス制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100802 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130802 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |