JPS59131982A - グラフイツクス表示を発生する方法およびその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は全体としてコンピュータグラフィックス装置に
関し、更に詳しくいえば図形情報の表示を行い、ホスト
コンピュータから表示装置へ生データが転送された時に
、ホストコンピュータの関与を最小限にして、表示され
ている情報に対して種々の操作を加えることを可能にす
るためのコンピュータグラフィックス表示装置に関する
。

コンピュータグラフィックス情報を表示するためにこれ
まで使用されている種々の表示装置には次のようなもの
がある。

〔従来技術〕

ランダム・ストローク・リフレッシュ表示装置−この種
の表示装置においては、直線や弧などとして図形を描く
命令リストは表示メモリ内に保持され、全体のリストは
メモリから読出されて、リストの座標からスクリーンの
座標へ超高速ロジックによって変換される。次に、各直
線や弧は直線座標に沿って電子ビームを直接偏向させる
ことによシ表示スクリーン上に描かれ、リスト全体は１
秒間ＶＣ４０〜６０回の割合で周期的に描かれるのが普
通である。表示されている情報の選択的な消去と、変更
とは画像リストを編集することによって行われる。これ
らの表示装置は変換ハードウェアを用いることによって
ズーム操作や、パン操作を行うことがしばしば可能でお
る。この技術は実施に費用がかかりすぎ、描くべき画像
の複雑さに制限があることが大きな欠点で、後者は表示
のちらつきで目視での使用に耐えなくなるまでの画像リ
ストの長さをどれ位にできるかを決める実用上の制限と
なる。

直視型蓄積管表示装置−この種の表示装置では、螢光体
が被覆さ土た双安定スクリーン上に電子ビームが画像を
直接描き、その画像は高電圧消去パルスがスクリーンに
加えられて全ての螢光体を非書込み状態に戻すまでその
映像を蓄積する。この表示装置は非常に複雑な画像を表
示でき、良好な曲線を発生でき、映像のちらつきも問題
とならガい。この表示装置は過去何年間にわたって低価
格のグラフィックス装置として好んで使用されている。

この種の表示装置の欠点としては、蓄積されている映像
のズーム操作またはパン操作を行えないこと、映像を蓄
積している螢光体の選択的消去を行え力いこと力どがあ
る。また、螢光体を用いたこの種の蓄積管は、輝度が低
いために映像を良く観察するためには周囲を暗くする必
要があることと、表示スクリーンの特に中心部と周辺部
に劣化が生ずるために１年に１回または２回交換する必
要があることの２つの欠点もある。蓄積管の交換は高く
つき、３年間の交換費用は表示装置全体の最初の購入価
格の８０〜２００％にも達することになる。

プラズマパネル装置−プラズマパネルは最も普通には５
１２個×５１２個のマトリックスに配列される超小型の
ネオンガス放電管より成り、上記のようガ表示管よシも
はるかに明るい画像を表示するものである。しかし、こ
のプラズマパネル表示装置は蓄積されている映像をズー
ミングしたりパンしたシすることができない。限定され
た選択消去が可能であることを除いて、プラズマパネル
表示装置は、各ネオン管がそのオン／オフ状態を記憶し
、画像の複雑さに対する制限やフリッカが目立たないと
いう面で、蓄積管表示装置に類似する。

５１２　Ｘ　５１２本のラスターでは曲線が多少粗雑に
なるが、この種の表示装置を図形光示に用いた際の最も
大きな欠点は、パネル上にカーソル（標識記号）を設け
る手段が力いことである。これに対して従来の全ての表
示装置にはカーソルを設けることができる。

走査変換メモリ装置−この技術は間接観測蓄積管を利用
するもので、画像は電荷により半導電性表面上に描かれ
る。それから充電面上を読取りビームで２スターパター
ンで掃引し、読取シビームの出力がテレビジョンモニタ
装置に与えられる。

この走査変換技術の主な用途はヨー算ツバの標準テレビ
ジョン信号（走査線が６００本以上）をＮＴＳＣ方式標
準テレビジョン信号（走査線が５２５本）へ変換するこ
とであった。この表示装置は直視型蓄積管とほとんど同
様に動作し、非常に複雑な画像を表示できる。良好な品
質の曲線を発生でき、種々の度合の灰色を表示できる。

１９７３年以来少々くとも２種類のこの種の装置が導入
されており、両方ともに１秒間に６０フイールド／３０
フレームの飛越し走査映像技術を利用している。ズーム
操作とパン操作も可能であるが、この走査変換器の実効
解像度が約３００ドツト・スクエアであるから、ズーム
操作とパン操作の程度は制限される。上記の解像度では
大きなズーミングを行うには粗すぎる。これと比較して
、直視型蓄積管の解像度はこの種の表示装置の約２〜４
倍程度ある。この表示装置では選択消去を限定的に行°
うことかでき、映像カーソルを映像に混合させることが
できるが、カーソルが蓄積表面上に書込まれず、ビーム
の集束と、輝度偏向と、糸巻形ひずみ誤差のようカ多く
の変量が互いに加わり合ってカーソルの位置が狂うから
、カーソルの位置には３〜５％の位置誤差が生ずること
になる。ズーム操作の時にはカーソル位置誤差は更に大
きくなる。［ケルファクタ（Ｋｅｌｌ　ｆａｃｔｏｒ）
　Ｊとして知られている効果である水平線のちらつきも
この種の表示装置に固有のものである。

直列ラスター表示装置−この表示装置は（集積回路、Ｃ
ＯＤ　、磁気バブル素子その他の技術を用いる）シフト
レジスタや、磁気ディスクまたは磁気ドラムその他の回
転装置のよう力回転直列メモリから作られる直列デジタ
ルメモリを用いる。この表示装置で用いられるビデオ制
御ユニットは構成が比較的簡単であるが、現在市阪され
ている装置はパン操作、ズーム操作あるいは分割スクリ
ーン操作を行うことはできない。表示される画像は非常
に複雑にできるが、その価格は蓄積管表示装置よシも少
し高い。この表示装置用の代表的なドツトマトリックス
は単一の２５６　Ｘ　２５６のラスターで、希望によっ
ては、価格は高くなるが、５１２　Ｘ　５１２の２スタ
ーも得られる。この表示装置では排他的論理和（以下Ｘ
ＯＲという）の性能なしに限定された選択的消去を行う
ことができる。価格は２〜３倍となるが、カラー表示も
行うことができる。カーソルと画像の間に位置誤差がほ
とんどない良好なカーソルを設けることができる。との
表示装置は直列メモリの個々のビットの呼出しに時間を
要するからドツト書込み速度が低く、解像度が低いから
曲線は非常に粗くなる。この表示装置では分割スクリー
ン、ズーム、パン、ＸＯＲなどの操作ができない。

ランダムアクセス・ラスター表示装置−この種の表示装
置は全体として直列ラスター表示装置に類似するが、ラ
スターを記憶するために磁気コアメモリ、集積回路メモ
リのようなランダムアクセス・デジタルメモリを用いる
。ランダムアクセスメモリのコストが低いことを主な理
由として、この種の表示装置は現在のところ実用化され
ている。

この種の表示装置の典型的カ様式は２５６　Ｘ　２５６
ビツトであるが、５１２　ｘ　５１２ビツトやカラー表
示も実現可能である。この種の表示装置の主力利点はド
ツト書込み速度と消去速度が高いことである。

この種の表示装置のその他の性能は直列２スター表示装
置とほぼ同一であって、分割スクリーン、ズーム７、パ
ンあるいはＸＯＲなどの操作のできる装置はまだ市販さ
れていない。

以上あげた種類の表示装置に関連する米国特許には第３
３９６３７７　、３８３６９０２　、３９０６４８０号
などががある。

〔発明の概要〕

本発明はグラフィックス表示において、画像のズームが
行える新規なグラフィックス表示方法およびその装置に
関するものである。

本発明に係るズーム方法は２つの点から検討されたもの
である。まず、その第１の点はどのようにしてズーム操
作を行うかである。ズームは２スターメモリからピクセ
ルデータを走査線毎に読み出すことによって動的に行う
ことができる。そしてこのような各走査線内において、
ピクセルデータの各エレメントはズーム係数２に対応し
た回数だけ読み出される。たとえば、もしズーム係数が
４であれば、各ピクセルエレメントは、次の連続するピ
クセルエレメントを読み出す前に、４回繰返し読み出さ
れる。これによってＸ（走査線）方向で４倍の拡大像と
なって現われる。またＹ方向で像を拡大するには、各走
査線はズーム係数に対応した回数だけ繰返し読み出され
る。換言するならば、ズーム係数Ｚ＝４の場合、同一走
査線上のピクセルデータをラスターメモリから４回読み
出すのである。

考慮しなければならない第２の点は禁止動作である。ズ
ーミングにおける禁止動作とは拡大された各ピクセルエ
レメントをこれに隣接する拡大されたピクセルエレメン
トから分離することである。

これを実現するため、各走査線が読み出し動作中に、読
み出されたピクセルを少くとも１回だけ禁止する。たと
えば、もしズーム係数Ｚ＝４でおるならば、一本の走査
線で読み出された各ピクセルエレメントは、次の隣接し
たピクセルのデータを読み出す前に、事実上３回だけ繰
返し読みだしそのあとにブランクを１つ入れるのである
。同様にして、Ｙ方向においても完全な走査線に対する
データの繰返し読み出しを１回だけ禁止する。たとえば
ズーム係数Ｚ＝４である六らば、ピクセルデータの各列
は４回読み出されるのではなく、３回だけ読み出しを行
ったのち１本のブランクを設けるのである。

以下、本発明について図面を参照して詳細に説明する。

〔実施例〕

まず第１図を参照する。この図にはプログラムされたホ
ストコンピュータ１０と、このコンピュータ１０に組合
わされるグラフィックス入力装置１２と、入力用キーボ
ード１４と、本発明の一実施例に従って作られた表示制
御装置１６とを含むコンピュータグラフィックス装置が
示されている。

ホストコンピュータ１０と、それに組合わされる入力機
器は、１台またはそれ以上の表示制御装置１６を駆動す
るために入力制御信号に応答出来且つこの入力制御信号
に対応する信号群を発生できるものであればどのような
周知の機器であってもよい。図示の一実施例においては
、表示器は通常の陰極線管（ＣＲＴ）装置１Ｂであるが
、表示制御装置１６によって発生されたラスター出力に
応答できる標準のテレビジョンモニタを用いることもで
きる。

ＣＲＴｌＢに加えて、表示制御装置１６はコンピュータ
チャ／ネルアダプタ２Ｇと、マイクｉ制御ユニット（Ｍ
ＣＵ）２２と、ラスターメモリ（ＲＭＥＭ）制御ユニッ
ト２４と、ビデオ制御ユニット（ｖｃｍ）２６と、ラス
ターメモリ（ＲＭＥＭ）２Ｂとを含む。

チャンネルアダプタ２００機能はホストコンピュータ１
０とＭＣＵ２２およびそれぞれのデータバス３０．３２
の間のインターフェースである。ホストコンピュータ１
０から受ける情報は表示すべき全てのグラフィックスに
対して一般に用いられている固定様式である。チャンネ
ルアダプタ２０がデータを表示制御装置１６で使用でき
るようにするために必要な調整を行えるように作られて
いるから、ホストコンピュータとしてどのような種類の
コンピュータを用いるかということｉ問題ではガい。　
　　　　　　　　゛ ＭＣＵ２２はチャンネルアダプタ２０を介してホストコ
ンピュータ１０から情報を取シ、その情−を、それ自体
で利用できるか、ＲＭＥＭ制御ユニット２４とＶＣＵ２
６へ送ることができる情報へ変換する。また、ＭＣＵ２
２は機能制御情報を発生して、それを送シ出す機能も果
す。この機能制御情報はＲＭＥＭ制御ユニット２４にＲ
ＭＥＭ２Ｂへの表示情報の書込みを行わせる。更に、Ｍ
ＣＵ２２はＶＣＵ　２６へ命令も送って、ＹＣＵ　２６
にＲＭＥＭ２Ｂからの情報読出しと、その情報のＣＲＴ
ｌＢへの送シ出しとの開始を行わせる。ＶＣＵ２６はビ
デオスコープの書込みが終シになったことを示し、かつ
よシ多くの情報を要求するために、ＭＣＵ２２へ割込み
信号を送る機能も有する。

この実施例では、８部Ｍ２８は２０４８Ｘ２０４８のラ
ンダムアクセスメモリ（ＲＡＭ）で、たとえばグラフィ
ックス入力装置１２で描くことができるようなグラフィ
ックスドキュメントに含まれているデータに１対１の対
応をするデータのビットを貯えるようになっている。い
いかえれば、ＲＭＥＭ２ａ内の各蓄積場所を入力装置１
２の特定の場所に対応させることができる。しかし、後
で指摘するように、この実施例ではＲＭＥＭ２８の一部
は文字数字、種々の注釈、命令などのような非図形情報
のためにとっておかれる。また、貯えられている情、　
　　　　報の変換、すなわち、移動、ズーム、回転など
の動作をホストコンピュータ１０で行うことができる。

第２ａ図（ラスターメモリボード・マツプ対列番号を示
す図）および第２ｂ図（ラスターメモリ・マツプ対ボー
ド番号）に示すように、ＲＭＥＭ２Ｂは１６枚のボード
アレイに分割され、各ボードは５１２　Ｘ　５１２のメ
モリユニットよシ成っている。

実際には、それらのメモリユニットは、１６枚のボード
上に形成したランダムアクセスメモリであシ、各ボード
は５１２　Ｘ　５１２蓄積モジユールとして構成され、
１６枚のモジュールからなる正方形マトリックスとして
アドレスされるように配列されている。このような構成
によって、このメモリは表示すべきグラフィックス情報
のマツプに多少類似するものと考えることができる。

ＲＭＥＭ制御ユニット２４の主な機能はＲＭＥＭ２Ｂに
グラフィックス情報を書込むことであシ、ビデオ制御ユ
ニット２６の主な機能はＲＭＥＭ２Ｂに貯えられている
情報を読出して、その情報をＣＲＴｌＢでいくつかのモ
ードのうちの任意のモードで表示させることである。Ｒ
ＭＥＭ制御ユニット２４はある動作を実行させるように
指示する情報を、ある数のデータバイトの形でＭＣＵ２
２から受け、それからバス３４に含まれているＸ、：Ｙ
のアドレス線を介してＲＭＥＭ２８をアドレスし、ＲＭ
ＥＭ２　ａ内の特定のビットをアドレスして１−１」ま
たは「０」を書込み、あるいはＲＭＥＭ２Ｂのそのビッ
ト場所に現在貯えられているデータ補数を排他的オア機
能によってとる（ＸＯＲ’ｓ）。ＲＭＥＭ制御ユニット
２４からＲＭＥＭ２Ｂへのデータの転送はデータバス３
６を介して行われる。ＲＭＥＭ２Ｂのアドレスすべき特
定のブロックはバス３８を通じて伝えられるボード選択
によって示される。

ビデオ制御ユニット２６はＲＭＥＭ２８に含まれている
情報を読出し、選択された形式で表示する。

データは並列に受けられ、ＣＲＴｌＢへ入力させるため
に直列の形に変換される。分割およびズーム制御情報は
マイクロ制御ユニット２２からＶＣＵ２６へ送られ、そ
の情報に応じてユニット２２はＲＭＥｌｌｉ（２８内の
指定されたデータを選択し、そのデータをＣＲＴｌＢへ
送って表示させる。前記したように、ＲＭＥＭ２　Ｂ内
のあらゆるビットはＣＲＴｌＢのスクリーンに表示すべ
き１ビツトを通常表すが、ＲＭＥＭ２８に貯えられてい
るあらゆるビットがＣＲＴｌＢのスクリーン上のいくつ
かのデータ位置を表すように表示を改変できる。こうす
ることによって、貯えられている情報の拡大すなわちズ
ームを実際に行うことができる。ビデオ制御ユニット２
６は格子信号とカーソル信号も発生して、カーソルをス
クリーン上のいくつかに分割されている表示上に位置さ
せることができるようにする。ＶＣＵ２６はＲＭＥＭ制
御ユニット２４に消去制御信号を与える。

ＣＲＴｌＢはラスター走査非飛越しモードで動作でき、
約９種類のレベルの灰色モードを表示できる。しかし、
本発明では６種類の灰色レベルだけを用いる。すなわち
、背景に１つのレベル、格子に２つのレベル、カーソル
に１つのレベル、データに１つのレベル、分割のマージ
ンに１つのレベルがそれぞれ割当てられる。これらの灰
色レベルはＣＲＴ　１　Ｂに加えられる種々のアナログ
電圧によシもちろん制御される。表示スクリーンのドツ
ト解像度は水平線に沿って４１６ドツトであシ、垂直方
向に３１２本の水平線でらる。

以下に順次説明する本発明の新規な特徴の中には、ＲＭ
ＥＭ２Ｂに含まれているデータのうちから選択した部分
を元のグラフィックス情報と１対１０尺度で、あるいは
任意の拡大率で表示できる性能と（ここで説明している
実施例には含まれていないが、縮小表示も可能である）
、ＣＲＴｌＢのスクリーン上の表示をＲＭＥＭ２８に含
まれているデータを順次パンさせて出現させる性能と、
元の情報を損うことなしにグラフィックス情報に付加デ
ータを重ね合わせることができる性能と、表示されるデ
ータに尺度が一致する背景格子を同時に表示できる性能
と、変更を行うたびに表示全体を消して再書込みする必
要なしに、表示されているグラフィックスデータを変更
したシ、別の表示を付加できる性能とが含まれる。

本発明の表示装置は、いかなるコンピュータ・グラフィ
ックス装置と共に使用できる本質的にはアドオン（ａｄ
ｄ　−ｏｎ　）装置であって、本発明の表示装置はいか
なるグラフィックス装置で使用されるデータ様式を取り
出して、この様式を一般に使用される直視型蓄積管上に
ではなく、ＣＲＴのスクリーンで表示できる特定の様式
に変換できるのである。また、この表示装置は情報を拡
大制御することもでき、そのためにたとえばデータをス
クリーン上で水平方向、垂直方向下向きに分割でき、ま
たはスクリーンの区画に分割できる。本発明はデータの
容易な修正と、グラフィックスの全体のレイアウトを横
切って、表示された「窓」をパンすることを可能とする
。また、本発明の表示装置は窓と等価のものを非常に大
きなデータベースを中心として動かすことも可能とする
。その窓を新た々位置へ動かすための命令はビデオ制御
ユニット内のアドレスレジスタを進ませ、メモリの新し
い部分を読出させてスクリーン上に表示させる。

これは太き表ステップで行うことができ、あるいは非常
に小さなステップで行うことができ、それによシデータ
ベース全体にわたって連続的に動いて見えるようにして
パン動作を行わせる。

チャンネルアダプタ２０はホストコンピュータ１０に対
するインターフェースとしての機能と、ＭＣＵ２２とＲ
ＭＥＭ制御ユニット２４およびビデオ制御ユニット２６
に対するバッファとしての機能とを果す。ホストコンピ
ュータ１０はデータチャンネルを通じて情報を２進メツ
セージの形で送るが、Ｍｃ′Ｕ２２はデータを認識でき
るようにプログラムされ、選択された分割と適切たズー
ム倍率でＲＭＥＭ２Ｂの選択された領域内のデータを表
示するようにＣＲＴ　１８をセットさせることができる
。

次に、データはＲＭＥＭ制御ユニット２４を介してＲＭ
ＥＭ２８に入力され、ビデオ制御ユニット２６はＲＭＥ
Ｍ２８を絶えず読出して、そのデータの選択部分をＣＲ
Ｔ　１　Ｂに表示する。

データがＲＭＥＭ２Ｂに入れられると、ＭＣＵ　２２は
そのデータに対してそれ以上の働きかけは行わず、ビデ
オ制御ユニット２６が余分の情報を必要とする時には、
ＣＲｆｆ’の再トレースの間にＭＣＵ　２２の動作を中
断させて必要な情報を要求する。それからＭＣＵ　２２
はその情報を処理してＶＣＵ　２　Ｂを更新させる。Ｖ
ＣＵ　２６へのロードに続いて、ＭＣＵ２２はＲＭＥＭ
制御ユニット２４に制御情報を供給できる。たとえば、
ある位置Ｘ−Ｙまで行ってそこにあるキャラクタの線を
ひくことを命令するデータをホストコンピュータ１０か
ら表示装置へ入力さット２４へ与えられる。そうすると
このユニット２４は動作中となってその機能を行い、そ
の命令が完了されるまでＲＭＥＭ２８にデータを入力さ
せる。

後で詳しく説明するように、データは次のようガ２種類
のモードでＲＭＥＭ２Ｂに入力させることができる。１
つのモードはメモリ内に線をひくことであり、もう１つ
のモードはメモリ内にデータのソリッドブロックをひく
ことで、このモードはジグザグ動作モードとして識別さ
れる。このジグザグモードは文字数字情報を入力させる
ために主として用いられる。しかし、このジグザグモー
ドは任意の種類のデータの長方形ブロックをひくために
使用することもできる。たとえば、ＲＭＥＭ制御ユニッ
トはメモリの領域を、Ｘ方向にＰビット、Ｙ方向にＱビ
ット、ジグザグに制御するように設定できる。　　　” 次に第３図を参照する。この図にはチャンネルアダプタ
２０の主な動作部品がブロック図で示されており、それ
らの部品は直接メモリ呼出しく　Ｄ＝＞アドレスレジス
タ５０と、コンピュータチャンネル制御ユニット５２と
、双方向データバッファおよび制御ユニット５４と、デ
ータバッファ５６と、三状態データバッファ５Ｂと、装
置デコードユニット６０と、バッファ６２とである。前
記したように、チャンネルアダプタ２０は表示装置に用
いられる特定の種類のホストコンピュータに適合するよ
うに設計される。ＤＭＡアドレスレジスタ５０はコンピ
ュータＤＭＡアドレスバス１１を介してホストコンピュ
ータ１０に結合される。チャンネル制御ユニット５２と
、双方向データバッファおよヒ制御ユニット５４とは、
コンピュータデータおよびＩ１０制御バス１３によって
ホストコンピュータ１０に結合される。外部ＣＰＩＪア
ドレスバス３０は装置デコードユニット６０を介してチ
ャンネルアダプタ２０に結合され、外部ＣＰＵデータバ
ス３２はデータバッファ５６と三状態データバッファ５
８を介してチャンネルアダプタ２Ｇに結合される。

チャンネルアダプタ２０はバッファ６２とバス３３とを
介してＭＣＵ２２にも結合される。

ユニツ）５０．５２．５４はホストコンピュータからデ
ータを受けて、そのデータをＭＣＵ２２へ入力させるの
に適当な書式に変換する機能と、ＭＣＵ２２からのデー
タをホストコンピュータのデータ書式に変換する機能と
を主として実行する。

ＤＭＡアドレスレジスタ５０によって、本発明の装置は
、ホストコンピュータ１０の動作を妨げないように、サ
イクル／メチ−リング技術（ｃｙｃｌｅ／ｓｔｅａｌｉ
ｎｇ　ｔｅｃｈｎｉｑｕｅ　）を用いてホストコンピュ
ータ１０とデータのやシとシを行うことができる。こう
することによって、ホストコンピュータが本発明の表示
装置と常に結合状態にあることが防がれる。その結果、
ホストコンピュータ１０は１６台までの表示装置を同時
かつ容易に取り扱うことができることになる。

データのやシと９を行うためには、ホストコンピュータ
１０はそのメモリの特定の場所に情報を単に置き、表示
装置にその場所を知らせるだけでよい。そうすると、本
発明の装置はホストコンピュータのメモリと定期的に交
信して、その情報を更新したシ使用したシできる。こう
することによって、ホストコンピュータを本発明の装置
に組合わせて使用すると同時に、他の装置にも組合わせ
てその装置に使用できることになる。従って、コンピュ
ータチャンネル制御ユニット５２は２台のコンピュータ
の指令によシ指揮されるロジックで主として構成され、
ＭＣＵ２２からホストコンピュータ１０に結合されてい
るバスを制御するように機能する。このようにすると、
ホストコンピュータ１０が他の内部目的のためにバス１
３を用いている時に、本発明の表示装置がそのバス１３
を使用することが阻止される。また、コンピュータチャ
ンネル制御ユニット５２はホストコンピュータ１０がＭ
ＣＵバスの動作を妨げることを防ぐ。

三状態データバッファ５Ｂは、データを転送しない時に
送信端または受信端に負荷をかけることなしに、同じバ
スによってデータの送出と受信を行えるようにする装置
である。

装置デコードユニツ畦６０は、ＭＣＵ２２がある指定さ
れた動作を行えるようにするために、チャンネルアダプ
タに入れられるデータと、チャンネルアダプタから取出
されるデータとを後号するために動作するとともに、情
報がある特定の装置へ送られてきたことをその装置に知
らせるようにも動作する。また、ユニット６０は情報を
送り出すことをある特定の装置に知らせるようにも動作
する。

バッフ７６２は双方データバッファ５４とともに動作し
て、三状態バッファ５８がホストコンピュータ１０とＭ
ｅＵ　２２との間でデータを転送させるために作動でき
るか否かを決定する。双方向データバッファ５４は入来
したデータがコンピュータのチャンネル制御ユニット５
２のためのものであるか否かについても決定し、もしそ
うであればそのデータをユニット５２に直接入れ７’ｃ
’）、ＤＭＡアドレスレジスタ５０に入れたシ、あるい
は双方向データバッファへ入れる。ユニット５４は１組
の三状態バッファと、種々の制御ロジックおよび蓄積レ
ジスタとで構成される。

第４図にはＭＣＵ　２２の主な部品がブロック図で示さ
れている。このユニット２２は３つのバッファ７０．７
２．７４を含む。これらのバッファは中央処理ユニット
（ＣＰＵ）７６のレベル変換器およびアイソレータとし
て機能するとともに、ＣＰＵ７６からの外部からひき起
された擾乱を分離させるようにも機能する。ここで説明
している実施例では、ＣＰＵ７６はインテル（ＩＮ置）
８０８０マイクロプロセツサで構成されるが、その他の
適当な種類のマイクロプロセッサ、マイクロコンピュー
タ、ミニコンピユータ、コンピュータや、結線された論
理回路をも使用できる。この時に考慮すべき事はピクチ
ャー修正の速度対コンピュータの速度である。

状態ランチ７８は一連の市販されているラッチング装置
よ構成、ｊ５、ＣＰＵデータバスのモニタに用いられる
。ＣＰＵメそり読出し／書込み（Ｒ／Ｗ）および更新ユ
ニット８０は、ＣＰＵデータバスとＣＰＵの状態のモニ
タと、外部メモリの制御器をモニタするために用いられ
るいくつかの集積回路で構成される。たとえば、ＣＰＵ
がそのメモリからある特定の情報バイトをとシ出す必要
が生じたとすると、ＣＰＵはその情報を双方向データバ
ッファ８２およびデータバス３２を介して、読出し／書
込みおよび更新ユニット８０へ送る。その情報はデータ
バス３２を介してＣＰＵメモリ８４にも送られ、そのメ
モリから希望する情報を読出させて、その情報をデータ
バス３２と双方向データバッフ７８２とを介してＣＰＵ
７Ｂへ送シ、そこで消化される。

ＣＰＵ７Ｂのある特定のサイクル期間ＴＩ（この期間は
前記インテル８０８０マイクロコンピユータ−システム
マニュアル（１９７５年１月）において定められている
）の間にＣＰＵ７６がメモリ８４からの情報を必要とす
る場合には、その情報はデータ語で出力され、Ｒ／Ｗお
よび更新ユニット８０はデータバス３２に同時に送シ出
されたアドレスを介してメモリ８４へ行く。それからユ
ニット８０はメモリ８４０バイトの１つをアドレスし、
それらのバイトを双方向バス３２と双方向データバッフ
ァＢ２とな介してＣＰＵ了６へ送る。そうするとＣＰＵ
７６はその情報を内部で消化し、そのサイクル期間中は
その動作を続ける。メモリ８４はダイナミックＲＡＭで
おるからリフレッシュせねばならない。このり７レツシ
ユはユニツ）８０Ｖｃ含Ｊれているリフレッシュロジッ
クによって、リフレッシュアドレスレジスタ８Ｂの内容
を増加させて、メモリアドレスマルチプレクサ８８がレ
ジスタ８６の出力を選択するようにマルチプレクサ８８
を作動させることによシ行われる。レジスタ８６のその
出力はメモリ８４をもう１回サイクルさせる。

いいかえれば、要求されたデータのＣＰＵ７６へのあら
ゆるＴ１人力に続いて、Ｒ／Ｗおよびりフレッシュユニ
ット８０はメモリ８４をリフレッシュさせる。メモリ８
４はＣＰＵ７６によシ常に読出されているが、メモリ８
４はサイクル分割式にリフレッシュユニット８０によっ
てもリフレッシュさ１　　　　　れる。このリフレッシ
ュ動作をどれ位迅速に行うかの仕様は、メモリとして使
用される特定のＲＡＭによって指示される。

メモリアドレスマルチプレクサ８８は外部のＣＰＵアド
レスバスとメモリアドレス線を優先的に結合するが、メ
モリ８４を定期的にリフレッシュせねばならないから、
メモリ８４への入力端子からアドレスバスを周期的に切
り離し、その代シにリフレッシュアドレスレジスタ８０
をそれに結合させるために何らかの方法があるに違い力
い。このことは線８９に与えられたリフレッシュ信号に
応じてアドレスマルチプレクサ８Ｂが演する役割である
。リフレッシュアドレスレジスタ８６は０から６４まで
増大するレジスタ列より成シ、絶えず循環してＣＰＵメ
モリ８４をリフレッシュする。

三状態アドレスバッファ９０はＣＰＵ７６がそのメモリ
８４の中の特定の場所をアドレスすることを可能にする
が、ＣＰＵ７６がアドレスバス３０を通じて外部信号を
ロードされることが阻止される。

ＲＭＥＭ制御ユニット２４の主な部品を第５ａ図にブロ
ック図で示す。それらの部品はＣＰＵデータバッファ１
００と、動作中論理ユニット１０２と、装置デコーダ１
０４と、バッファ１０６と、破線１０８で囲まれている
サブアセンブリとでおる。このサブアセンブリの中には
ＲＭＥＭ制御レジスタと、読取−修正−書込み制御ロジ
ックとが一般に含まれる。

また、ＲＭＥＭ制御ユニット２４には１６対１ピツトマ
ルチプレクサ１１０と、アドレスレジスタ１１２ト、リ
フレッシュアドレスレジスタ１１４と、１６者択一すな
わち１６消去ユニツト１１Ｂと、三状態データバッファ
１１８と、三状態２対１マルチプレクサ１２０も含まれ
る。サブアセンブリ１０８はジグザグおよびビット流制
御論理ユニット１２２と、８分円制御レジスタ１２４と
、ｘ−ｙアドレスレジスタ計数制御ユニット１２６と、
データ方向バッファレジスタ１２Ｂとデータ方向シフト
レジスタ１３０と、書込み制御レジスタ１３２と、ビッ
ト変更子ＲＯＭ１３４とが含まれる。

データバッファ１００はどのユニットにおける擾乱も他
のユニットに加えられないように、ＣＰＵ７６をＲＭＥ
Ｍ制御ユニット２４から単に分離させるだけである。動
作中論理ユニット１０２はＭＣＵ　２２からユニット２
４へのデータ送出を同期させるためにプログラミング機
能を実行する。動作しているＣＰＵプログラムは、デー
タのあるビットまたはある数のビットを何らかのやυ方
で変更することをＲＭＥＭ制御ユニット２４に命令し、
そのプログラムがその命令を与える時にユニット２４は
それ自身を分離できることができなければならず、その
動作が完了するまで中断されない。いいかえれば、命令
がひとたび発せられると、動作中フラッグがセットされ
て、ユニット２４が指定された特定のビットの変更を終
えるまで、ＣＰＵ７６がそれ以上命令を出すことを阻止
する。しかし、動作の終了に続いて、動作中フラッグが
リセットされてＣＰＵＴ６が命令を再び発することがで
きるようにする。

動作中論理ユニット１０２はＣＰＵに対してＲＭＥＭ制
御ユニットの初期手順論理ユニットとして機能し、ＲＭ
ＥＭ制御ユニットが動作中であるか、またはそれ以上の
命令を受けることができるかを示す。

装置の復号ユニット１０４は１台かそれ以上の市販のデ
コーダを含む。それらのデコーダは外部ＣＰＵアドレス
バス３０に接続され、それに加えられた信号を復号し、
データバス３２を介してデータを受けるために特定の出
力装置を選択する。たとえば、ユニット１０４の復号さ
れた出力が実際に「出力装置Ｘ　ｊであるとすると、そ
の出力装置は動作可能状態にされて、データがデータバ
ス３０を介して加えられる。いいかえれば、との復号動
作によって、ＣＰＵが全ての必要な制御情報をＲＭＥＭ
制御ユニットにロードさせ、かつユニット２４のそれぞ
れの制御レジスタまたはアドレスレジスタヘロードする
ことが可能にされる。

ここで説明している実施例で用いられる特定の復号構成
を第１表に示す。

第１表 ０−Ｔ呻 Ｄ／Ｄ７：データは左へ桁送シされる、０占めるＸ−Ｙ
アドレスレジスタからは２４ビツトバス１１３が出さ、
れ、８ビツトバスが三状態バッファ１１８に入る。ビデ
オ制御ユニット２６内の同様な三状態バッファによって
、ＲＭＥＭ２８と交信するために同じ線を使用できるこ
とになる。２対１マルチプレクサ１２０は三状態装置で
、ｘ−ｙアドレスレジスタ１１２からそれを駆動する１
２本の線を有し、６本の線が更新アドレスレジスタ１１
４からの入力である。バス１４０は両方向へ延びる約３
０本の線を含む。そのうちの何本かの線はＲＭＥＭ制御
ユニット２４からビデオ制御ユニット２６−＼与えられ
る制御信号を取シ扱い、他の何本かの線はＲＭＥＭ制御
ユニットへ戻されるＲＭＥＭ制御信号を取シ扱う。バス
１４Ｇは、ＲＭＥ′Ｍ制御ユニットとビデオ制御ユニッ
トで共通に使用されるバス１４２の使用の優先順位を定
める。

バ、＜１４４ハフ線バスであって、ＲＭＥＭのウチレジ
スタ１１２によシアドレスされる部分を選択する。

このレジスタ１１２はＲＭＥＭ２Ｂ内の１６ビツト長語
をアドレスする。１６対１ビツトマルチプレクサ１１０
はデータ出力ビットセレクタとして機能し、１６ビツト
語のうちの特定のビットを変更するために選択可能にす
る。実行できる変更の種類は、（１）通常の表示モード
では白い背景上の黒いドツトとして示される「１」状態
をビットにとらせることと、（２）　　ドツトを背景の
色にさせる「消去」（背景が白であれば、ドツト社白い
ドツトになるか消失するかである）と、（３）スクリー
ンが現在黒いスポットを有する時はドツトをＸＯＲする
こと（黒いスポットのＸＯＲ，論理「１」はそのスポッ
ト白論理「０」にし、これとは逆にスポットが白い時は
、そのスポットはＸＯＲされて白いスポットは黒くされ
る）。それらの書込み制御は第２表に示されているよう
にしてコード化されるビット変更子ＲＯＭ１３４によシ
実行される。

第２表 ビット変更子ＲＯＭコード 第２表でｒＺＺＭＪとして示されている欄は書込み制御
レジスタ１３２の「３」出力端子に生ずる信号の論理状
態を表し、「Ｄ／Ｄ７」はシフトレジスタ１３０から線
１１１を介してＲＯＭ１３４へ入力される信号を表し、
ｒＤａｔａ　Ｉｎ　ｊはマルチプレクサ１１０から線１
０７に与えられる信号を表し、「Ｂｌｔ２」とｒＢｉｔ
ＯＪは書込み制御レジスタ１３２の最下位ビット位置か
らの信号入力を表す。ｒＤａｔａ　０ｕｔＪ欄はＲＯＭ
１３４により線ＩＱ９へ出力される変更されたデータ出
力を表す初めの１６個のコードは非ジグザグモード動作
に対応し、次の１６個のコードはジグザグモード動作に
対応する。

通常の書込みモードで動作している時は、ＲＯＭ１３４
ハマルチプレクサ１１０からその線１０１に与えられた
データをとり、そのコードと書込み制御レジスタ１３２
から受けたコードによって、そのデータが線１０９にあ
るデータを変更するか、そのデータを全く無視するかを
決定し、「１」または「０」を発生し、あるいはデータ
入力を調べて、それとは逆である変更されたデータ出力
を送シ出す、すなわち、その変更されたデータはＸＯＲ
される。

ジグザグモードで動作する時は、メモリ内に含まれてい
るデータの全体のブロックを変更できる。

とのジグザグモードによって、その左上隅でアドレスす
る必要があるだけであるデータの特定のブロックの変更
を可能にする。ひとたびアドレスされると、ジグザグモ
ード制御用の電子回路は、ブロックの左上隅を識別する
ある特定のｘ−ｙ場所でメモリのアドレスをスタートさ
せ、かつ、指定されたＹカウントの終シに達するまでＹ
方向にカウントダウンし、それからＸ方向に１だけＸカ
ウントを増加させ、指定されたＹカウントになるまテカ
ウントをＹ方向に増大させ、Ｘカラントラ１だけ増大さ
せ、Ｙ方向にカウントダウンさせる等の動作を、ブロッ
クのＸ長とＹ長が共になくなるまでくシ返えさせる。ブ
ロックのＸ長とＹ長がｋく々つた時には動作は停止させ
られる。

たとえば、ジグザグモードブロックを用いて文字Ａを小
さな寸法、たとえば５×７ビツトで作ることができ、ｔ
２は表示スクリーン全体の寸法で作ることもできる。し
かし、文字数字コード化されたＲＯＭチップを用いるも
のとすると、５×７マトリツクスは表示スクリーン全体
を占めるように拡張することは容易にはできない。

従って、本発明では文字数字の寸法についての制限はな
！。唯一の制限は、貯えられている数字がたとえば３×
３ビツトというように非常に小さいものとすると、キャ
ラクタを適切に描くことが困難なことでちる。従って、
スクリーン上に描かれる文字数、字キャラクタの寸法に
ついてはほぼ完全な、自由が許され、そのためにＭＣＵ
の制御プログラムがそれらのキャラクタの発生を割合に
容易にするものである。このモードでは、黒い長方形を
描き、かつてマトリックスキャラクタデータに対してＸ
ＯＨの操作を施すことによシ、白地に黒いキャラクタを
発生したり、黒地に白かキャラクタを発生するために同
じデータを用いる仁とができる。

本発明のＸＯＲ操作ができることによるもう１つの利点
は、キャラクタ線または陰をつけられたブロックが別の
線または別の図の上に書かれる時に、そのキャラクタを
消去すると他の線または他の図が再び現われることであ
る。たとえば、図面中の何本かの線の上にテキストが重
なシ合うようにして、テキストを図面の上に置くことを
選択できる。

これによる唯一の影響は線がデータを横切る場合にその
データが補われることである。しかし、テキストをどけ
ると元の図が元の形で再び構成される。これは本発明の
犬き々利点である。

データ方向バッファレジスタ１２８は保持レジスタであ
って、レジスタ１３０内の情報を破壊することなしに使
用および再使用可能とする。そのレジスタは、データ方
向シフトレジスタ１３０へＣＰＵＫより１回だけロード
できるが何回も使用できるようにするように、ビット流
モードでの動作のために必要とされる。

ジグザグおよびビット流制御ロジック１２２は８ピツト
レジスタ１２１と、別の８ビツトレジスタを含む。レジ
スタ１２１はデータバッファ１００からＹ長を受け、別
のレジスタはバッファ１００からＹ長を受ける。これら
２つのレジスタの組合わせはジグザグモード動作でカバ
ーすべき最大面積を示す。

いいかえれば、Ｘ方向とＹ方向にどれだけの面積がある
かを示す。ジグザグ動作が始まる時には貯えられている
データの上左隅から動作がスタートする。

レジスタ１２３に含まれている情報は二重の目的を果す
。ジグザグモードではレジスタ１２３はジグザグブロッ
クのＹ長を与えるが、ビット流モードではこのレジスタ
は情報のどれだけのビットを変更すべきかを示す。たと
えば、レジスタ１２３内の１カウントによって情報のた
だ１つのビットが変更され、その後でＣＰＵ２２に動作
が完了したことを知らせる。同様に、８カウントの場合
には８ビツトが変更され、そしてＣＰＵ２２に動作が完
了したことが知らされる。

Ｘ−Ｙアドレスレジスタカウント制御ユニット１２６に
は、ジグザグおよびビット流制御ユニット１２２と８分
円制御レジスタ１２４とから情報がロードされる。ユニ
ット１２２をユニット１２６に結合するバス１２７はジ
グザグモードＸ上昇線と、ジグザグモードＹ下降線と、
ジグザグモードＸ上昇線とを含むＸ上昇線は高レベルに
された時にカウント制御ユニット１２６がＹレジスタを
上方へカウントするように指示し、Ｙ下降線は高レベル
にされた時にＹレジスタを下方へカウントするようにレ
ジスタに指示し、Ｘ上昇線は高レベルにされた時にＸレ
ジスタを上方へカウントするようにレジスタに指示する
。ジグザグモードにはＸ下降はない。

８分円制御レジスタ１２４には、制御デコードユニット
１０４から線１１９を介して受けた制御信号に応じて、
データバス３３を介してデータがロードされる。このレ
ジスタの下６桁のビットは装置がジグザグモードで動作
していガい時に制御する。

すなわち、ｘ−Ｙアドレスレジスタ１１２がどのように
カウントするかを示す。たとえば、レジスタ１１２はＸ
上昇方向、Ｙ下降方向、Ｘ上昇方向、Ｘ下降方向にカウ
ントする。

レジスタ１２４の最上位のビットは線１２５に出力され
、そのビットがセットされた時は、そのピットハユニッ
ト１２２をビット流モードで動作させる。

レジスタ１２４からの別のビット出力はＸ上昇／下１４
　（Ｘ　Ｕ／ｌ）　）ビットで、このビットはセット／
クリヤされた時にレジスタが上昇／下降方向にカウント
することを示す。ビットＸＡ　Ｏがセットされた時は、
そのビットはバス１１１に「０」があればレジスタ１２
４内のＸＵ／ｌ）ビットの状態に応じてＸレジスタを上
昇カウント、または下降カウントさせる。すなわち、ビ
ットＸＡ　ＯはＸＵ／ｌｌによシ示されるようにＸＡ　
Ｏはバス１１１に存在する「０」に対する作用を意味す
る。これとは逆に、ビットＸＡ　１はＸ　Ｕ／′Ｄによ
シ示されるように、バス１１１に存在する「１」に対す
る作用を意味する。両方のビットがセットされると、Ｘ
Ｕ／Ｄの状態に応じてＸレジスタに作用させる指令が常
にある。ＹＵ沖は、ビットＸＡ　ＯとＸＡ　１がＸ　Ｕ
／Ｉ）に対して持っているのと□同じ制御機能を、ピッ
）ＹＡＯとＹＡ　１に対して有する。

この機能の目的はＲＭＥＭ２ａ内の独特のビットをアド
レス可能とすることではな（、ＣＰＵ２２の制御プログ
ラムが、ＲＭＥＭ内のある数のビットを変更することを
望んでおり、かつ特定のアドレスでスタートしてそこか
ら任意の方向へ行くことを望むことを示すことができる
ようにする。これはそれ以上のＸアドレスとＹアドレス
を与えることなしに、任意に接続される図を描くことを
可能とする。従って、Ｘ、Ｙ座標の再ロードには３２個
のデータビットを要するのに対して、上記の方法は１つ
のデータビットを使用するだけであるから、十分な時間
がとられる。このように、８分円制御レジスタ１２４は
データ方向レジスタ１３０に組合わされてＸ　Ｕ／ｆ：
とそれに組合わされるＸ作用とＹりおよびそれに組合わ
されるＹ作用との制御の下に、ｘ−ｙアドレスレジスタ
のカウントを行えるようにし、かつ書込み制御器の制御
の下に上記の作用によって到達した場所でレジスタ１３
２はビットを変更する。

スキップパターン制御ユニット１３８はアドレス入力と
データ入力に応答して信号を発生し、その信号を線１１
５を介してユニット１１Ｂに与える。その信号は指定さ
れたパターンにおけるＲＭＥＭビット変更動作を禁止す
る。動作はＲＭＥＭ２８に書込むべき広範な種類の破線
の発生を簡単にする。機械的な図に破線を使用すること
がそのような用途の１つの応用である。別の応用はプリ
ント回路板の上面図と下面図において一致する２本の線
である。後者が２種類のパターンとして描かれる場合に
は、２本の線の重１）合いは重なり合っていない２本の
線とは区別される。

要約すれば、第５ｂ図に示されているスキップパターン
制御ユニット１３８は８ビツトメモリユニツト１５０を
含む。このユニット１５０はその中に一連の７ビツトカ
ウント値としてパターンを有する。

それらのカウント値は呼出されて、あふれたカウント値
はカウンタ１５２にロードされる。あふれが生ずると、
メモリの８番目のビットが調べられ、そのビットが「１
」の時はパターンを終らせ、レジスタ１５４内のスキッ
プパターンメモリアドレスがＭＣＵ２２によシロードさ
れた値へ戻される。８番目のビットが「０」の時はレジ
スタ１５４は１だけ増加させられ、新たなカウント値が
カウンタ１５２にロードされる。

ユニット１１６への禁止入力（線１１５上の）が、スキ
ップパターンスタートアドレスをレジスタ１５４にロー
ドさせる時に、ＭＣＵ２２にょシ禁止されないようにセ
ットされる。その後で、カウントのあらゆるふれあいに
よって論理ユニット１５６は、「１」に等しい８番目の
ビットが現われるまで、禁止信号フリップフロップ１５
８をオン−オフさせられる。この動作パターンはＭＣＵ
２２が新しいスタートアドレスをセットするまで続けら
れる。

ＲＭＥＭビットの変更のあらゆる企てに対してカラ／り
１５２は１ずつカウント値を増加させられる。

従って、スキップパターンメモリに一連のカウント値を
持たせることによシ（その最後の１つは「１」に等しい
８番目のビットである）、失←れたビットの可変モジュ
ロを有するＲＭＥＭ２Ｂに線を書込むことが可能である
ことがわかる。こ、の動作の結果を第２ｆ図に示されて
いるスキップパターンメモリ値に対して第２ｅ図に示さ
れている。

ＲＭＥＭから図面を消去し、かつ部分的に消去されてい
る重力っている図を持つ問題を解決するために、モジュ
ロ２スキツプ技術を組込むことができる。この技術では
偶数（また社奇数）の蓄積場所だけを占めている一連の
ドツトとして線を書くことができる。もしこれが行われ
ると、その線は、奇数（または偶数）の蓄積場所だけに
書込まれている別の重なり合っている線とは、決してぶ
つから々い。

第５ｂ図に示されているように、ＭＣＵがバス３３を介
してモジュロ２保持レジスタ１６０にロードして、偶数
スキップ（剰余＝０）、奇数スキップ（剰余＝１）を作
り、またはスキップを行なわ々い。線１１３上めＸ、Ｙ
アドレスを用いてマルチプレックスユニット１６２は、
８分円制御レジスタ１２４によシ線１６４に与えられる
Ｘ−Ｙメージャー信号の値に従って、Ｘ軸またはＹ軸を
主軸として選択する。モジュロ２剰余ロジツク１６６は
主軸値を２で割如、レジスタ１６０の出力と比較させる
ためにその剰余を出力する。比較器１６８は、゛剰余が
レジスタ１６０により求められた値となった時に、モジ
ュロ禁止信号を線１６９に与える。このモジュロ禁止信
号はゲート１７０においてスキップパターン禁止信号と
ともに論理和操作される。この手法はモジュロＮ＝３．
４等に容易に拡張できる。

本発明は回路のレイアウトが両面に行われるようか、プ
リント回路板の設計のレイアウトのためにしばしば用い
られる。この特徴は、プリント回路板の両側の線をぶつ
かり合うことなしに単一の表示で示すことを可能にする
点で、特別の応用性を有する。

更に詳しくいえば、プリント回路の上面に偶数の蓄積場
所を割当て、下面に奇数の蓄積場所を割当てることによ
シ、上側と下側との回路線を一致させることができ、各
回路線は他方の回路線に影響を及ばずことなしに独立に
変更また社消去できる。プリント回路板の同じ側のワイ
ヤは交差したシ一致したりすることはガいから、これは
プリント回路板の設計に対する非常に適切な応用である
。

この特徴はモジュロ演算を用いることにより３つまたは
それ以上の側面に対しても一般化できる。

ＲＭＥＭは二次元であシ、かつ本発明は直線の線分で描
かれる棒線面を取シ扱うから（円でさえも直線線分で描
かれる）、Ｘ方向またはＹ方向を、より大きなデルタ距
離を用いることだけで、主軸として選択される。更に詳
しくいえば、線分の端点をＸｏ　、ＹｏおよびＸｌ＋　
Ｖｓとすると、ｌｘｏ　　ｘｔｌ≧１ＹｏＹ＋Ｉであれ
ば主軸はＹ軸である。上記の式が成立し力ければＹ軸が
主軸となる。偶数点または奇数点のスキップが主軸に沿
う値に対して行われる。この動作の結果を第０図に示す
。この図には、スキップのない応用と、偶数スキップの
応用と、奇数スキップの応用とをそれぞれ示す長方形と
線が場所Ａ、Ｂ、Ｃに描かれている。

第６図にはビデオ制御ユニット２６の、種々のの機能は
ＲＭＥＭ２８をアドレスし、それからデータを読出し、
並列データの１６ビツトをと９、それを直列の形に変換
し、それからビデオ混合器１５１を介してＣＲＴｌＢを
駆動することである。ビデオ制御ユニット２６は表示装
置用の基準発振器と同期回路とを含む。第６図の中央部
の発振器およびビデオ同期回路１５５は４０ＭＨｚの発
振器と、いくつかのか−ａｂ直線的なカウンタとを含む
。これらのカウンタは発振器の出力を指定された種々の
水平掃引信号周波数と、垂直掃引信号周波数と、タイミ
ング周波数とに分周する。これらの信号周波数は非飛越
しラスター走査でＣＲＴを動作させるために必要である
。たとえば、ＣＲＴのスクリーンを横切ってひかれる各
線に対して装置は４１６個のビット（画素）を発生せね
ばならず、かつスクリーンの上から下まで３１２本の水
平線がある。この画素数はＲＭＥＭ２８の特定の領域に
おいて１対１の外観を作る。従って、要するに１対１の
ズームモードではＲＭＥＭの走査される領域内のデータ
のあらゆるビットはＣＲＴのスクリーン上に発光させら
れ、または発光させられないドツトに一致する。

ＲＭＥＭから読出されたビットは、ＲＭＥＭ読出し／書
込み制御およびタイミングユニット１５１の制御の下に
バッファレジスタ１５９に入れられる。ユニット１５７
はそれに使用される特定のチップの仕様に従って、ＲＭ
ＥＭの呼出しを制御する。ユニット１５７がデータを受
ける準備ができるたびに、ユニット１５７はバッファレ
ジスタ１５９へ入力させるロード信号を発生する。そし
て、レジスタ１５９がば−ドされて固定された後で、ユ
ニット１５７は先入先出（ＦＩＦＯ）ユニット１６１に
入力させる桁送シ信号を発生する。ＰＩＦＯ１６１は桁
送り信号を受けた時にバッファレジスタ１５９から１６
ピツトを受けて、それらのビットを新たなデータブロッ
クがＦＩＦＯユニット１６１に入力される速さとは独立
に取シ出すことができるように、それらのビットをレジ
スタの出力端へ自動的に伝播させる。実時間では、その
間にスクリーンからデータを取り出し、かつスクリーン
にデータを読込ｔａければ々ら力いよう力独自の時間間
隔があるから、この場合には上記のよう々動作が要求さ
れる。しかし、それと同時に、ｐ！ｐＯユニット１６１
が表示線の間に空に力ら力いように、語をバッファ１５
９へ絶えず再ロードせねばならない。あるひま時間をと
ることをみとめるＦＩＦＯユニットの特性によ）、デー
タの入力と出力の間に衝突が起るどのような可能性もな
くす。。

ビデオドツトクロック発生器１７５はドツトごとでのデ
ータ読出しを制御して、表示される各水平線を発生する
。ビデオドツトクロック発生器１７５は選択されたズー
ムの関数としてＦＩＦＯユニット１８１の出力を実時間
で発生させ、更にドツトデユーティサイクル制御信号を
発生して、その信号を線１６３を介してゲート１７７に
与える。ビデオドツトクロック発生器１７５は同期回路
１５５からバス１５３を介して加えられる信号によって
駆動される。

ビットカウンタ１７９はクロック発生器１７５の出力の に応じてＦＩＦＯユニット１６１かＣ格送り出力を発生
してそれをバッファレジスタ１７３へ入力させる。

１１６５に与えられたビットカウンタ出力は、ズーム制
御ＲＯＭ１８０が垂直方向で行うのと同じ機能を、水平
方向で行う。すなわち、たとえば２倍のズーミングに対
して、水平方向すなわちＸ方向のドツト（メモリ内の）
は２個のドツトに拡大されるから、レジスタ１７３の中
のデータは他のドツト時刻のたびごとにだけ桁送シで出
力させられる。同様に、線１６３に与えられたドツトデ
ユーティサイクル信号は、ズーム制御ＲＯＭ１８０が垂
直方向で行う機能と同じ機能を、水平方向で行う。すな
わち、２倍のズームでドツトデユーティサイクルが５０
係の場合には、ある特定のドツトだけが１つのドラＦ期
間の間に表示を認められる。

カウンタ１７９が零にセットされているとするとコンバ
ータ１８３はその中に含まれている１６ビツトのうちの
最下位のビットをまず出力させる。このことは、ある特
定のフレームが語の境界の上に落ちた時にはオフセット
が々いことを意味する。

しかし、この装置がＲＭＥＭを通ってビデオ表示を　　
□滑らかに走査できなければならないものとすると、そ
の装置は語の境界を横切れる性能を持たなければならず
、それは１番初めの語に関する限シはオフセットを基に
してのみ実行できる。

このことは、ビデオ混合器１５１へ送られるデータが選
択された特定のビットとともにスタートせねば々らず、
そのビットは語における最初のビットでは必ずしもなく
、残シの１６ビツト語も同様に直列に表示せねばならな
いことを実際には意味する。それから次の１６ビツト語
がＰＩＦ０１６１から受けられ、分割がｘ−ｙ分割ロジ
ック１７Ｂで指定されているビットカウントに達するま
でビットは直列に表示される。この動作は各Ｘ分割（１
つまたは２つが許される）と各ビデオ線についてくシ返
えされる。

データ制御ロジック１７７は、ズーム制御ＲＯＭ１８０
からの禁止信号と、ビデオドツトクロック発生器１１５
からのドツトデユーティサイクル信号との制御の下に、
コンバータ１８３の出力をゲート制御スる。ビデオハツ
シングロジック１８５はデータ制御ロジック１７７のデ
ータ出力を、同期回路１５５によ多発生された１０ＭＨ
ｚの信号でゲート制御する。

ズーム制御ＲＯＭ１８０は垂直方向に表示されるデータ
を制御するために用いられ、読出されたデータをスクリ
ーン上の１対１のドツト位置以外の何かに一致させる作
用を有する。たとえば、ＲＯＭ１８０はメモリ内の１個
のドツトをスクリーン上で３個のドツトを表すようにさ
せることができる。

ＲＯＭ１８ＧはｖｌおよびＶ２（Ｄ制御メモリ１７２．
１７４からの情報（制御語２）と、発振器ビデオおよび
同期回路１５５の垂直線カラ／りからの別の入力群と、
Ｖｌ−Ｖ２読出し／書込み制御ユニット１７６によ多発
生される別の入力群と、モジュロ３カウンタ１１１から
の更に別の入力群とを得る。ズーム制御ＲＯＭ１８０に
入るバスは、任意の倍率のズームを指定できるように、
そのアドレスレジスタを設定する。すなわち、ズームＲ
ＯＭ１８０は８ビツトアドレスを入力させる。この８ビ
ツトは、（制御語２からの）ズーム値３ビツトと、ドツ
トデユーティサイクル１ビツト（制御語２からの１００
％または５０係）と、モジュロ３カウンタ１７１からの
２ビツトと、垂直線カウンタの下位の２ビツトとで構成
される。

ＲＯＭ１８Ｇは制御目的のために２つの出力を有する。

そのうちの１つは「禁止データ」と呼ばれ、その機能は
ズーム／ドツトデユーティサイクルの関数として線ごと
にＦＩＦＯデータ出力を禁止することである。たとえば
、デユーティサイクルが５０％の時の２倍のズームは他
の線を全て禁止する。

２倍のズームはメモリ内のドツトが水平方向と垂直方向
とに２個のドツトに拡大されることを意味し、５０％ド
ツトデユーティサイクルはドツトが水平方向と垂直方向
において１つのドツト期間中だけオンであることを意味
するから、「Ｍ正データ」線は他の全ての線へのＦＩＦ
Ｏデータの出力を禁止する。前記した例に対しては、光
示すべきデータが水平方向と垂直方向において２ビット
位置に拡大されているから、Ｙアドレスは全ての線で増
大することは許されず、１本おきの線ごとに増大するこ
とが許される。

しかし、問題の１つは、メモリ内の１個のドツトをスク
リーン上でＸ、Ｙ方向における２ビット位置に対応させ
るものとすると、非常に大きなドツトが得られる結果と
ガる。従って、ズーム制御ロジックはズーム倍率を指定
し、かつ最適なドツトデユーティサイクルを別々に定め
るレジスタを含む。いいかえれば、２つの通常ドツト期
間またはただ１つのドツト期間の間、ドツトをオン状態
にさせるために選択可能な範囲が設けられる。とのやシ
方は２つの期間以上に明らかに拡張できる。

ちょうど１期間だけドツトがオンとがるようにセットさ
れるものとすると、１個のドツトが再生される。たとえ
ば、単一ドツトデユーティサイクルの時に水平直線が２
倍ズームに拡大されたとすると、そのドツトは元の線よ
りも２倍長いドツト列として現われる。しかし、２ドツ
トデユーテイサイクルが選択されるものとすると、より
大きなドツトが合体されて元の線より幅と長さが２倍の
実線として現われる。基本的には、ズーム制御ロジック
のこの機能は実際には、この拡大された情報をどのよう
にして表すのか、といえる。それは基本的には１００％
のデユーティサイクルで発生されるものとして表すべき
か、または他の５０％のデユーティサイクルで発生され
るものとして光すべきなのか、内部構造としては、ズー
ム制御器はそのような機能の実行を可能にさせる多数の
ロジックを含む。

第３表 第３表に示されているように、ｖ１メモリ１７２とｖ２
メモリ１７４のための特定の語群割当を用いることによ
り、ある種の動作を行うことができる。

更に詳しくいえば、Ｘ、Ｙアドレスを指定でき、それら
のアドレスにおいて装置はＲＭＥＭＫおける読出しと、
データの表示を開始する。第１の制御語（アドレスＮ［
Ｌ４）が与えられてデータを逆フィールドで表示させ、
あるいはＲＭＥＭ２８からの情報を消去させ、またはそ
の場所では線の残シがｖ２で指定されるような分割を行
わされ、制御語の下５桁のビットが１６ビツトのＲＭＥ
Ｍ語を何語表示すべきかを指定する。１倍の時にはどの
ような種類のズーム表示も行われず、スクリーンを横切
って４１６個のドツトが表示される。そして、ＲＭＥＭ
語は１６ドツトに一致するから、スクリーンを横切る１
本の線上にＲＭＥＭ語が２６語（２６Ｘ１６＝４１６）
表示される。しかし、２倍ズームを行うと、数１３すな
わち２６を２で割った数が挿入される。

この装置はスクリーン上にカーソルを設けることもでき
る。そのカーソルにはアドレス位置５．６で表示されて
いるようにＸカウントとＹカウントで与えられる。７番
目と８番目のアドレス位置はスクリーンをＸとＹに分割
する。それらの語は、ＸとＹに対する値を、たとえば数
２５６がＸ分割のために与えられ、その時にはスクリー
ンがｖ１メモリの制御の下に２５６ビツト走査されてい
るものとすると、スクリーンからは数ビットの間表示が
消去され、それから制御器がＶ１メモリからｖ２メモリ
へ切り換えて、メモリの全く異なる部分からの情報を、
独立して選択されたズーム倍率と、ドツトデユーティサ
イクルと、正常／逆フィールドと、カーソルと、背景格
子とで線の残シの部分の上に表示させることができるよ
うに、セットさせることができる。各水平帰線が終ると
制御器はｖ１メモリへ戻す。

ｖｌとｖｌの制御メモリは全く同じＸ−Ｙアトレッジフ
グ性能を有し、両者ともにｘ−ｙアドレスレジスタ１８
４を介して動作する。しかし、ｖ２メモリは別のＸ分割
発生能力は持たない。従って、許されているものはｖ１
メモリ内に１組のＸ−Ｙアドレスを持つこと、Ｘ分割を
用意すること、そしてそのＸ分割位置に達した時に出力
をｖ２メモリまでスキップさせることである。このｖ２
メモリはｖ１メモリでのＸ、Ｙのアドレスとは具なる独
自のＸ、Ｙのアドレスを持つ。とのことは、ｖ１メモリ
は表示の１つの部分の走査を制御し、ｖ２メモリは表示
の別の部分の走査を制御することを意味する。そして、
データの表される部分はＲＭＥＭの種々の部分からとる
ことができる。これと同じことがＹ分Ｗｌｌについても
あてはまる。Ｙ方向には３１２本の線があシ、たとえば
アドレス語８のために第４２番目の線が選ばれたとする
と、この線４２の後の期間は表示はスクリーンから消去
され、割込みロジック１８２を介してＹ分割に達したこ
とをＭＣＵ２２に知らせる。そうするとＭＣＵ　２２は
Ｖｌ。

ｖｌのメモリに新しψデータを再ロードさせる。

その新しいデータはＸ分割または前記動作のいずれかを
求めることができ、そうするとスクリーン上での表示が
行なわれるように表って、別のＹ分割まで、あるいは表
示フレームの終り（垂直帰線）まで走査が続けられる。

Ｙの時に別の割込み信号が割込みロジック１８２を介し
てＭＣＵ　２２へ送られる。アドレス９は制御語２であ
る。この語は４つのカーソル延長ビットすなわちＹオフ
セット、Ｙ、。

Ｘオフセット、ＸＩと、ドツト寸法（ＤＢ）制御語と、
ズーム制御語とを含む。ドツト寸法とズームとは１対１
０倍率の表示を与えることもできれば、前記したように
ズームとドツト寸法その他の任意の組合わせを与えるこ
ともできる。従って、他の語においては、ｖｌとｖｌの
制御メモリは、希望の動作の選択と実行を行うことを可
能にするために必要な全ての情報を含む。

Ｘ−Ｙ分割ロジック１７Ｂはｖ１制御メモリ１７２とｖ
２制御メモリ１７４とからの入力と、発振器１５２から
のいくつかのクロック信号と、Ｖ１／Ｖ２読出し／書込
み制御器１１６からのいくつかの読出し／書込み制御信
号とを受ける。このロジック１７８は種々のカウンタを
含み、それらのカラ／りはｖ１制御メモリまたはｖ２制
御メモリからのＶ　１　／Ｖ　２読出し／書込み制御選
択情報によって制６９− 御される。Ｘ−Ｙ分割ロジック１７ＢはＹ分割のための
信号も発生する。この信号は１本の線１８０を介して割
込みロジック１８２に結合される。Ｙ分割の間はＭＣＵ
２２は割込み線によシフラッグ制御でき、かつＭＣＵ２
２はＶ１／Ｖ２制御メモリに再ロードするのに十分すぎ
るほどの時間を有する。

Ｖ　１　／Ｖ　２制御メモリを用いる理由はＸ分割のた
めである。Ｘ分割は非常に高速の応答を要する実時間動
作である。たとえば、Ｘ方向の線上の４１６個のドツト
を走査するのに要する時間は約５０マイクロ秒にすぎ力
い。ＣＰＵはほとんど何事でも行う、のに少なくとも５
マイクロ秒要するからＸ分割のためにＣＰＵからデータ
を直接と９出すことは不可能であることは明白である。

従って、ｖ１／ｖ２制御メモリはＭＣＵ２２をわずられ
せることなしにＸ分割を行う。しかし、Ｙ分割の場合に
はＭＣＵ２２がその機能を実行するのに十分な時間があ
シ、割込みロジック１８２からの割込信号はＭＣＵ２２
がその機能を実行することを許す。割込みロジック１８
２は発振器１５５によ多発生される垂直帰線信号によシ
励振され、垂直帰線期間中は全くの無駄時間の時にＭＣ
Ｕ２２をフラッグ制御する。従って、帰線期間中に画像
全体を変更できるように、ＭＣＵ２２はＶ　１　／Ｖ　
２制御メモリを改装するのめに十分な時間を有する。こ
のように、１フレ一ム期間中および帰線期間中にメモリ
内の１個所または２個所の場所を、メモリ内の全く異な
る１組の場へ完全に切り換えられることを示すことがで
きる。そのような切シ換えが小さ々増分で行われるもの
とすると、その効果はメモリを横切る低速走査の錯覚を
作ること、あるいはメモリを横切る「ボートホール」の
動きである。これは走査モードである。

本発明のいくつかの特徴の中には、背景格子とカーソル
を発生する能力と、背景格子とカーソルとをＣＲＴのス
クリーンに同時に表示できる能力がある。背景格子は格
子信号発生器１９Ｂによ多発生される２つのドツト列と
、ＣＲＴｌＢのスクリーンに大きな格子と小さな格子と
を現わすようなアレイとで構成される。その格子の輝度
は表示される映像の輝度よりも低いが、その映像に対し
て直接の位置関係を持つ。

格子を形成するために、格子信号発生器１９８は大格子
形成パルス列と小格子形成パルス列とを発生する。２つ
のパルス列は発振器１５５に同期させられ、かつビデオ
混合器１５１に与えられて、そこでデータビデオに混合
されてから、ＣＲＴｌＢに与えられて表示される。

カーソル制御ロジック２００はｖ１制御メモリ１７２と
、■２制御メモリ１７４と発振器１５５と、ｖｌ−Ｖ２
読出し／書込み制御器１１６とからの信号に応答してパ
ルスを発生する。それらのパルスは混合器１５１でデー
タビデオと混合されてから、特定のカーソル記号をＣＲ
ＴｌＢのスクリーンに発生させる。カーソルはビデオデ
ータ出力制御器と同期して同様に発生されるから、その
位置は表示されるデータに常に正しく一致する。

本発明は先行技術ではこれまで利用できなかったいくつ
かの表示特徴を提供可能である。以下にそれらについて
説明する。

映像表示の背景の性質は直視型装置や、ランダム書込み
装置にとっては通常は問題では々い。しかし、通常のラ
スター型表示装置では、各水平走査で背景の線を作る。

この背景線を長い閲見ていると眼が疲れることがある。

第２ｃ図に示すように、その理由はスクリーンを掃引す
るビームの強さが一様であるためである。通常のデータ
ドツト期間の一部の間、表示ビームを周期的に消去させ
ることにより、観測者の眼にはるかに好ましいハツシン
グ効果を達成できることが本発明において見出されてい
る。この特徴によって白背景／黒データ表示のためによ
り均一な背景が得られ、スクリーン面にひかれた線をよ
シ目立たせることができる。このハツシングは垂直線と
水平線の両方によシ一様な外観を与える。その理由は、
ハツシングがないと単一幅の垂直線が水平線よシも目立
って細いからで、水平走査線の間スペースが黒く、その
ために各水平線が先行するスペースと後続のスペースと
から余分の幅をと９込むからである。

これに対して垂直線はそのような拡幅作用は受けない。

ドツト期間の全体にわたって背景を白、データドラ）　
（ＲＭＥＭ内では１）を黒で表示する代シに、期間の約
６５係の間は全てのドツトを表示し、残シの３５％を黒
にする（第２ｄ図）。スクリーンに背景だけがある場合
（通常のケース）には、スクリーンはマット表面のよう
に見える。この特徴がないと、線間が分離されている水
平走査線の間のスペースははるかに乱れてくる。

データ補足（Ｄａｔａ　Ｃｏｍｐｌｅｒｎｅｎｔｉｎｇ
（ＸＯＲｉｎｇ））従来の表示装置ではホストコンピュ
ータが画像線シ返し描くサイクルは比較的短いから、ひ
きすぎられた線に対して何らかの特殊処理を施す必要は
なかったが、本発明では画像をホストコンピュータから
繰り返えし描くサイクルはあまシ短くないために、画像
の寿命は比較的長くて、画像を完全に描くことがはるか
に重要となるから、ひかれすぎた線が除去された時に元
の線が再び現われることが必要である。本発明ではＲＭ
ＥＭに１（黒いドツト）またはＯ（ドツト消去）を書込
むことによって、ＲＭＥＭＫある特徴を付加し、または
ＲＭＥＭから特徴を消すことが可能と碌る。しかし、第
７ａ図に示すようにある図の一方の側が別の図の上に重
なっている時には制限が生ずる。共通の側は２回書かれ
るが、そのドツトは依然として値１を有する。しかし、
第７ｂ図に示すように、上側の小さな長方形が消される
と、両方の長方形に共通のビットが全て零にセットされ
て、大きな長方形の辺のうち小さな長方形の辺と共有さ
れていた辺に間隙が生ずる。

本発明では、新たに描かれた図形をオペレータが望む場
所に正しく置くことができるように、その新たに描かれ
た図形を前に描かれた図形に対してスクリーン上を動か
すことができるから、オペレータの手の動きに追従して
書き込みと消去を繰シ返えし行うことによシ新たな図形
の動きを処理できる。しかし不幸なことに、消去（第７
ｂ図）によって前から描かれていた図形からデータビッ
トがとられるから、前から描かれていた図形が見えなく
なることになる。

しかし、書込みと消去の代シに小さな長方形が図形の中
にＸＯＲ操作され（第８ａ図）、新【７いデータにより
占められるＲＭＥＭ内の各ビットは以前の「０」または
「１」の値に基づいて変更される。

そうすると上から重ねられている黒い綜が第８ａ図に示
すように消去される。しかし、小さな長方形を除去する
ためにＸＯＲ操作が２回行われるとすると、元の太き々
長方形は第８ｂ図に示すようにその元の形にされ、大き
い長方形と小さい長方形との共有部分は最初のＸＯＲ操
作で背景の色にされ、２回目のＸＯＲ操作で黒色に戻さ
れる。ＸＯＲのこの性質は数学において「等べき元」と
して知られているものである。しかし、小さガ長方形が
急速に消えたり現われたシしたシ、連続的に動いたシす
ると、その一部が他の部分とは時間的に少しずれて消え
たり現われたりしても、その形をはつきシと見ることが
できる。本発明のこの特徴の別の例を第９図に示す。こ
の例では斜めの直線３００がそれよシ前に描かれている
長方形３０２・に交わっているのが示されている。直線
と長方形のこの交差に対してＸＯＲ操作を行うと、交差
部分が背景にとけ込んでしまうことに注意すべきである
。

背景格子 先に説明したように、ビデオ制御ユニット２６は表示ス
クリーン上に格子を形成するドツトを発生させるために
、ビデオに混合させるパルスを発生させることができる
。これを説明するために、一連のそのようなドツトが描
かれてそのような格子のスクリーン上における効果が示
されている。

小さ碌格子を形成するためにすべての走査線に小さなド
ツトが発生され、小さな格子の５倍の大きさの大きな格
子を形成するために、上記の小さなドツトよりも輝度が
少し高いドツトが走査線５本おきに発生される。図示の
格子間隔は単なる例示であって、任意の格子間隔を採用
できる。図では小さり格子のドツト３０４は背景の輝度
よりも少し低く（背景のハツシングはこの図には示して
いない）、大きな格子のドツト３０６はドツト３０４よ
シ４Ｊ）し暗いレベルで描かれていることに注意された
い。

この格子の目的はスクリーン上にひく線の位置ぎめと測
長の目安とするために、方眼紙を模すためである。この
格子は格子発生器１９８（第６図）によってＲＭＥＭの
図形に同期させられるが、ＲＭＥＭに書込まれない。格
子はスクリーン上にだけ現われる。このよう表格子は図
形自体の一部でなければならないから、現在の所では直
視型表示装置にはこの特徴はない。ランダム書込みりフ
レッシュ管はビームの走行によシ制限されるから、その
ような特徴を有するために必要な余分なビーム走査を通
常は行うことはできない。すなわち、格子を描くために
必要な余分な時間のために画像のリフレッシュ速度が低
下し、そのために望ましくないちらつきが生ずることに
なるからである。また、ラスターリフレッシュ表示装置
にもこのような特徴を持たない。走査変換（非直視屋蓄
積管）表示装置もこの特徴を持たず、その表示装置にこ
の特徴を持たせようとすると、それらの表示装置のメモ
リはアナログ蓄積管であるために、格子をメモリに正し
く協力させることができないという困難に直面する。

ボートホーリング（、Ｐｏｒｔｈｏｌｉｎｇ）従来のグ
ラフィックス装置は表示装置に送ることができるデータ
のどのような単一フレームでも示すことができるが、デ
ータを他の部分へ変更させるたびにホストコンピュータ
が、表示されている画像の一部を消去し、再び描くこと
を必要とする。この操作にはホストコンピュータに加え
られているロードに応じて数秒間またはそれ以上の時間
を要する。しかし、本発明では変更すべき画像のために
、ホストコンピュータから新た力ＸｏｌＹ。

座標対を受けるだけでよい。そうすると、表示装置はＲ
ＭＥＭを横切って最初の位置ＸＯ＋　Ｙ６から第２の位
置Ｘ′ｏＩＹ′ｏ　まで円滑に走査する。この場合ホス
トコンピュータから上記の座標情報を受ける以外例らの
処理指令を受けることはない。メモリの観測される領域
はＣＲＴの１フレ一ム期間（たとえばｌフレーム＝６０
分の１秒）にわずかに１個または２個のドツトの相当す
る距離しか変えられず、それによシ変化が滑らかに連続
して行われるいるという錯覚を与えて、ＲＭＫＭの窓す
なわち「ボートホール」が見えるようにする。これを更
に詳しく説明すれば、ｘ−ｙドツトメモリであるＲＭＥ
Ｍはドツトごとに書込み、消去またはＸＯＲ操作を行っ
て貯えられている画像を表すことができ、表示スクリー
ンはテレビジョン受像機に似たモニタであって、ＲＭＥ
Ｍを走査するテレビカメラに似た動作を実際に行う電子
装置を有する。フレーム゛表示は実際には次のようにし
て行われる。すなわち、ＲＭＥＭ２Ｂのメモリ線Ｙｏを
水平方向に読出してから、次の線まで下降し、帰線によ
り水平の出発位置ＸＯへ戻シ、次の線の読出しを行う。

本発明では、ボートホールの特徴によってＲＭＥＭの全
蓄積領域の高さと幅の一部だけの表示を、任意に選択し
た位置ｘ、　ｌ　ｙ、から始めさせることができる。た
とえば、第１０ａ図に示されている長方形３２０がＲＭ
Ｅ’ＭのＮＸＭ個の蓄積場所の全体の蓄積領域を表し長
方形３２２がスクリーン３２４の上に表示すべき蓄積領
域の一部を表すものとすると、そのような蓄積領域は隅
の座標Ｘｏ　＊　Ｙ６によシ示され、かつｎＸｍ個の蓄
積場所を含む。破線３２６で示されている隣接する位置
を走査するために、ホストコンピュータから要求される
唯一の情報は隅の新たな座標Ｘ’ｏ　、Ｙ’６　（Ｉ　
Ｎ　Ｓ　Ｅ　ＲＴ　）である。

従来のラスター表示装置の典型的カラスターメモリは、
データを貯えるために磁気ディスクすなわち直列シフト
レジスタを用いているから、上記のような特徴はそれら
のラスター表示装置にはおそらく考えられなかった。そ
のようなラスター表示装置に、そのような特徴を持たせ
ることは、タイミングを考慮すると、すなわち、各走査
線の終端にきてから元の位置へ戻る時間が２０マイクロ
秒以下であるから、非常に困難である。直視型蓄積管ま
たはプラズマパネルではＲＭＥＭとスクリーンは定義に
よって同一のものであるから、それらの表示装置におい
てはボートホーリングは可能ではない。ここで説明した
ＮＸＭのプレイは、蓄積場所の実際の物理的なレイアウ
トが長方形マトリックスの形であることを意味するもの
ではなく、データのアドレシング、読出し、表示を行う
やシ方を示すだけのものである。

表示ズーム 磁気ディスクすなわち直列メモリを肴する従来の２スタ
一表示装置では、ボートホーリングを行うのが困難であ
る理由と同じ理由で、ズーム操作を行うことも非常に困
難である。すなわち、そのような直列メモリは同期回転
期間に固定され、増速または減速を行うことができない
からである。

先に説明したように、直視型表示装曾はＲＭＥＭと表示
スクリーンを有するが、その２つは実際には同一のもの
である。従って、この種型式の装置によるズームは不可
能である。しかし、本発明は、たとえば、表示距離にし
て画像を２倍に表示−すなわち２対１のズーミング−す
るのに必要とする走査線とドツトのそれぞれの数の半分
の走査線とドツトでズーミング走査を行う回路を有する
。この結果、全ての距離が２倍に拡大されているから、
はるかに容易な処理操作で表示スクリーン上に画像を描
くことが可能となる。ＲＭＥＭから各データビットを読
出すのに要する時間を変えるかまたは各ドツトを２１回
またはそれ以上繰シ返し読み出し、且つ次の走査線・＼
移る前に各走査線を２回またはそれ以上縁υ返えすこと
によって、走査速度を低下させることができる。本発明
によれば、希望する任童のズーム操作を行うことができ
る。たとえば、本発明の一実施例では、１．５倍、２倍
、３倍および４倍のズームが選択されている。

再び第１０ａ図を参照する。この図では、蓄積領域３２
２は参照数字３２４で示されるようにＣＲＴ　１８のス
クリーン上に１対１の尺度で示され、或は小さな蓄積領
挾３２８は４倍に拡大して表示されている。その他のズ
ーム比を採用できることも明らかである。

分割スクリーン 多くの用途ではＲＭＥＭの種々の場所からのデータを同
時に表示したシ、手近の操作を容易にするように同じ場
所の部分を異なる拡大率で表示することが望ましいこと
がある。本発明は分割スクリーン特徴を用いてそのよう
表向時表示を行うことを可能にするものであって、この
分割スクリーン技術では、ＲＭＥＭ２Ｂの一部がＣＲＴ
ｌＢのスクリーンの一部に拡大して、または拡大しない
で表示でき、ＲＭＥＭ２８の他の部分をスクリーンの他
の部分に表示できる。

たとえば、第１０ａ図において、ブロック３２２で示さ
れているＲＭＥＭ領域の表示３２４は１倍の拡大率で行
われ、隅の小さな部分３３０が、ブロック３２８で示さ
れているＲＭＥＭ２Ｂの小さな領域の２倍ズームでのク
ローズアップを示すために、割当てられる。この種の表
示装置を利用する際には、いくつかの理由から、オペレ
ータは表示されている領域の１つを選択的に走査するこ
とを希望できる。データ領域の１つを走査しても、表示
されている他の領域に何の影響も及ぼさないことに注意
することは重要である。星印で示されているカーツルが
拡大率が１の領域３２４と、２の領域３３０に現われて
おり、それらのカーソルの位置はＲＭＥＭ２Ｂ内の１個
の仮想カーソル位置３３２に一致する。

これらのカーソルによってオペレータは図の中のデータ
を指すことができ、図に対するオペレータの向きを維持
する助けとなる。第１０ａ図に示すような分割技術の応
用は、広い領域３２２内での位置を保ちつつ、図形の細
部を観察するのに極めて有用である。

本発明のパン技術と、分割スクリーン技術とによって、
ＲＭＥＭ２８があたかも完全に独立したデータ図形をい
くつか含んでいるかのようにＲＭＥＭ２８を取扱うこと
ができ、スクリーンの各分割部分を、あたかも別々のカ
メラがそれぞれのデータ画像上にピントが合わされてい
るかのように取シ扱うことができる。たとえば、第１０
ｂ図に示すように、ＲＭＥＭ２Ｂは次のような４つの領
域に分割できる、すなわち、（１）１倍画像コピー３６
０、（２）独立して描かれた１／２倍画像コピー３６１
、（３）　　短いＭＣＵメツセージまたはオペレータあ
ての短いコンピュータメツセイジのための文字数字領域
３６３、（４）画像コピーを消すことなしに表示すべき
長いメツセージを含む完全な文字数字ページ３６２がそ
れである。スクリーン３６８は、１／２倍のコピー３６
１の大部分を位置３６５に：、　１倍コピー３６７の一
部を狭いクローズアップ部３６４に、そして文字数字メ
ツセージ３６３の一部を帯状にしてスクリーンの最下部
に３６６で、それぞれ同時に示す３つの部分に分割され
て−る。

ＭＣＵ２２は第１０ｂ図に示されているような表示を行
うのに要する複雑な「カメラ操作」を行うのに必要な速
度と性能を有する。第１０ｂ図に示すようなレイアウト
は本発明の好適な実施例で実際に利用される。しかし、
たとえば「カメラ」を１倍コピー３６０の頂縁部近くに
パンした時に複雑表問題が生じ、この問題を処理するた
めに、文字数字メツセージ領域３６３が常に「カメラか
ら離れている」ようにするようにＭＣＵがプログラムさ
れる。

このようにするのは、１倍のコピ一部分を横切ってメツ
セージ領域まで行われるパン操作は、スクリーンの下部
３６６で同じメツセージを見ているオペレータを非常に
当惑させるからである。

本発明の一実施例では、パン操作はＣＰＵメモリ８４（
第４図）に含まれている一連のマイクロコードを用いて
行われ、ＣＰＵ７Ｂで実行されるが、加算器、レジスタ
、比較器などを用いる第１１図に示されているような回
路を用いることもできる。

以下の説明では可能なパン操作の一例を示すものとして
第１０ｂ図を参照する。

データはホストコンピュータ１０のような制御ソースか
らＥＸＴ　　ＣＰＵデータバス３２に与えられ、Ｘ’ｏ
　＋　Ｙ　’６保持レジスタ４００に入れられる。動く
速さを制御するデルタサイズレジスタ４０２へもデータ
バス３２からデータが入れられる。データノ（ス３２か
らデータが入れられる分割選択レジスタ４０４はスクリ
ーン寸法メモリ４１４と、ＲＭＥＭ境界メモリ４１６と
、外縁部メモリ４１８とをアドレスする。これらの回路
は分割割込みロジック１８２（第６図）によって表示フ
レームごとに１回作動させられる。通知を受けると、現
在の位置ｘｏ　ｌ　ｙｏが、使用する分割に応じてｖ１
メそり１７２またはｖ２メモリ１７４へ、バス３２を介
して送られる。それと同時に、位置Ｘ６　＊　Ｙ６はデ
ルタ動き比較器４０Ｂへ送られ、そこでＸｏ　＋　Ｙｏ
　＋　Ｘ’ｏ　＋　Ｙ’ｏ　　の値とデルタの寸法とに
応じて決定が行われる。本質的には、その決定は、（１
）分割選択レジスタ４０４により選択されたＲＭＥＭ領
域３６０の境界の外側に”ｏ　＋　Ｙ’０がある場合に
は動きは行われず、（２）　　ｘ’ｏｌ’ｙ’ｏ＝Ｘ６
　＋　Ｙ（１の時に動き往行われず、（３）それ以外の
時にはデルタサイズレジスタ４０２の動きは＋または−
の向きに行われて、ｘ、　、　ｙｏを”ｏ　ｒ　Ｙ’６
に近づける。デルタの寸法は通常はＩ　ＲＭＥＭユニッ
トである。

加算器４１０は４０６からのＸ６　＊　Ｙ６に、デルタ
動き比較器４０８により発生された符号つきのデルタを
加える。その結果は境界比較器および調節器４１２によ
って調節される。この調節はスクリーン寸法メモリ４１
４から供給されるスクリーン３６４の寸法と、ＲＭＥＭ
境界メモリ４１６によシ供給される境界ＲＭＥＭ領域３
６０と、外縁部メモリ４１８からの縁部情報とに基づい
て行われる。本質的には、スクリーン領域３６４により
要求される寸法である長方形３６７は新しφ位置Ｘ’ｏ
　＋　Ｙ’（１へ動かすことができるが、長方形全体は
ＲＭＥＭの副領域３６０の境界内に留まっていなければ
ならない。長方形３６７の任意の辺をＲＭＥＭ領域３６
０の任意の境界に重ねあわせることを許す任意の位置座
標ＸＯ・ｙ、が加算器４１０から与えられると、境界調
節器４１２はそのＸ６　＊　Ｙｏを、長方形３６７をＲ
ＭＥＭ　３６０の内部に完全に入れることを許す最も近
い値に修正する。外縁部メモリ４１８は境界調節器４１
２にＲＭＥＭ　３６０の［外縁部Ｊ　３７０　Ｋついて
知らせる。

「カメラ」は外縁部を通９越して１／２幅（長方形３６
７の高さ）だけ更にパンを行うことができる。

このようにする理由は、外縁を通シすぎる定められてい
ないメモリは常に背景の色だからである。

ＲＭＥＭ副領域３６０は外縁部として左、右および底の
３つの縁部を有するが、領域３６１は外縁部として左と
頂部の２つの縁部しか持たない。調節された新たなｘｏ
　＋　ｙ、は現在のＸ６　＋　Ｙ６位置４０６へ戻され
次のフレーム割込みの時に割込みロジック１８２からＶ
　１　／Ｖ　２メモリ１７２　、１７４へ送られる。

このように、各表示フレームは次の進んだ映像を示し、
画像はＸｏ　＋　Ｙｏから”ｏ　＋　Ｙ’６まで円滑に
動く。

ＲＭＥＭ２Ｂは更に多く分割でき、その分割によって、
（１）　　ホストコンピュータはＲＭｌｉ：Ｍの中にズ
ームの任意の組合わせを描くことができ、それによりハ
ードウェアで可能であるもの以上の広い範囲のズームを
行うことができる。たとえば、第１０ｂ図に示されてい
る配置で１／２倍から４倍（これは１倍から８倍に等し
い）までのズームを行うことができ、（これに対してハ
ードウェアによるズームは１倍から４倍までである）、
（２）文字数字（メツセージ、プロンプト、ＸＹ光表示
状態表示等）とグラフィックスとの多くの組合わせを使
用でき、（３）　ＲＭ　Ｅ　Ｍをいくつか（おそら＜１
２″！たけそれ以上）の領域に分割して、動画からの別
々の静止画を各領域に配置して、それらがあたかも動い
ているように見えるのに十分な速さで領域から領域へＭ
ＣＵの制御の下にそれらの静止画を動かすなどの手法で
、多くのアニメーション技術を使用できる、ことになる
。そのようなアニメーションは機械的なリンク機構の解
析、患者の歩行状態の医学的研究などに有用でおる。新
しいデータフレームを消去し、ホストコ／ピユータ１０
で再び描くことをできるだけ迅速に行うことにょシ、動
きを長く行わせることもできる。

ここまでの説明は白（０）または黒（１）のデータを指
定するために特定のｘ−ｙメモリ場所にＲＭＥＭ２８が
１ビツトだけ与えるという、白／黒表示装置についての
ものであった。しかし、第１２図に一部示されているよ
うに、本発明はＲＭＥＭのＸ−Ｙビット場所にＮビット
を割当てることによって２　色の力２−光表示行うよう
にすることもできる。たとえば、第１２図に示されてい
るように、ＲＭＥＭＫ２枚の同一ノメモリボード５００
　、５０２を用いることができるるこれらのメモリボー
ドは２進データを含む対応するビット場所を有し、それ
らの２進データは２つのＰＩＦ０５０４によって同時に
読出され、２つの並列−直列変換器５０Ｂによって直列
の形に変えられてから、２進デコーダ５０８によシ復号
される。

復号された情報は２Ｎ　＜第１２図では４）色メモリユ
ニット５１０から色信号を出力させるために用いられる
。ユニット５１００色レベル上ＭＣＵ　２２によシ選択
される。その色信号出力は適当な多色表示器の駆動に使
用するために、適当なカラービデオ混合器５１２に与え
られる。たとえば、単一の表示においては、１つの分割
部分に使用するために１組の色がＭＣＵによシ選択され
、他の組の色が他の分割部分に使用するためにＭＣＵに
より選択される。各分割部分における変更は割込みロジ
ック１８２からの信号により同期させられる。たとえば
、赤、緑、青、白（背景）を表示器のグラフィックス部
分（第１０ｂ図の３６４　、３６５　）のために選択す
るものとすると、異なる背景色を含む別の４色の組合わ
せを用いて、文字数字メツセージ３６６を強調させるこ
とができる。また、種々の文字数字メツセージが生ずる
につれて、緊急メツセージや優先度の高いメツセージを
区別するために、ＭＣＵは更に異なる色を指定すること
もできる。この最後の技術は本発明の前記した１ビット
ＲＭＥＭ実施例でも有効である。

前記した実施例とこの実施例との大きな違いの１つは、
ＦＩＦＯ語長が１６ビツトから３２ビツトに長くなった
ことと、ＲＭＥＭビット修正ロジックが１ビツトから２
ビツトにふやされたことである。

例：Ｎ＝２ 色＝Ａ、Ｂ、Ｃ，Ｄ Ｘ−Ｙビット割当（第１ビツト＝メモリボード５０（１
゜第２ビツト＝メモリボード５ｏ４） 色Ａ＝００（たとえば白−背景） 色Ｂ＝０１（たとえば赤） 色Ｃ＝１０（たとえば緑） 色Ｄ＝１１（たとえば青） 第４表は選択された色コードの下に■（ＸＯＲ）の等べ
き元（ＸＯＲ操作を２回行い、元の色へ戻る）を示すも
のである。

第４衣 Ａ■Ｂ＝Ｂ　　　　　Ｂ■Ｂ＝Ａ Ａ■Ｃ＝ＣＣ■Ｃ＝Ａ Ａ■Ｄ＝Ｄ　　　　　Ｄ■Ｄ＝Ａ Ｂ■Ｃ＝Ｄ　　　　　ｐωＢ＝Ｂ Ｂ■Ｄ＝ＣＣ■Ｂ＝Ｂ Ｃ■Ｄ＝Ｂ　　　　　Ｂ■Ｃ＝Ｃ あるいは、本発明は任意の直列データ蓄積装置を用いて
実施するとともできる。この場合の唯一の制限は、ラン
ダムにアクセスできない走査線時間のあらゆる倍数に対
して、その倍数に等しいＲＡＭ走査線蓄積装置がＹ分割
のために必要となる。

たとえば、最悪の場合における直列メモリ中の任意のビ
ットの遅れを２００／７ｇ　　とすると、走査線１本の
走査に要する時間が５０μＳであるから、Ｙ分割を行う
ためにけ４走査線ＲＡＭ蓄積セルが必要とがる。Ｘ分割
も同様に行うものとすると、２つの４走査ｉ１ｉ１ＲＡ
Ｍ蓄積セルを必要とする。

【図面の簡単な説明】

第１図は本発明のコンピュータグラフィックス装置の主
な部品を示すブロック図、第２　ａ　＋　２　ｂ図は第
１図に示す２スターメモリの構成を示す図、第２　ｃ　
＋　２　ｄ図はそれぞれラスター走査線と本発明の背景
ハツシュ走査線を示し、第２　ｅ　＋　２　ｆ図は本発
明のスキップパターンメモリ特徴を示し、第３図は第１
図に示すコンピュータチャンネルアダプタの主な部品を
示すブロック図、第４図は第１図に示すマイクロ制御ユ
ニットの主な部品を示すブロック図、ｉ５ａ図は第１図
に示すラスターメモリ制御ユニットの主な部品を示すブ
ロック図、第５ｂ図は第５ａ図に示すスキップパターン
制御ユニットの主な部品を示すブロック図、第６図は第
１図に示すビデオ制御ユニットの主な部品を示すブロッ
ク図、第７ａ図と第７ｂ図、第８ａ図と第８ｂ図は本発
明のＸＯＲ操作を持ったグラフィックスの変更と、ＸＯ
Ｒ操作を持ったグラフィックスの変更をそれぞれ示し、
第９図は本発明のＸＯＲ操作と偶数／奇数スキップ特徴
を示し、第１０ａ図および第１０ｂ図は本発明に従って
可能であるシスターメモリデータ場所と表示との間の可
能々関係を示し、第１１図は本発明のハードワイヤされ
たパン制御回路の主力部品のブロック図、第１２図はカ
ラービデオ信号を発生するビデオ制御ユニットで使用す
る別の部品を全体的に示すブロック図である。 １６・・・・表示！’［，２２・−・・マイクロ制御ユ
ニツｋ　　２４・・・Φラスターメモリ制御ユニット、
２６・・・・ビデオ制御ユニット、２８・・・・２スタ
ーメモリ、５０・・・・直接メモリ呼出しアドレスレジ
スタ、５２・・・・コンピュータチャンネル制御モジュ
ール、５８．９０゜１１８・・・・三状態データバッフ
ァ、６０・・・・装置デコードモジュール、７６・・・
・ＣＰＵ　。 ８０・・・＠ＣＰＵメモリ読出し／書込みおよびリフレ
ッシュユニット、８４ＩＩＩＩ・・ＣＰＵメモリ、１１
２・・・・アドレスレジスタ、１３８・・・・スキップ
パターン制御ユニツ）、１７０・・・・ズーム制御ＲＯ
Ｍ　。 特許出願人　　エクストラツク・コーポレーション代理
人　山川政樹（ほか１名）

Claims (4)

【特許請求の範囲】
1. （１）ｎ行ｍ列の個別画素よシ成るグラフィックス表示
   を発生する方法であって、 ＮＸＭのプレイに対応する蓄積場所を有するメそり装置
   に１組の画素データを貯える過程と、ｎ／ＺをＮに等し
   いか、Ｎより小さく、ｍ／ＺをＭに等しいか、Ｍより小
   さい値として、ｍ、、’ｚ　Ｘ　ｎ／Ｚプレイに対応す
   る蓄積場所の特定の部分を選択する過程と、 前記部分の各行に含まれているデータをラスク一方式で
   読出し、前記データをラスター信号として供給する過程
   と、 ビデオ表示装置で前記ラスター信号を用いて、前記部分
   に含まれているデータの「ズームされた」表示を発生す
   る過程と、 各蓄積場所からのデータの供給と、繰り返えし読出しを
   禁止する過程と、 を備え、 各蓄積場所内のデータは２（２は整数）回供給され、次
   の行からデータが読出される前に各行からのデータ読出
   しが２回縁シ返えされ、前記表示は前記ＮＸＭのプレイ
   の前記部分内の各蓄積場所に対応するＺＸＺの画素アレ
   イを含み、各蓄積場所からのデータの供給と、繰り返え
   し読出しを禁止する前記過程は、連続する２回のうちの
   １回またはそれ以上の供給に対して各蓄積場所からのデ
   ータの供給を禁止し、かつ、データを含む複数の隣り合
   う蓄積場所のズームされた表示がべぎっしりとつまって
   いる領域としてでなく、離隔されているド４ットのアレ
   イとして表示されるように、各行のデータの繰シ返えし
   読出しのうちの対応する１回の読出しを禁止する過程で
   あることを特徴とするグラフィックス表示方法。
2. （２）映像の各画素を表すデジタルデータがメモリに貯
   えられ、前記デジタルデータのサブセットが前記メモリ
   から読出されて、シスタ一方式でビデオ表示装置へ供給
   され、前記映像の対応する部分の表示を発生する種類の
   コンピュータグラフィックス装置において「ズーム」拡
   大効果を得る方法であって、 ２を希望のトズーム」倍率に等しい整数として、前記ビ
   デオ表示装置の各ラスター走査線のためのデータの読出
   し中に、前記ビデオ装置へ、各基準をｐ（複数）回供給
   し、（ｚ−ｐ）回は基準を供給しない過程と、 各ラスター走査線のためのデータの前記読出しをｑ（多
   数）回くシ返えし、次のラスター走査線のデータの読出
   し前は（Ｚ−ｑ）ラスター走査綜目のための基準を供給
   しない過程とを備え、それによシ、「ズーム」拡大され
   た表示が発生され、その表示においては、前記サブセッ
   ト中の貯えられている各画素基準は、前記サブセット中
   の貯えられている隣接する基準に対応する隣接して表示
   されるプレイから隔てられる隣接する画素のｐ×ｑのア
   レイとして前記ビデオ表示装置上に表示されることを特
   徴とする「ズーム」拡大効果を有するグラフィックス表
   示方法。
3. （３）個別の映像素子を表すデータをそれぞれ貯えるこ
   とができる蓄積場所を有するメモリと、このメモリの、
   少なくともｎＸｍ個の蓄積場所をそれぞれ有する別々の
   交差しないサブアレイに、同じ画像を種々の尺度で表す
   データを貯えるメモリ制御器と、 選択された１つの前記サブアレイ中のｎＸｍ個所の蓄積
   場所のブロックからデータをラスタ一方式で読出し、貯
   えられている画像の少々くとも一部の表示映像をそれか
   ら発生するためのラスター表示発生器と、 この発生器と協働して、前記サブアレイのうちのどの１
   つのサブアレイから前記データが読出されたかを選択し
   、種々のサブアレイを選択することによシ、同じ画像の
   映像を異なる実効「拡大」尺度で表示するズーム拡大制
   御器と、 を備えることを特徴とするコンピュータグラフィックス
   表示装置。
4. （４）　Ｎ　Ｘ　Ｍのメモリのアレイのズームされた部
   分に含まれているデータの拡大された映像をｎｘｍの画
   素アレイ中に表示するためのコンピュータグラフィック
   ス表示装置゛であって、 ８行Ｍ列のデータ蓄積場所を有するデータ蓄積アレイを
   含むラスターメモリと、 ２を整数、ｎ／ＺをＮに等しいか、Ｎより小さい整数、
   １をＭに等しいか、Ｍよシ小さい整数として、前記ラス
   ターメモリ内のＱ／２　Ｘ　ｒｒｖ’Ｚの蓄積場所アレ
   イの元の場所を指定するための元のアドレス信号を与え
   るための手段と、 第１と第２および第３のクロック信号を発生するための
   クロック信号発生器と、 ズーム係数２を有するズーム信号を発生するための手段
   と、 元のアドレス信号と前記第１．第２および第３のクロッ
   ク信号と、前記ズーム信号とに応答して前記ｎ／ＺＸｍ
   ／Ｚのアレイの元の場所においてスタートし、その各行
   におけるＴｒＶＺ個所の蓄積場所からのデータを読出す
   手段と、 読出されたデータからラスター走査信号を発生するため
   のラスター装置と、 前記ラスター走査信号に応答して前記ｎ／Ｚ　Ｘｍ／Ｚ
   のアレイに含まれているデータに対応する映像を表示す
   る表示装置と、 連続する２回の読出し動作のうちの１回またはそれ以上
   の読出し動作のために各蓄積場所からデータを読出すこ
   とを選択的に禁止し、かつデータの各行の対応する繰返
   えし読出しを禁止することによシ、データを含んでいる
   複数の近接している蓄積場所のズームされた表示を、デ
   ータの近接しているビットを目視可能なように分離する
   ために、ぎつし）とつまっている領域としてでは々く、
   隔てられているドツトのアレイとして表示するための手
   段と、 を備え、 前記第１のクロック信号は前記第２のクロック信号の各
   信号パルスごとにｍ個の信号パルスを含み、前記第２の
   クロック信号は前記第３のクロック信号の各信号パルス
   ごとにｎ個の信号パルスを含み１ 各行の各場所に含まれているデータは、次に近接する場
   所に含まれているデータが読出される前に連続して２回
   読出され、次の行からデータが読出される前に各行から
   のデータの読出しが連続して２回繰返されることを特徴
   とするコンピュータグラフィックス表示装置。