JPS6361711B2 - - Google Patents

Description

【発明の詳細な説明】

〔発明の技術分野〕 本発明は全体としてコンピユータグラフイツク
ス装置に関し、更に詳しくいえば図形情報の表示
を行い、ホストコンピユータから表示装置へ生デ
ータが転送された時に、ホストコンピユータの関
与を最小限にして、表示されている情報に対して
種々の操作を加えることを可能にするためのコン
ピユータグラフイツクス表示装置に関する。 コンピユータグラフイツクス情報を表示するた
めにこれまで使用されている種々の表示装置には
次のようなものがある。 〔従来技術〕 ランダム・ストローク・リフレツシユ表示装置
−この種の表示装置においては、直線や弧などと
して図形を描く命令リストは表示メモリ内に保持
され、全体のリストはメモリから読出されて、リ
ストの座標からスクリーンの座標へ超高速ロジツ
クによつて変換される。次に、各直線や弧は直線
座標に沿つて電子ビームを直線偏向させることに
より表示スクリーン上に描かれ、リスト全体は１
秒間に40〜60回の割合で周期的に描かれるのが普
通である。表示されている情報の選択的な消去
と、変更とは画像リストを編集することによつて
行われる。これらの表示装置は変換ハードウエア
を用いることによつてズーム操作や、パン操作を
行うことがしばしば可能である。この技術は実施
に費用がかかりすぎ、描くべき画像の複雑さに制
限があることが大きな欠点で、後者は表示のちら
つきで目視での使用に耐えなくなるまでの画像リ
ストの長さをどれ位にできるかを決める実用上の
制限となる。 直視型蓄積管表示装置−この種の表示装置では
螢光体が被覆された双安定スクリーン上に電子ビ
ームが画像を直接描き、その画像は高電圧消去パ
ルスがスクリーンに加えられて全ての螢光体を非
書込み状態に戻すまでその映像を蓄積する。この
表示装置は非常に複雑な画像を表示でき、良好な
曲線を発生でき、映像のちらつきも問題とならな
い。この表示装置は過去何年間にわたつて低価格
のグラフイツクス装置として好んで使用されてい
る。この種の表示装置の欠点としては、蓄積され
ている映像のビーム操作またはパン操作を行えな
いこと、映像を蓄積している螢光体の選択的消去
を行えないことなどがある。また、螢光体を用い
たこの種の蓄積管は、輝度が低いために映像を良
く観察するためには周囲を暗くする必要があるこ
とと、表示スクリーンの特に中心部と周辺部に劣
化が生ずるために１年に１回または２回交換する
必要があることの２つの欠点もある。蓄積管の交
換は高くつき、３年間の交換費用は表示装置全体
の最初の購入価格の80〜200％にも達することに
なる。 プラズマパネル装置−プラズマパネルは最も普
通には512個×512個のマトリツクスに配列される
超小型のネオンガス放電管より成り、上記のよう
な表示管よりもはるかに明るい画像を表示するも
のである。しかし、このプラズマパネル表示装置
は蓄積されている映像をズーミングしたりパンし
たりすることができない。限定された選択消去が
可能であることを除いて、プラズマパネル表示装
置は、各ネオン管がそのオン／オフ状態を記憶
し、画像の複雑さに対する制限やフリツカが目立
たないという面で、蓄積管表示装置に類似する。
512×512本のラスターでは曲線が多少粗雑になる
が、この種の表示装置を図形表示に用いた際の最
も大きな欠点は、パネル上にカーソル（標識記
号）を設ける手段がないことである。これに対し
て従来の全ての表示装置にはカーソルを設けるこ
とができる。 走査変換メモリ装置−この技術は間接観測蓄積
管を利用するもので、画像は電荷により半導電性
表面上に描かれる。それから充電面上を読取りビ
ームでラスターパターンで掃引し、読取りビーム
の出力がテレビジヨンモニタ装置に与えられる。
この走査変換技術の主な用途はヨーロツパの標準
テレビジヨン信号（走査線が600本以上）を
NTSC方式標準テレビジヨン信号（走査線が525
本）へ変換することであつた。この表示装置は直
視型蓄積管とほとんど同様に動作し、非常に複雑
な画像を表示できる。良好な品質の曲線を発生で
き、種々の度合の灰色を表示できる。 1973年以来少くとも２種類のこの種の装置が導
入されており、両方ともに１秒間に60フイール
ド／30フレームの飛越し走査映像技術を利用して
いる。ズーム操作とパン操作も可能であるが、こ
の走査変換器の実効解像度が約300ドツト・スク
エアであるから、ズーム操作とパン操作の程度は
制限される。上記の解像度では大きなズーミング
を行うには粗すぎる。これと比較して、直視型蓄
積管の解像度はこの種の表示装置の約２〜４倍程
度ある。この表示装置では選択消去を限定的に行
うことができ、映像カーソルを映像に混合させる
ことができるが、カーソルが蓄積表面上に書込ま
れずにビームの集束と、輝度偏向と、糸巻形ひず
み誤差のような多くの変量が互いに加わり合つて
カーソルの位置が狂うから、カーソルの位置には
３〜５％の位置誤差が生ずることになる。ズーム
操作の時にはカーソル位置誤差は更に大きくな
る。「ケルフアクタ（Kell factor）」として知ら
れている効果である水平線のちらつきもこの種の
表示装置に固有のものである。 直列ラスター表示装置−この表示装置は（集積
回路、CCD、磁気バルブ素子その他の技術を用
いる）シフトレジスタや、磁気デイスクまたは磁
気ドラムやその他の回転装置のような回転直列メ
モリから作られる直列デジタルメモリを用いる。
この表示装置で用いられるビデオ制御ユニツトは
構成が比較的簡単であるが、現在市販されている
装置はパン操作、ズーム操作あるいは分割スクリ
ーン操作を行うことはできない。表示される画像
は非常に複雑にできるが、その価格は蓄積管表示
装置よりも少し高い。この表示装置用の代表的な
ドツトマトリツクスは単一の256×256のラスター
で、希望によつては、価格は高くなるが、512×
512のラスターも得られる。この表示装置では排
他的論理和（以下XORという）の性能なしに限
定された選択的消去を行うことができる。価格は
２〜３倍となるがカラー表示も行うことができ
る。カーソルと画像の間に位置誤差がほとんどな
い良好なカーソルを設けることができる。この表
示装置は直列メモリの個々のビツトの呼出しに時
間を要するからビツト書込み速度が低く、解像度
が低いから曲線は非常に粗くなる。この表示装置
では分割スクリーン、ズーム、パン、XORなど
の操作ができない。 ランダムアクセス・ラスター表示装置−この種
の表示装置は全体として直列ラスター表示装置に
類似するが、ラスターを記憶するために磁気コア
メモリ、集積回路メモリのようなランダムアクセ
ス・デジタルメモリを用いる。ランダムアクセス
メモリのコストが低いことを主な理由として、こ
の種の表示装置は現在のところ実用化されてい
る。この種の表示装置の典型的な様式は256×256
ビツトであるが、512×512ビツトやカラー表示も
実現可能である。この種の表示装置の主な利点は
ドツト書込み速度と消去速度が高いことである。
この種の表示装置のその他の性能は直列ラスター
表示装置とほぼ同一であつて、分割スクリーン、
ズーム、パンあるいはXORなどの操作のできる
装置はまだ市販されていない。 以上あげた種類の表示装置に関連する米国特許
には第3396377、3836902、3906480号などがある。 〔発明の概要〕 本発明の目的は分割（スプリツト）スクリーン
−分割映像表示−が可能なグラフイツクス表示装
置を提供するものである。分割スクリーンとはラ
スターメモリの情報の一部をCRTの表示面の一
部に拡大して或は拡大しないで表示すると同時に
CRTの表示面の残部にラスターメモリの他の領
域にある情報を表示する方式をいう。本発明は上
記目的を達成するために、各ビデオ走査線の一部
分（又は複数の走査線群のうちの１つのグループ
であつてすべての走査線ではない）でピクセルメ
モリの一部の領域からデータを読み出して第１の
映像を形成し、一方各走査線の残りの部分（又は
全走査線群の残りのグループ）でデータをラスタ
ーメモリの別の領域から読み出して第２の映像を
形成し、これら異なる複数の映像を同時にCRT
に表示するものである。 以下、本発明を図面に示す実施例を用いて詳細
に説明する。 〔実施例〕 まず第１図を参照する。この図にはプログラム
されたホストコンピユータ１０と、このコンピユ
ータ１０に組合わされるグラフイツクス入力装置
１２と、入力用キーボード１４と、本発明の一実
施例に従つて作られた表示制御装置１６とを含む
コンピユータグラフイツクス装置が示されてい
る。ホストコンピユータ１０と、それに組合わさ
れる入力機器は、１台またはそれ以上の表示制御
装置１６を駆動するために入力制御信号に応答出
来且つこの入力制御信号に対応する信号群を発生
できるものであればどのような周知の機器であつ
てもよい。図示の一実施例においては、表示器は
通常の陰極線管（CRT）装置１８であるが、表
示制御装置１６によつて発生されたラスター出力
に応答できる標準のテレビジヨンモニタを用いる
こともできる。 CRT１８に加えて、表示制御装置１６はコン
ピユータチヤネルアダブタ２０と、マイクロ制御
ユニツト（MCU）２２と、ラスターメモリ
（RMEM）制御ユニツト２４と、ビデオ制御ユニ
ツト（VCU）２６と、ラスターメモリ
（RMEM）２８とを含む。チヤネルアダプタ２０
の機能はホストコンピユータ１０とMCU２２お
よびそれぞれのデータバス３０，３２の間のイン
ターフエースである。ホストコンピユータ１０か
ら受ける情報は表示すべき全てのグラフイツクス
に対して一般に用いられている固定様式である。
チヤンネルアダブタ２０がデータを表示制御装置
１６で使用できるようにするために必要な調整を
行えるように作られているから、ホストコンピユ
ータとしてどのような種類のコンピユータを用い
るかということは問題ではない。 MCU２２はチヤンネルアダブタ２０を介して
ホストコンピユータ１０から情報を取り、その情
報を、それ自体で利用できるか、RMEM制御ユ
ニツト２４とVCU２６へ送ることができる情報
へ変換する。また、MCU２２は機能制御情報を
発生して、それを送り出す機能も果す。この機能
制御情報はRMEM制御ユニツト２４にRMEM２
８への表示情報の書込みを行わせる。更に、
MCU２２はVCU２６へ命令を送つて、VCU２
６にRMEM２８からの情報読出しと、その情報
のCRT１８への送り出しとの開始を行わせる。
VCU２６はビデオスコープの書込みが終りにな
つたことを示し、かつより多くの情報を要求する
ために、MCU２２へ割込み信号を送る機能も有
する。 この実施例では、RMEM２８は2048×2048の
ランダムアクセスメモリ（RAM）で、たとえば
グラフイツクス入力装置１２で描くことができる
ようなグラフイツクドキユメントに含まれている
データに１対１の対応をするデータのビツトを貯
えるようになつている。いいかえれば、RMEM
２８内の各蓄積場所を入力装置１２の特定の場所
に対応させることができる。しかし、後で指摘す
るように、この実施例ではRMEM２８の一部は
文字数字、種々の注釈、命令などのような非図形
情報のためにとつておかれる。また、貯えられて
いる情報の変換、すなわち、移動、ズーム、回転
などの動作をホストコンピユータ１０で行うこと
ができる。第２ａ図（ラスターメモリボート・マ
ツプ対列番号を示す図）および第２ｂ図（ラスタ
ーメモリ・マツプ対ボード番号）に示すように、
RMEM２８は16枚のボードアレイに分割され、
各ボードは512×512のメモリユニツトより成つて
いる。実際には、それらのメモリユニツトは、16
枚のボード上に形成したランダムアクセスメモリ
であり、各ボードは512×512蓄積モジユールとし
て構成され、16枚のモジユールからなる正方形マ
トリツクスとしてアドレスされるように配列され
ている。このような構成によつて、このメモリは
表示すべきグラフイツクス情報のマツプに多少類
似するものと考えることができる。 RMEM制御ユニツト２４の主な機能はRMEM
２８にグラフイツクス情報を書込むことであり、
ビデオ制御ユニツト２６の主な機能はRMEM２
８に貯えられている情報を読出して、その情報を
CRT１８でいくつかのモードのうちの任意のモ
ードで表示させることである。RMEM制御ユニ
ツト２４はある動作を実行させるように指示する
情報を、ある数のデータバイトの形でMCU２２
から受け、それからバス３４に含まれているＸと
Ｙのアドレス線を介してRMEM２８をアドレス
し、RMEM２８内の特定のビツトをアドレスし
て「１」または「０」を書込み、あるいは、
RMEM２８のそのビツト場所に現在貯えられて
いるデータ補数を排他的オア機能によつてとる
（XOR′s）。RMEM制御ユニツト２４からRMEM
２８へのデータの転送はデータバス３６を介して
行われる。RMEM２８のアドレスすべき特定の
ブロツクはバス３８を通じて伝えられるボード選
択によつて示される。 ビデオ制御ユニツト２６は、RMEM２８に含
まれている情報を読出し、選択された形式で表示
する。データは並列に受けられ、CRT１８へ入
力させるために直列の形に変換される。分割およ
びズーム制御情報はマイクロ制御ユニツト２２か
らVCU２６へ送られ、その情報に応じてユニツ
ト２２はRMEM２８内の指定されたデータを選
択し、そのデータをCRT１８へ送つて表示させ
る。前記したように、RMEM２８内のあらゆる
ビツトはCRT１８のスクリーンに表示すべき１
ビツトを通常表すが、RMEM２８に貯えられて
いるあらゆるビツトがCRT１８のスクリーン上
のいくつかのデータ位置を表すように表示を改変
できる。こうすることによつて、貯えられている
情報の拡大すなわちズームを実際に行うことがで
きる。ビデオ制御ユニツト２６は格子信号とカー
ソル信号も発生して、カーソルをスクリーン上の
いくつかに分割されている表示上に位置させるこ
とができるようにする。VCU２６はRMEM制御
ユニツト２４に消去制御信号を与える。 CRT１８はラスター走査非飛越しモードで動
作でき、約９種類のレベルの灰色モードを表示で
きる。しかし、本発明では６種類の灰色レベルだ
けを用いる。すなわち、背景に１つのレベル、格
子に２つのレベル、カーソルの１つのレベル、デ
ータに１つのレベル、分割のマージンに１つのレ
ベルがそれぞれ割当てられる。これらの灰色レベ
ルはCRT１８に加えられる種々のアナログ電圧
によりもちろん制御される。表示スクリーンのド
ツト解像度は水平線に沿つて416ドツトであり、
垂直方向に312本の水平線である。 以下に順次説明する本発明の新規な特徴の中に
は、RMEM２８に含まれているデータのうちか
ら選択した部分を元のグラフイツクス情報と１対
１の尺度で、あるいは任意の拡大率で表示できる
性能と（ここで説明している実施例には含まれて
いないが、縮小表示も可能である）、CRT１８の
スクリーン上の表示にRMEM２８に含まれてい
るデータを順次パンさせて出現させる性能と、元
の情報を損うことなしにグラフイツクス情報に付
加データを重ね合わせることができる性能と、表
示されるデータに尺度が一致する背景格子を同時
に表示できる性能と、変更を行うたびに表示全体
を消して再書込みする必要なしに、表示されてい
るグラフイツクスデータを変更したり、別の表示
を付加できる性能とが含まれる。 本発明の表示装置は、いかなるコンピユータ・
グラフイツクス装置と共に使用できる本質的には
アドオン（add−on）装置であつて、本発明の表
示装置はいかなるグラフイツクス装置で使用され
るデータ様式を取り出して、この様式を一般に使
用される直視型蓄積管上にではなく、CRTのス
クリーンで表示できる特定の様式に変換できるの
である。また、この表示装置は情報を拡大制御す
ることもでき、そのためにたとえばデータをスク
リーン上で水平方向、垂直方向下向きに分割で
き、またはスクリーンの区画に分割できる。本発
明はデータの容易な修正と、グラフイツクスの全
体のレイアウトを横切つて、表示された「窓」を
パンすることを可能とする。また、本発明の表示
装置は窓と等価のものを非常に大きなデータベー
スを中心として動かすことも可能とする。その窓
を新たな位置へ動かすための命令はビデオ制御ユ
ニツト内のアドレスレジスタを進ませ、メモリの
新しい部分を読出させてスクリーン上に表示させ
る。これは大きなステツプで行うことができ、あ
るいは非常に小さなステツプで行うことができ、
それによりデータベース全体にわたつて連続的に
動いて見えるようにしてパン動作を行わせる。 チヤンネルアダブタ２０はホストコンピユータ
１０に対するインターフエースとしての機能と、
MCU２２とRMEM制御ユニツト２４およびビデ
オ制御ユニツト２６に対するバツフアとしての機
能とを果す。ホストコンピユータ１０はデータチ
ヤンネルを通じて情報を２進メツセージの形で送
るが、MCU２２はデータを認識できるようにプ
ログラムされ、選択された分割と適切なズーム倍
率でRMEM２８の選択された領域内のデータを
表示するようにCRT１８をセツトさせることが
できる。次に、データはRMEM制御ユニツト２
４を介してRMEM２８に入力され、ビデオ制御
ユニツト２６、RMEM２８を絶えず読出して、
そのデータの選択部分をCRT１８に表示する。 データがRMEM２８に入れられると、MCU２
２はそのデータに対してそれ以上の働きかけは行
わず、ビデオ制御ユニツト２６が余分の情報を必
要とする時には、CRTの再トレースの間にMCU
２２の動作を中断させて必要な情報を要求する。
それからMCU２２はその情報を処理してVCU２
６を更新させる。VCU２６へのロードに続いて、
MCU２２はRMEM制御ユニツト２４に制御情報
を供給できる。たとえば、ある位置Ｘ−Ｙまで行
つてそこにあるキヤラクタの線をびくことを命令
するデータをホストコンピユータ１０から表示装
置へ入力させるものとすると、その情報は、
MCU２２によつて処理されて、それに対応する
命令がRMEM制御ユニツト２４へ与えられる。
そうするとこのユニツト２４は動作中となつてそ
の機能を行い、その命令が完了されるまで
RMEM２８にデータを入力させる。 後で詳しく説明するように、データは次のよう
な２種類のモードでRMEM２８に入力させるこ
とができる。１つのモードはメモリ内に線をひく
ことであり、もう１つのモードはメモリ内にデー
タのソリツドブロツクをひくことで、このモード
はジグザグ動作モードとして識別される。このジ
グザグモードは文字数字情報を入力させるために
主として用いられる。しかし、このジグザグモー
ドは任意の種類のデータの長方形ブロツクをひく
ために使用することもできる。たとえば、
RMEM制御ユニツトはメモリの領域を、Ｘ方向
にＰビツト、Ｙ方向にＱビツト、ジグザグに制御
するように設定できる。 次に第３図を参照する。この図にはチヤンネル
アダプタ２０の主な動作部品がブロツク図で示さ
れており、それらの部品は直接メモリ呼出し
（DMA）アドレスレジスタ５０と、コンピユー
タチヤンネル制御ユニツト５２と、双方向データ
バツフアおよび制御ユニツト５４と、データバツ
フア５６と、三状態データバツフア５８と、装置
デコードユニツト６０と、バツフア６２とであ
る。前記したように、チヤンネルアダブタ２０は
表示装置に用いられる特定の種類のホストコンピ
ユータに適合するように設計される。DMAアド
レスレジスタ５０はコンピユータDMAアドレス
バス１１を介してホストコンピユータ１０に結合
される。チヤンネル制御ユニツト５２と、双方向
データバツフアおよび制御ユニツト５４とは、コ
ンピユータデータおよびＩ／Ｏ制御バス１３によ
つてホストコンピユータ１０に結合される。外部
CPUアドレスバス３０は装置デコードユニツト
６０を介してチヤンネルアダブタ２０に結合さ
れ、外部CPUデータバス３２はデータバツフア
５６と三状態データバツフア５８を介してチヤン
ネルアダブタ２０に結合される。チヤンネルアダ
ブタ２０はバツフア６２とバス３３とを介して
MCU２２にも結合される。 ユニツト５０，５２，５４はホストコンピユー
タからデータを受けて、そのデータをMCU２２
へ入力させるのに適当な書式に変換する機能と、
MCU２２からのデータをホストコンピユータの
データ書式に変換する機能とを主として実行す
る。DMAアドレスレジスタ５０によつて、本発
明の装置は、ホストコンピユータ１０の動作を妨
げないように、サイクル／スチーリング技術
（cycle／stealing technique）を用いてホストコ
ンピユータ１０とデータのやりとりを行うことが
できる。こうすることによつて、ホストコンピユ
ータが本発明の表示装置と常に結合状態にあるこ
とが防がれる。その結果、ホストコンピユータ１
０は16台までの表示装置を同時かつ容易に取り扱
うことができることになる。 データのやりとりを行うためには、ホストコン
ピユータ１０はそのメモリの特定の場所に情報を
単に置き、表示装置にその場所を知らせるだけで
よい。そうすると、本発明の装置はホストコンピ
ユータのメモリと定期的に交信して、その情報を
更新したり使用したりできる。こうすることによ
つて、ホストコンピユータを本発明の装置に組合
わせて使用すると同時に、他の装置にも組合わせ
てその装置に使用できることになる。従つて、コ
ンピユータチヤンネル制御ユニツト５２は２台の
コンピユータの指令により指揮されるロジツクで
主として構成され、MCU２２からホストコンピ
ユータ１０に結合されているバスを制御するよう
に機能する。このようにすると、ホストコンピユ
ータ１０が他の内部目的のためにバス１３を用い
ている時に、本発明の表示装置がそのバス１３を
使用することが阻止される。また、コンピユータ
チヤンネル制御ユニツト５２はホストコンピユー
タ１０がMCUバスの動作を妨げることを防ぐ。 三状態データバツフア５８は、データを転送し
ない時に送信端または受信端に負荷をかけること
なしに、同じバスによつてデータの送信と受信を
行えるようにする装置である。 装置デコードユニツト６０は、MCU２２があ
る指定された動作を行えるようにするように、チ
ヤンネルアダプタに入れられるデータと、チヤン
ネルアダブタから取出されるデータとを復号する
ために動作するとともに、情報がある特定の装置
へ送られてきたことをその装置に知らせるように
も動作する。また、ユニツト６０は情報を送り出
すことをある特定の装置に知らせるようにも動作
する。 バツフア６２は双方データバツフア５４ととも
に動作して、三状態バツフア５８がホストコンピ
ユータ１０とMCU２２との間でデータを転送さ
せるために作動できるか否かを決定する。双方向
データバツフア５４は入力したデータがコンピユ
ータのチヤンネル制御ユニツト５２のためのもの
であるか否かについても決定し、もしそうであれ
ばそのデータをユニツト５２に直接入れたり、
DAMアドレスレジスタ５０に入れたり、あるい
は双方向データバツフア５４へ入れる。ユニツト
５４は１組の三状態バツフアと、種々の制御ロジ
ツクおよび蓄積レジスタとで構成される。 第４図にはMCU２２の主な部品がブロツク図
で示されている。このユニツト２２は３つのバツ
フア７１，７２，７４を含む。これらのバツフア
は中央処理ユニツト（CPU）７６のレベル変換
器およびアイソレータとして機能するとともに、
CPU７６から外部からひき起された擾乱を分離
させるようにも機能する。ここで説明している実
施例では、CPU７６はインテル（INTEL）8080
マイクロプロセツサで構成されるが、その他の適
当な種類のマイクロプロセツサ、マイクロコンピ
ユータ、ミニコンピユータ、コンピユータや、結
線された論理回路をも使用できる。この時に考慮
すべき事はピクチヤー修正の速度対コンピユータ
の速度である。 状態ラツチ７８は一連の市販されているラツチ
ング装置より成り、CPUデータバスのモニタに
用いられる。CPUメモリ読出し／書込み（Ｒ／
Ｗ）および更新ユニツト８０は、CPUデータバ
スとCPUの状態のモニタと、外部メモリの制御
器をモニタするために用いられるいくつかの集積
回路で構成される。たとえば、CPUがそのメモ
リからある特定の情報バイトをとり出す必要が生
じたとすると、CPUはその情報を双方向データ
バツフア８２およびデータバス３２を介して、読
出し／書込みおよび更新ユニツト８０へ送る。そ
の情報はデータバス３２を介してCPUメモリ８
４にも送られ、そのメモリから希望する情報を読
出させて、その情報をデータバス３２と双方向デ
ータバツフア８２とを介してCPU７６へ送り、
そこで処理される。CPU７６のある特定のサイ
クル期T1（この期間は前記インテル8080マイクロ
コンピユータ・システムマニユアル（1975年１
月）において定められている）の間にCPU７６
がメモリ８４からの情報を必要とする場合には、
その情報はデータ語で出力され、Ｒ／Ｗおよび更
新ユニツト８０はデータバス３２に同時に送り出
されたアドレスを介してメモリ８４へ行く。それ
からユニツト８０はメモリ８４のバイトの１つを
アドレスし、それらのバイトを双方向バス３２と
双方向データバツフア８２を介してCPU７６へ
送る。そうすると、CPU７６はその情報を内部
で処理し、そのサイクル期間中はその動作を続け
る。メモリ８４はダイナミツクRAMであるから
リフレツシユせねばならない。このリフレツシユ
はユニツト８０に含まれているリフレツシユロジ
ツクによつて、リフレツシユアドレスレジスタ８
６の内容を増加させて、メモリアドレスマルチプ
レクサ８８がレジスタ８６の出力を選択するよう
にマルチプレクサ８８を作動させることにより行
われる。レジスタ８６のその出力はメモリ８４を
もう１回サイクルさせる。いいかえれば、要求さ
れたデータのCPU７６へのあらゆるT1入力に続
いて、Ｒ／Ｗおよびフレツシユユニツト８０はメ
モリ８４をリフレツシユさせる。メモリ８４は
CPU７６により常に読出されているが、メモリ
８４はサイクル分割式にリフレツシユユニツト８
０によつてもリフレツシユされる。このリフレツ
シユ動作をどれ位迅速に行うかの仕様は、メモリ
として使用される特定のRAMによつて指示され
る。 メモリアドレスマルチプレクサ８８は外部の
CPUアドレスバスとメモリアドレス線を優先的
に結合するが、メモリ８４を定期的にリフレツシ
ユせねばならないから、メモリ８４への入力端子
からアドレスバスを周期的に切り離し、その代り
にリフレツシユアドレスレジスタ８０をそれに結
合させるために何らかの方法があるに違いない。
このことは線８９に与えられたリフレツシユ信号
に応じてアドレスマルチプレクサ８８が演ずる役
割である。リフレツシユアドレスレジスタ８６は
０から64まで増大するレジスタ列より成り、絶え
ず循環してCPUメモリ８４をリフレツシユする。
三状態アドレスバツフア９０はCPU７６がその
メモリ８４の中の特定の場所をアドレスすること
を可能にするが、CPU７６がアドレスバス３０
を通じて外部信号をロードされることが阻止され
る。 RMEM制御ユニツト２４の主な部品を第５ａ
図にブロツク図で示す。それらの部品はCPUデ
ータバツフア１００と、動作中論理ユニツト１０
２と、装置デコーダ１０４と、バツフア１０６
と、破線１０８で囲まれているサブアセンブリと
である。このサブアセンブリの中にはRMEM制
御レジスタと、読取−修正−書込み制御ロジツク
とが一般に含まれる。また、RMEM制御ユニツ
ト２４には16対１ビツトマルチプレクサ１１０
と、アドレスレジスタ１１２と、リフレツシユア
ドレスレジスタ１１４と、16者択一すなわち16消
去ユニツト１１６と、三状態データバツフア１１
８と、三状態２対１マルチプレクサ１２０も含ま
れる。サブアセンブリ１０８はジグザグおよびビ
ツト流制御論理ユニツト１２２と、８分円制御レ
ジスタ１２４と、Ｘ−Ｙアドレスレジスタ計数制
御ユニツト１２６、データ方向バツフアレジスタ
１２８とデータ方向シフトレジスタ１３０と、書
込み制御レジスタ１３２と、ビツト変更子ROM
１３４とが含まれる。 データバツフア１００はどのユニツトにおける
擾乱も他のユニツトに加えられないように、
CPU７６をRMEM制御ユニツト２４から単に分
離させるだけである。動作中論理ユニツト１０２
はMCU２２からユニツト２４へのデータ送出を
同期させるためにプログラミング機能を実行す
る。動作しているCPUプログラムは、データの
あるビツトまたはある数のビツトを何らかのやり
方で変更することをRMEM制御ユニツト２４に
命令し、そのプログラムがその命令を与える時に
ユニツト２４はそれ自身を分離できることができ
なければならず、その動作が完了するまで中断さ
れない。いいかえれば、命令がひとたび発せられ
ると、動作中フラツグがセツトされて、ユニツト
２４が指定された特定のビツトの変更を終えるま
で、CPU７６がそれ以上命令を出すことを阻止
する。しかし、動作の終了に続いて、動作中フラ
ツグがリセツトされてCPU７６が命令を再び発
することができるようにする。動作中論理ユニツ
ト１０２はCPUに対してRMEM制御ユニツトの
初期手順論理ユニツトとして機能し、RMEM制
御ユニツトが動作中であるか、またはそれ以上の
命令を受けることができるかを示す。 装置の復号ユニツト１０４は１台かそれ以上の
市販のデコーダを含む。それらのデコーダは外部
CPUアドレスバス３０に接続され、それに加え
られた信号を復号し、データバス３２を介してデ
ータを受けるために特定の出力装置を選択する。
たとえば、ユニツト１０４の復号された出力が実
際に「出力装置Ｘ」であるとすると、その出力装
置は動作可能状態にされて、データがデータバス
３０を介して加えられる。いいかえれば、この復
号動作によつて、CPUが全ての必要な制御情報
をRMEM制御ユニツトにロードさせ、かつユニ
ツト２４のそれぞれの制御レジスタまたはアドレ
スレジスタへロードすることが可能にされる。 ここで説明している実施例で用いられる特定の
復号構成を第１表に示す。

【表】

【表】

【表】 Ｘ−Ｙアドレスレジスタからは24ビツトバス１
１３が出力され、８ビツトバスが三状態バツフア
１１８に入る。ビデオ制御ユニツト２６内の同様
な三状態バツフアによつて、RMEM２８と交信
するために同じ線を使用できることになる。２対
１マルチプレクサ１２０は三状態位置で、Ｘ−Ｙ
アドレスレジスタ１１２からそれを駆動する12本
の線を有し、６本の線が更線アドレスレジスタ１
１４からの入力である。バス１４０は両方向へ延
びる約30本の線を含む。そのうちの何本かの線は
RMEM制御ユニツト２４からビデオ制御ユニツ
ト２６へ与えられる制御信号を取り扱い、他の何
本かの線はRMEM制御ユニツトへ戻される
RMEM制御信号を取り扱う。バス１４０は、
RMEM制御ユニツトとビデオ制御ユニツトで共
通に使用されるバス１４２の使用の優先順位を定
める。 バス１４４の７線バスであつて、RMEMのう
ちレジスタ１１２によりアドレスされる部分を選
択する。このレジスタ１１２はRMEM２８内の
16ビツト長語をアドレスする。16対１ビツトマル
チプレクサ１１０はデータ出力ビツトセレクタと
して機能し、16ビツト語のうちの特定のビツトを
変更するために選択可能にする。実行できる変更
の種類は、(1)通常の表示モードでは白い背景上の
黒いドツトとして示される「１」状態をビツトに
とらせることと、(2)ドツトを背景の色にさせる
「消去」（背景が白であれば、ドツトは白いドツト
になるか消去するかである）と、(3)スクリーンが
現在黒いスポツトを有する時はドツトをXORす
ること（黒いスポツトのXOR、論理「１」はそ
のスポツトを白論理「０」にし、これとは逆にス
ポツトが白い時は、そのスポツトはXORされて
白いスポツトは黒くされる）。それらの書込み制
御は第２表に示されているようにしてコード化さ
れるビツト変更子ROM１３４により実行され
る。

【表】

【表】 第２表で「ZZM」として示されている欄は書
込み制御レジスタ１３２の「３」出力端子に生ず
る信号の論理状態を表し、「Ｄ／D7」はシフトレ
ジスタ１３０から線１１１を介してROM１３４
へ入力される信号を表し、「Data In」はマルチ
プレクサ１１０から線１０７に与えられる信号を
表し、「Bit2」と「Bit0」は書込み制御レジスタ
１３２の最下位ビツト位置からの信号入力を表
す。「DaTa Out」欄はROM１３４により線１０
９へ出力される変更されたデータ出力を表す。初
めの16個のコードは非ジグザグモード動作に対応
し、次の16個のコードはジグザグモード動作に対
応する。 通常の書込みモードで動作している時は、
ROM１３４はマルチプレクサ１１０からその線
１０７に与えられたデータをとり、そのコードと
書込み制御レジスタ１３２から受けたコードによ
つて、そのデータ線が１０９にあるデータを変更
するか、そのデータは全く無視するかを決定し、
「１」または「０」を発生し、あるいはデータ入
力を調べて、それとは逆である変更されたデータ
出力を送り出す、すなわち、その変更されたデー
タはXORされる。 ジグザグモードで動作する時は、メモリ内に含
まれているデータの全体のブロツクを変更でき
る。このジグザグモードによつて、その左上隅で
アドレスする必要があるだけであるデータの特定
のブロツクの変更を可能にする。ひとたびアドレ
スされると、ジグザグモード制御用の電子回路
は、ブロツクの左上隅を識別するある特定のＸ−
Ｙ場所でメモリのアドレスをスタートさせ、か
つ、指定されたＹカウントの終りに達するまでＹ
方向にカウントダウンし、それからＸ方向に１だ
けＸカウントを増加させ、指定されたＹカウント
になるまでカウントをＹ方向に増大させ、Ｘカウ
ントを１だけ増大させ、Ｙ方向にカウントダウン
させる等の動作を、ブロツクのＸ長とＹ長が共に
なくなるまでくり返えさせる。ブロツクのＸ長と
Ｙ長がなくなつた時には動作は停止させられる。 たとえば、ジグザグモードブロツクを用いて文
字Ａを小さな寸法、たとえば５×７ビツトで作る
ことができ、または表示スクリーン全体の寸法で
作ることもできる。しかし、文字数字コード化さ
れたROMチツプを用いるものとすると、５×７
マトリツクスは表示スクリーン全体を占めるよう
に拡張することは容易にはできない。 従つて、本発明では文字数字の寸法についての
制限はない。唯一の制限は、貯えられている数字
がたとえば３×３ビツトというように非常に小さ
いものとすると、キヤラクタを適切に描くことが
困難なことである。従つて、スクリーン上に描か
れる文字数字キヤラクタの寸法についてはほぼ完
全な自由が許され、そのためにMCUの制御プロ
グラムがそれらのキヤラクタの発生を割合に容易
にするものである。このモードでは、黒い長方形
を描き、かつてマトリツクスキヤラクタデータに
対してXORの操作を施すことにより、白地に黒
いキヤラクタを発生したり、黒地に白いキヤラク
タを発生するために同じデータを用いることがで
きる。 本発明のXOR操作ができることによるもう１
つの利点は、キヤクタ線はまたは陰をつけられた
ブロツクが別の線または別の図の上に書かれる時
に、そのキヤラクタを消去すると他の線または他
の図が再び現われることである。たとえば、図面
中の何本かの線の上にテキストが重なり合うよう
にして、テキストを図面の上に置くことを選択で
きる。これによる唯一の影響は線がデータを横切
る場合にはそのデータが補わることである。しか
し、テキストをどけると元の図が元の形で再び構
成される。これは本発明の大きな利点である。 データ方向バツフアレジスタ１２８は保持レジ
スタであつて、レジスタ１３０内の情報を破壊す
ることなしに使用および再使用可能とする。その
レジスタは、データ方向シフトレジスタ１３０へ
CPUにより１回だけロードできるが何回も使用
できるようにするように、ビツト流れのモードで
の動作のために必要とされる。 ジグザグおよびビツト流れ制御ロジツク１２２
は８ビツトレジスタ１２１と、別の８ビツトレジ
スタを含む。レジスタ１２１はデータバツフア１
００からＹ長を受け、別のレジスタはバツフア１
００からＸ長を受ける。これらの２つのレジスタ
の組合わせはジグザグモード動作でカバーすべき
最大面積を示す。いいかえれば、Ｘ方向とＹ方向
にどれだけの面積があるかを示す。ジグザグ動作
が始まる時には貯えられているデータの上左隅か
ら動作がスタートする。 レジスタ１２３に含まれている情報は二重の目
的を示す。ジグザグモードではレジスタ１２３は
ジグザグブロツクのＸ長を与えるが、ビツト流れ
モードではこのレジスタは情報のどれだけのビツ
トを変更すべきかを示す。たとえば、レジスタ１
２３内の１カウントによつて情報のだた１つのビ
ツトが変更され、その後でCPU２２に動作が完
了したことを知らせる。同様に、８カウントの場
合には８ビツトが変更され、そしてCPU２２に
動作が完了したことが知らされる。 Ｘ−Ｙアドレスレジスタカウント制御ユニツト
１２６には、ジグザグおよびビツト流れ制御ユニ
ツト１２２と８分円制御レジスタ１２４とから情
報がロードされる。ユニツト１２２をユニツト１
２６に結合するバス１２７はジグザグモードＹ上
昇線と、ジグザグモードＹ下降線と、ジグザグモ
ードＸ上昇線とを含むＹ上昇線は高レベルにされ
た時にカウント制御ユニツト１２６がＹレジスタ
を上方へカウントするように指示し、Ｙ下降線は
高レベルにされた時にＹレジスタを下方へカウン
トするようにレジスタに指示し、Ｘ上昇線は高レ
ベルにされた時にＸレジスタを上方へカウントす
るようにレジスタに指示する。ジグザグモードに
はＸ下降はしない。 ８分円制御レジスタ１２４には、制御デコード
ユニツト１０４から線１１９を介して受けた制御
信号に応じて、データバス３３を介してデータが
ロードされる。このレジスタの下６桁のビツトは
装置がジグザグモードで動作していない時に制御
する。すなわち、Ｘ−Ｙアドレスレジスタ１１２
がどのようにカウントするかを示す。たとえば、
レジスタ１１２はＹ上昇方向、Ｙ下降方向、Ｘ上
昇方向、Ｘ下降方向にカウントする。 レジスタ１２４の最上位のビツト線１２５に出
力され、そのビツトがセツトされた時は、そのビ
ツトはユニツト１２２をビツト流れモードで動作
させる。レジスタ１２４からの別のビツト出力は
Ｘ上昇／下降（XU／Ｄ）ビツトで、このビツト
はセツト／クリヤされた時にレジスタが上昇／下
降方向にカウントすることを示す。ビツトXA0
がセツトされた時は、そのビツトはバス１１１に
「０」があればレジスタ１２４内のXU／Ｄビツ
トの状態に応じてＸレジスタを上昇カウント、ま
たは下降カウントさせる。すなわち、ビツト
XA0はXU／Ｄにより示されるようにXA0はバス
１１１に存在する「０」に対する作用を意味す
る。これとは逆に、ビツトXA1はXU／Ｄにより
示されるように、バス１１１に存在する「１」に
対する作用を意味する。両方のビツトがセツトさ
れると、XU／Ｄの状態に応じてＸレジスタに作
用させる指令が常にある。YU／Ｄは、ビツト
XA0とXA1がXU／Ｄに対して持つているのと同
じ制御機能を、ビツトYA0とYA1に対して有す
る。 この機能の目的はRMEM２８内の独特のビツ
トをアドレス可能とすることではなく、CPU２
２の制御プログラムが、RMEM内のある数のビ
ツトを変更することを望んでおり、かつ特定のア
ドレスでスタートしてそこから任意の方向へ行く
ことを望むことを示すことができるようにする。
これはそれ以上のＸアドレスとＹアドレスを与え
ることなしに、任意に接続される図を描くことを
可能とする。従つて、Ｘ、Ｙ座標の再ロードには
32個のデータビツトを要するのに対して、上記の
方法は１つのデータビツトを使用するだけである
から、十分な時間がとられる。このように、８分
円制御レジスタ１２４はデータ方向レジスタ１３
０に組合わされて、XU／Ｄとそれに組合わされ
るＸ作用とYU／Ｄおよびそれに組合わされるＹ
作用との制御の下に、Ｘ−Ｙアドレスレジスタの
カウントを行えるようにし、かつ書込み制御器の
制御の下に上記の作用によつて到達した場所でレ
ジスタ１３２はビツトを変更する。 スキツプパターン制御ユニツト１３８はアドレ
ス入力とデータ入力に応答して信号を発生し、そ
の信号を線１１５を介してユニツト１１６に与え
る。その信号は指定されたパターンにおける
RMEMビツト変更動作を禁止する。動作は
RMEM２８に書込むべき広範な種類の破線の発
生を簡単にする。機械的な図に破線を使用するこ
とがそのような用途の１つの応用である。別の応
用はプリント回路板の上面図と下面図において一
致する２本の線である。後者が２種類のパターン
として描かれる場合には、２本の線の重なり合い
は重なり合つていない２本の線とは区別される。 要約すれば、第５ｂ図に示されているスキツプ
パターン制御ユニツト１３８は８ビツトメモリユ
ニツト１５０を含む。このユニツト１５０はその
中に一連の７ビツトカウント値としてパターンを
有する。それらのカウント値は呼出されて、あふ
れたカウント値はカウンタ１５２にロードされ
る。あふれが生ずると、メモリの８番目のビツト
が調べられ、そのビツトが「１」の時はパターン
を終らせ、レジスタ１５４内のスキツプパターン
メモリアドレスがMCU２２によりロードされた
値へ戻される。８番目のビツトが「０」の時はレ
ジスタ１５４は１だけ増加させられ、新たなカウ
ント値がカウンタ１５２にロードされる。 ユニツト１１６への禁止入力（線１１５上の）
が、スキツプパターンスタートアドレスをレジス
タ１５４にロードさせる時に、MCU２２により
禁止されないようにセツトされる。その後で、カ
ウントのあらゆるあふれによつて論理ユニツト１
５６は、「１」に等しい８番目のビツトが現われ
るまで、禁止信号フリツプフロツプ１５８をオン
−オフさせられる。この動作パターンはMCU２
２が新しいスタートアドレスをセツトするまで続
けられる。RMEMビツトの変更のあらゆる企て
に対してカウンタ１５２は１ずつカウント値を増
加させられる。 従つて、スキツプパターンメモリに一連のカウ
ント値を持たせることにより（その最後の１つは
「１」に等しい８番目のビツトである）、失われた
ビツトの可変モジユロを有するRMEM２８に線
を書込むことが可能であることがわかる。この動
作の結果を第２ｆ図に示されているスキツプパタ
ーンメモリ値に対して第２ｅ図に示されている。 RMEMから図面を消去し、かつ部分的に消去
されている重なつている図を持つ問題を解決する
ために、モジユロ２スキツプ技術を組込むことが
できる。この技術では偶数（または奇数）の蓄積
場所だけを占めている一連のドツトとして線を書
くことができる。もしこれが行われると、その線
は、奇数（または偶数）の蓄積場所だけに書込ま
れている別の重なり合つている線とは、決してぶ
つからない。 第５ｂ図に示されているように、MCUがバス
３３を介してモジユロ２保持レジスタ１６０にロ
ードして、偶数スキツプ（剰余＝０）、奇数スキ
ツプ（剰余＝１）を作り、またはスキツプを行な
わない。線１１３上のＸ、Ｙアドレスを用いてマ
ルチプレツクスユニツト１６２は、８分円制御レ
ジスタ１２４により線１６４に与えられるＸ−Ｙ
メージヤー信号の値に従つて、Ｘ軸またはＹ軸を
主軸として選択する。モジユロ２剰余ロジツク１
６６は主軸値を２で割り、レジスタ１６０の出力
と比較させるためにその剰余を出力する。比較器
１６８は、剰余がレジスタ１６０により求められ
た値となつた時に、モジユロ禁止信号を線１６９
に与える。このモジユロ禁止信号はゲート１７０
においてスキツプパターン禁止信号とともに論理
和操作される。この手法はモジユロＮ＝３、４等
に容易に拡張できる。 本発明は回路のレイアウトが両面に行われるよ
うな、プリント回路板の設計のレイアウトのため
にしばしば用いられる。この特徴は、プリント回
路板の両側の線のぶつかり合うことなしに単一の
表示で示すことを可能にする点で、特別の応用性
を有する。 更に詳しくいえば、プリント回路の上面に偶数
の蓄積場所を割当て、下面に奇数の蓄積場所を割
当てることにより、上側と下側との回路線を一致
させることができ、各回路線は他方の回路線に影
響を及ぼすことなしに独立に変更または消去でき
る。プリント回路板の同じ側のワイヤは交差した
り一致したりすることはないから、これはプリン
ト回路板の設計に対する非常に適切な応用であ
る。この特徴はモジユロ演算を用いることにより
３つまたはそれ以上の側面に対しても一般化でき
る。 RMEMは二次元であり、かつ本発明は直線の
線分で描かれる棒線画を取り扱うから（円でさえ
も直線線分で描かれる）、Ｘ方向またはＹ方向円、
より大きなデルタ距離を用いることだけで、主軸
として選択される。更に詳しくいえば、線分の端
点をX₀、Y₀およびY₁、Y₁とすると、｜X₀−X₁｜
≧｜Y₀−Y₁｜であれば主軸はＸ軸である。上記
の式が成立しなければＹ軸が主軸となる。偶数点
または奇数点のスキツプが主軸に沿う値に対して
行われる。この動作の結果を第９図に示す。この
図には、スキツプのない応用と、偶数スキツプの
応用と、奇数スキツプの応用とをそれぞれ示す長
方形と線が場所Ａ、Ｂ、Ｃに描かれている。 第６図にはビデオ制御ユニツト２６の、種々の
タイミング制御ブロツクの多くを除いて、主な部
品がブロツクで示されている。ビデオ制御ユニツ
ト２６の機能はRMEM２８をアドレスし、それ
からデータを読出し、並列データの16ビツトをと
り、それを直列の形に変換し、それからビデオ混
合器１５１を介してCRT１８を駆動することで
ある。ビデオ制御ユニツト２６は表示装置用の基
準発振器と同期回路とを含む。第６図の中央部の
発振器およびビデオ同期回路１５５は40MHzの発
振器と、いくつかのかなり直線的なカウンタとを
含む。これらのカウンタは発振器の出力を指定さ
れた種々の水平掃引信号周波数と、垂直掃引信号
周波数と、タイミング周波数とに分周する。これ
らの信号周波数は非飛越しラスター走査でCRT
を動作させるために必要である。たとえば、
CRTのスクリーンを横切つてひかれる各線に対
して装置は416ビツト（画素）を発生せねばなら
ず、かつスクリーンの上から下まで312本の水平
線がある。この画素線はRMEM２８の特定の領
域において１対１の外観を作る。従つて、要する
に１対１のズームモードではRMEMの走査され
る領域内のデータのあらゆるビツトはCRTのス
クリーン上に発光させられ、または発光させられ
ないドツトに一致する。 RMEMから読出されたビツトは、RMEM読出
し／書込み制御およびタイミングユニツト１５７
の制御の下にバツフアレジスタ１５９に入れられ
る。ユニツト１５７はそれに使用される特定のチ
ツプの仕様に従つて、RMEMの呼出しを制御す
る。ユニツト１５７がデータを受ける準備ができ
るたびに、ユニツト１５７はバツフアレジスタ１
５９へ入力させるロード信号を発生する。そし
て、レジスタ１５９がロードされて固定された後
で、ユニツト１５７は先入先出（FIFO）ユニツ
ト１６１に入力させる桁送り信号を発生する。
FIFO１３１は桁送り信号を受けた時にバツフア
レジスタ１５９から16ビツトを受けて、それらの
ビツトを新たなデータブロツクがFIFOユニツト
１６１に入力される速さは独立に取り出すことが
できるように、それらのビツトをレジスタの出力
端へ自動的に伝播させる。実時間では、その間の
スクリーンからデータを取り出し、かつスクリー
ンにデータを読込まなければならないような独自
の時間間隔があるから、この場合には上記のよう
な動作が要求される。しかし、それと同時に、
FIFOユニツト１６１が表示線の間に空にならな
いように、語をバツフア１５９へ絶えず再ロード
せねばならない。あるひま時間をとることをみと
めるFIFOユニツトの特性により、データの入力
と出力の間に衝突が起るどのような可能性もなく
す。 ビデオドツトクロツク発生器１７５はドツトご
とでのデータ読出しを制御して、表示される各水
平線を発生する。ビデオドツトクロツク発生器１
７５は選択されたズームの関数としてFIFOユニ
ツト１６１の出力を時間で発生させ、更にドツト
デユーテイサイクル制御信号を発生して、その信
号を線１６３を介してゲート１７７に与える。ビ
デオドツトクロツク発生器１７５は同期回路１５
５からバス１５３を介して加えられる信号によつ
て駆動される。ビツトカウンタ１７９はクロツク
発生器１７５の出力に応じてFIFOユニツト１６
１からの桁送り出力を発生してそれをバツフアレ
ジスタ１７３へ入力させる。線１６５に与えらた
ビツトカウンタ出力は、ズーム制御ROM１８０
が垂直方向で行うのと同じ機能を、水平方向で行
う。すなわちたとえば２倍のズーミングに対し
て、水平方向すなわちＸ方向のドツト（メモリ内
の）は２個のドツトに拡大されるから、レジスタ
１７３の中のデータは他のドツト時刻のたびごと
にだけ桁送りで出力させられる。同様に、線１６
３に与えられたドツトデユテイーサイクル信号
は、ズーム制御ROM１８０が垂直方向で行う機
能と同じ機能を、水平方向で行う。すなわち、２
倍のズームでドツトデユーテイサイクルが50％の
場合には、ある特定のドツトだけが１つのドツト
期間の間に表示を認められる。 カウンタ１７９が零にセツトされているとする
と、コンバータ１８３はその中に含まれている16
ビツトのうちの最下位のビツトをまず出力させ
る。このことは、ある特定のフレームが語の境界
の上に落ちた時にはオフセツトがないことを意味
する。しかし、この装置がRMEMを通つてビデ
オ表示を滑らかに走査できなければならないもの
とすると、その装置は語の境界を横切れる性能を
持たなければならず、それは１番初めの語に関す
る限りはオフセツトを基にしてのみ実行できる。 このことは、ビデオ混合器１５１へ送られるデ
ータが選択された特定のビツトとともにスタート
せねばならず、そのビツトは語における最初のビ
ツトでは必ずしもなく、残りの16ビツト語も同様
に直列に表示せねばならないことを実際には意味
する。それから次の16ビツト語がFIFO１６１か
ら受けられ、分割がＸ−Ｙ分割ロジツク１７８で
指定されているビツトカウントに達するまでビツ
トは直列に表示される。この動作は各Ｘ分割（１
つまたは２つが許される）と各ビデオ線について
くり発えされる。 データ制御ロジツク１７７は、ズーム制御
ROM１８０からの禁止信号と、ビデオドツトク
ロツク発生器１７５からのドツトデユーテイサイ
クル信号ととの制御の下に、コンバータ１８３の
出力をゲート制御する。ビデオハツシングロジツ
ク１８５はデータ制御ロジツク１７７のデータ出
力を、同期回路１５５により発生された10MHzの
信号でゲート制御する。 ズーム制御ROM１８０は垂直方向に表示され
るデータを制御するために用いられ読出されたデ
ータをスクリーン上の１対１のドツト位置以外の
何かに一致させる作用を有する。たとえばROM
１８０はメモリ内の１個のドツトをスクリーン上
で３個のドツトを表すようにさせることができ
る。ROM１８０はV1およびV2の制御メモリ１
７２，１７４からの情報（制御語２）と、発振器
ビデオおよび同期回路１５５の垂直線カウンタか
らの別の入力群と、V1−V2読出し／書込み制御
ユニツト１７６により発生される別の入力群と、
モジユロ３カウンタ１７１からの更に別の入力群
とを得る。ズーム制御ROM１８０に入るバス
は、任意の倍率をズームを指定できるように、そ
のアドレスレジスタを設定する。すなわち、ビー
ムROM１８０は８ビツトアドレスを入力させ
る。この８ビツトは（制御語２からの）ズーム値
３ビツトと、ドツトデユーテイサイクル１ビツト
（制御語２からの100％または50％）と、モジユロ
３カウンタ１７１からの２ビツトと、垂直線カウ
ンタの下位の２ビツトとで構成される。 ROM１８０は制御目的のために２つの出力を
有する。そのうちの１つは「禁止データ」と呼ば
れ、その機能はズーム／ドツトデユーテイサイク
ルの関数として線ごとにFIFOデータ出力を禁止
することである。たとえば、デユーテイサイクル
が50％の時の２倍のズームは他の線を全て禁止す
る。２倍のズームはメモリ内のドツトが水平方向
と垂直方向とに２個のドツトに拡大されることを
意味し、50％ドツトデユーテイサイクルはドツト
が水平方向と垂直方向において１つのドツト期間
中だけオンであることを意味するから、「禁止デ
ータ」線は他の全ての線へのFIFOデータの出力
を禁止する。前記した例に対しては、表示すべき
データが水平方向と垂直方向において２ビツト位
置に拡大されているから、Ｙアドレスは全ての線
で増大することは許されず、１本おきの線ごとに
増大することが許される。 しかし、問題の１つは、メモリ内の１個のドツ
トをスクリーン上でＸ、Ｙ方向における２ビツト
位置に対応させるものとすると、非常に大きなド
ツトが得られる結果となる。従つて、ズーム制御
ロジツクはズーム倍率を指定し、かつ最適なドツ
トデユーテイサイクルを別々に定めるレジスタを
含む。いいかえれば、２つの通常ドツト期間また
はただ１つのドツト期間の間、ドツトはオン状態
にさせるために選択可能な範囲が設けられる。こ
のやり方は２つの期間以上に明らかに拡張でき
る。ちようど１期間だけドツトがオンとなるよう
にセツトされるものとすると、１個のドツトが再
生される。たとえば、単一ドツトデユーテイサイ
クルの時に水平直線が２倍ズームに拡大されたと
すると、そのドツトは元の線よりも２倍長いドツ
ト列として現われる。しかし、２ドツトデユーテ
イサイクルが選択されるものとすると、より大き
なドツトが合体されて元の線より幅と長さが２倍
の実線として現われる。基本的には、ズーム制御
ロジツクのこの機能は実際には、この拡大された
情報をどのようにして表すのか、といえる。それ
は基本的には100％のデユーテイサイクルで発生
されるものとして表すべきか、または他の50％の
デユーテイサイクルで発生されるものとして表す
べきなのか、内部構造としては、ズーム制御器は
そのような機能の実行を可能にさせる多数のロジ
ツクを含む。

【表】

【表】 第３表に示されているように、V1メモリ１７
２とV2メモリ１７４のための特定の語群割当を
用いることにより、ある種の動作を行うことがで
きる。更に詳しくいえば、Ｘ、Ｙアドレスを指定
でき、それらのアドレスにおいて装置はRMEM
における読出しと、データの表示を開始する。第
１の制御語（アドレスNo.4）が与えられてデー
タを逆フイールドで表示させ、あるいはRMEM
２８からの情報を消去させ、またはその場所では
線の残りがV2で指定されるような分割を行わさ
れ、制御語の下５桁のビツトが16ビツトの
RMEM語を何語表示すべきかを指定する。１倍
の時にはどのような種類のズーム表示も行われ
ず、スクリーンを横切つて416個のドツトが表示
される。そして、RMEM語は16ビツトに一致す
るから、スクリーンを横切る１本の線上に
RMEM語が26語（26×16＝416）表示される。し
かし、２倍ズームを行うと、数13すなわち26を２
で割つた数が挿入される。この装置はスクリーン
上にカーソルを設けることもできる。そのカーソ
ルにはアドレス位置５，６で表示されているよう
にＸカウントとＹカウントで与えられる。７番号
と８番目のアドレス位置はスクリーンをＸ、Ｙに
分割する。それらの語は、ＸとＹに対する値を、
たとえば数256がＸ分割のために与えられ、その
時にはスクリーンがV1メモリの制御の下に256ビ
ツト走査されているものとすると、スクリーンか
らは数ビツトの間表示が消去され、それから制御
器V1メモリからV2メモリへ切り換えて、メモリ
の全く異なる部分からの情報を、独立して選択さ
れるズーム倍率と、ドツトデユーテイサイクル
と、正常／逆フイールドと、カーソと、背景格子
とで線の残りの部分の上に表示させることができ
るように、セツトさせることができる。各水平帰
線が終ると制御器はV1メモリへ戻す。 V1とV2の制御メモリは全く同じＸ−Ｙアドレ
ツシング性能を有し、両者ともにＸ−Ｙアドレス
レジスタ１８４を介して動作する。しかし、V2
メモリは別のＸ分割発生能力は持たない。従つ
て、許されているものはV1メモリ内に１組のＸ
−Ｙアドレスを持つこと、Ｘ分割を用意するこ
と、そしてそのＸ分割位置に達した時に出力を
V2メモリまでスキツプさせることである。この
V2メモリはV1メモリでのＸ、Ｙのアドレスとは
異なる独自のＸ、Ｙのアドレスを持つ。このこと
は、V1メモリは表示の１つの部分の走査を制御
し、V2メモリは表示の別の部分の走査を制御す
ることを意味する。そして、データの表される部
分はRMEMの種々の部分からとることができる。
これと同じことがＹ分割についてもあてまはる。
Ｙ方向には312本の線があり、たとえばアドレス
語８のために第42番目の線が選ばれたとすると、
この線４２の後の期間は表示はスクリーンから消
去され、割込みロジツク１８２を介してＹ分割に
達したことをMCU２２に知らせる。そうすると
MCU２２はV1、V2のメモリに新しいデータを
再ロードさせる。その新しいデータはＸ分割また
は前記動作のいずれかを求めることができ、そう
するとスクリーン上での表示が行われるようにな
つて、別のＹ分割まで、あるいは表示フレームの
終り（垂直帰線）まで走査が続けられる。Ｙの時
に別の割込み信号が割込みロジツク１８２を介し
てMCU２２へ送られる。アドレス９は制御語２
である。この語は４つのカーソル延長ビツトすな
わちＹオフセツト、Y₈、Ｘオフセツト、X₈と、
ドツト寸法（DS）制御語と、ズーム制御語とを
含む。ドツト寸法とズームとは１対１の倍率の表
示を与えることもできれば、前記したようにズー
ムとドツト寸法その他の任意の組合わせを与える
こともできる。従つて、他の語においては、V1
とV2の制御メモリは、希望の動作の選択と実行
を行うことを可能にするために必要な全ての情報
を含む。 Ｘ−Ｙ分割ロジツク１７８はV1制御メモリ１
７２とV2制御メモリ１７４とからの入力と、発
振器１５２からのいくつかのクロツク信号と、
V1／V2読出し／書込み制御器１７６からのいく
つかの読出し／書込み制御信号とを受ける。この
ロジツク１７８は種々のカウンタを含み、それら
のカウンタはV1制御メモリまたはV2制御メモリ
からのV1／V2読出し／書込み制御選択情報によ
つて制御される。Ｘ−Ｙ分割ロジツク１７８はＹ
分割のための信号も発生する。この信号は１本の
線１８０を介して割込みロジツク１８２に結合さ
れる。Ｙ分割の間はMCU２２は割込み線により
フラツグ制御でき、かつMCU２２はV1／V2制
御メモリに再ロードするのに十分すぎるほどの時
間を有する。 V1／V2制御メモリを用いる理由は分割のため
である。Ｘ分割は非常に高速の応答を要する実時
間動作である。たとえば、Ｘ方向の線上の416個
のドツトを走査するのに要する時間は約50マイク
ロ秒にすぎない。CPUはほとんど何事でも行う
のに少くとも５マイクロ秒要するからＸ分割のた
めにCPUからデータを直接とり出すことは不可
能であることは明白である。従つて、V1／V2制
御メモリはMCU２２をわずらわせることなしに
Ｘ分割を行う。しかし、Ｙ分割の場合にはMCU
２２がその機能を実行するのに十分な時間があ
り、割込みロジツク１８２からの割込信号は
MCU２２がその機能を実行することを許す。割
込みロジツク１８２は発振器１５５により発生さ
れる垂直帰線信号により励振され、垂直帰線期間
中は全くの無駄時間の時にMCU２２をフラツグ
御する。従つて、帰線期間中に画像全体を変更で
きるように、MCU２２はV1／V2制御メモリを
改装するのに十分な時間を有する。このように、
１フレーム期間中および帰線期間中にメモリ内の
１個所または２個所の場所を、メモリ内の全く異
なる１組の場へ完全に切り換えられることを示す
ことができる。そのような切り換えが小さな増分
で行われるものとすると、その効果はメモリを横
切る低速走査の錯覚を作ること、あるいはメモリ
を横切る「ポートホール」の動きである。これは
走査モードである。 本発明のいくつかの特徴の中には、背景格子と
カーソルを発生する能力と、背景格子とカーソル
とをCRTのスクリーンに同時に表示できる能力
がある。背景格子は格子信号発生器１９８により
発生される２つのドツト列とと、CRT１８のス
クリーンに大きな格子と小さな格子とを現わすよ
うなアレイとで構成される。その格子の輝度は表
示される映像の輝度よりも低いが、その映像に対
して直接の位置関係を持つ。 格子を形成するために、格子信号発生器１９８
は大格子形成パルス列と水格子形成パルス列とを
発生する。２つのパルス列は発振器１５５に同期
させられ、かつビデオ混合器１５１に与えられ
て、そこでデータビデオに混合されてから、
CRT１８に与えられて表示される。 カーソル制御ロジツク２００はV1制御メモリ
１７２と、V2制御メモリ１７４と、発振器１５
５と、V1−V2読出し／書込み制御器１７６とか
らの信号に応答してパルスを発生する。それらの
パルスは混合器１５１でデータビデオと混合され
てから、特定のカーソル記号をCRT１８のスク
リーンに発生させる。カーソルはビデオデータ出
力制御器と同期して同様に発生されるから、その
位置は表示されるデータに常に正しく一致する。 本発明は先行技術ではこれまで利用できなかつ
たいくつかの表示特徴を提供可能である。以下に
それらについて説明する。 背景ハツシング（Background Hashing） 映像表示の背景の性質は直視型装置や、ランダ
ム書込み装置にとつては通常な問題ではない。し
かし、通常のラスター型表示装置では、各水平走
査で背景の線を作る。この背景線を長い間見てい
ると眼が疲れることがある。第２ｃ図に示すよう
に、その理由はスクリーンを掃引するビームの強
さが一様であるためである。通常のデータドツト
期間の一部の間、表示ビームを周期的に消去させ
ることにより、観測者の眼にはるかに好ましいハ
ツシング効果を達成できることが本発明において
見出されている。この特徴によつて白背景／黒デ
ータ表示のためにより均一な背景が得られ、スク
リーン面にひかれた線をより目立たせることがで
きる。このハツシングは垂直線と水平線の両方に
より一様な外観を与える。その理由は、ハツシン
グがないと単一幅の垂直線が水平線よりも目立つ
て細いからで、水平走査線の間スペースが黒く、
そのために各水平線が先行するスペースと後続の
スペースとから余分の幅をとり込むからである。
これに対して垂直線はそのような拡幅作用を受け
ない。ドツト期間の全体にわたつて背景を白、デ
ータドツト（RMEM内では１）を黒で表示する
代りに、期間の約65％の間は全てのドツトを表示
し、残りの35％を黒にする（第２ｄ図）。スクリ
ーンに背景だけがある場合（通常のケース）に
は、スクリーンはマツト表面のように見える。こ
の特徴がないと、線間が分離されている水平走査
線の間のスペースははるかに乱れてくる。 データ補足（Data Complementing（XORing） 従来の表示装置ではホストコンピユータが画像
繰り返えし描くサイクルは比較的短いから、ひき
すぎられた線に対して何らかの特殊処理を施す必
要はなかつたが、本発明では画像をホストコンピ
ユータから繰り返えし描くサイクルはあまり短く
ないために、画像の寿命は比較的長くて、画像を
完全に描くことがはるかに重要となるから、ひか
れすぎた線が除去された時に元の線が再び現われ
ることが必要である。本発明ではRMEMに１（黒
いドツト）または０（ドツト消去）を書込むこと
によつて、RMEMにある特徴を付加し、または
RMEMから特徴を消すことが可能となる。しか
し、第７ａ図に示すようにある図の一方の側が別
の図の上に重なつている時には制限が生ずる。共
通の側は２回書かれるが、そのドツトは依然とし
て値１を有する。しかし、第７ｂ図に示すよう
に、上側の小さな長方形が消されると、両方の長
方形に共通のビツトが全て零にセツトされて、大
きな長方形の辺のうち小さな長方形の辺と共有さ
れていた辺に間隙が生ずる。 本発明では、新たに描かれた図形をオペレータ
が望む場所に正しく置くことができるように、そ
の新たに描かれた図形を前に描かれた図形に対し
てスクリーン上を動かすことができるから、オペ
レータの手の動きに追従して書き込みと消去を繰
り返えし行うことにより新たな図形の動きを処理
できる。しかし不幸なことに、消去（第７ｂ図）
によつて前から描かれていた図形からデータビツ
トがとられるから、前から描かれていた図形が見
えなくなることになる。 しかしながら、上記のような書込みと消去の手
法を用いる代りに、小さな矩形を図形の中で
XOR操作（第８ａ図）し、この結果新しいデー
タで占められるRMEM内の各ビツトの状態を
XOR操作以前の状態すなわち「０」又は「１」
の値に基いて修正するならば、重なり合う（第７
ａ図）黒い線（図面では点線で示しているが）の
部分を第８ａ図に示すように消去できる。これを
具体的に説明すると、第７ａ図のように大きな矩
形に小さな矩形を重ねる時、重なつた部分（重ね
る前のビツト状態は共に「１」）のXORを取るこ
とにより、この結果その重なつた部分のビツト状
態は「０」（背景色）となり、第８ａ図の複合像
が得られる。 一方、第８ａ図の複合像から前述した小さな矩
形を除去するには、これも亦XOR操作を行う。
この場合のXOR操作は第８ａ図の図形を示すラ
スターメモリの内容と除去しようとする小さな矩
形のピクセル内容の間で行われる。小さな矩形の
ピクセル情報を第８ａ図の図形ピクセル情報で
XOR処理すると、両者の情報のうち同一の２進
値が重りあつた位置でのバイナリーは「０」とな
り、第８ｂ図に示す図形となる。XORのこの性
質は数学において「等べき元」として知られてい
るものである。しかし、小さな長方形が急速に消
えたり現われたりしたり、連続的に動いたりする
と、その一部が他の部分とは時間的に少しずれて
消えたり現われたりしても、その形をはつきりと
見ることができる。本発明のこの特徴の別の例を
第９図に示す。この例では斜めの直線３００がそ
れより前に描かれている長方形３０２に交わつて
いるのが示されている。直線と長方形のこの交差
に対してXOR操作を行うと、交差部分が背景に
とけ込んでしまうことに注意すべきである。 背景格子 先に説明したように、ビデオ制御ユニツト２６
は表示スクリーン上に格子を形成するドツトを発
生させるために、ビデオに混合させるパルスを発
生させることができる。このような格子がスクリ
ーン上で発揮する効果を説明するために、便宜上
第９図に一連のドツトが示してある。小さな格子
を形成するために、一つおきの走査線上に小さな
ドツト群が発生され、一方、小さな格子の５倍の
大きさの大きな格子を形成するために、上記の小
さなドツトよりも輝度が少し高いドツトが走査線
10本おきに発生される。図示の格子間隔は単なる
例示であつて、任意の格子間隔を採用できる。図
では小さな格子のドツト３０４は背景の輝度より
も少し低く（背景のハツシングはこの図には示し
ていない）、大きな格子のドツト３０６はドツト
３０４よりも少し暗いレベルで描かれていること
に注意されたい。 この格子の目的はスクリーン上にひく線の位置
ぎめと測長の目安とするために、方眼紙を模すた
めである。この格子は格子発生器１９８（第６
図）によつてRMEMの図形に同期させられるが、
RMEMに書込まれない。格子はスクリーン上に
だけ現われる。このような格子は図形自体の一部
でなければならないから、現在の所では直視型表
示装置にはこの特徴はない。ランダム書込みリフ
レツシユ管はビームの走行により制限されるか
ら、そのような特徴を有するために必要な余分な
ビーム走査を通常は行うことはできない。すなわ
ち、格子を描くために必要な余分な時間のために
画像のリフレツシユ速度が低下し、そのために望
ましくないちらつきが生ずることになるからであ
る。また、ラスターリフレツシユ表示装置にもこ
のような特徴を持たない。走査変換（非直視型蓄
積管）表示装置もこの特徴を持たず、その表示装
置にこの特徴を持たせようとすると、それらの表
示装置のメモリはアナログ蓄積管であるために、
格子をメモリに正しく協力させることができない
という困難に直面する。 ポートホーリング（Portholing） 従来のグラフイツクス装置は表示装置に送るこ
とができるデータのどのような単一フレームでも
示すことができるが、データの他の部分へ変更さ
せるたびにホストコンピユータが、表示されてい
る画像の一部を消去し、再び描くことを必要とす
る。この操作にはホストコンピユータに加えられ
ているロードに応じて数秒間またはそれ以上の時
間を要する。しかし、本発明では変更すべき画像
のために、ホストコンピユータから新たなX₀、
Y₀座標対を受けるだけでよい。そうすると、表
示装置はRMEMを横切つて最初の位置X₀、Y₀か
ら第２の位置X₀′、Y₀′まで円滑に走査する。この
場合、ホストコンピユータから上記の座標情報を
受ける以外何らの処理指令を受けることはない。
メモリの観測される領域はCRT1フレーム期間
（たとえば１フレーム＝60分の１秒）にわずかに
１個または２個のドツトの相当する距離しか変え
られず、それにより変化が滑らかに連続して行わ
れているという錯覚を与えて、RMEMの窓すな
わち「ポートホール」を与える。「ポートホール」
とは船の船窓を意味する。動いている船内から、
この船窓すなわち「ポートホール」を介して外の
景色を見ていると、この船窓の大きさで決定され
る外景の一部分が円滑に次々と移り変つて行う。
このように、大きな景色の一部分が次々と何らか
の不連続性をもたずに所定の枠内で変化進行する
現象をポートリングと云う。本発明でいう円滑な
パンとは、正に上述したポートホーリングと同意
義である。すなわち大きなRMEM（広い外の全
景）を横切つて、位置X₀、Y₀から位置X₀′、
Y₀′までの間の像がｍ×ｎ（CRTの表示面の大き
さに相当）の大きさの窓（ポートホール）内で滑
らかに変化するのが円滑なパンである。これを更
に詳しく説明すれば、Ｘ−Ｙドツトメモリである
RMEMはドツトごとに書込み、消去またはXOR
操作を行つて貯えられている画像を表すことがで
き、表示スクリーンはテレビジヨン受像機に似た
モニタであつて、RMEMを走査するテレビカメ
ラに似た動作を実際に行う電子装置を有する。フ
レーム表示は実際には次のようにして行われる。
すなわち、RMEM２８のメモリ線Y⁰を水平方向
に読出してから、次の線まで下降し、帰線により
水平の出発位置X₀へ戻り、次の線の読出しを行
う。 本発明では、ポートホールの特徴によつて
RMEMの全蓄積領域の高さと幅の一部だけの表
示を、任意に選択した位置X₀、Y₀から始めさせ
ることができる。たとえば、第１０ａ図に示され
ている長方形３２０がRMEMのＮ×Ｍ個の蓄積
場所の全体の蓄積領域を表し、長方形３２２がス
クリーン３２４の上に表示すべき蓄積領域の一部
を表すものとすると、そのような蓄積領域は隅の
座標X₀、Y₀により示され、かつｎ×ｍの蓄積場
所を含む。破線３２６で示されている隣接する位
置を走査するために、ホストコンピユータから要
求される唯一の情報は隅の新たな座標X′₀、Y′₀
（INSERT）である。 従来のラスター表示装置の典型的なラスターメ
モリは、データを貯えるために磁気デイスクすな
わち直列シフトレジスタを用いているから、上記
のような特徴はそれらのラスター表示装置にはお
そらく考えられなかつた。そのようなラスター表
示装置に、そのような特徴が持たせることは、タ
イミングを考慮すると、すなわち、各走査線の終
端にきてから元の位置へ戻る時間が20マイクロ秒
以下であるから、非常に困難である。直視型蓄積
管またはプラズマパネルではRMEMとスクリー
ンは定義によつて同一のものであるから、それら
の表示装置においてはポートホーリングは可能で
はない。ここで説明したＮ×Ｍのアレイは、蓄積
場所の実際の物理的なレイアウトが長方形マトリ
ツクスの形であることを意味するものではなく、
データのアドレシング、読出し、表示を行うやり
方を示すだけのものである。 表示ズーム 磁気デイスクすなわち直列メモリを有する従来
のラスター表示装置では、ポートホーリングを行
うのが困難である理由と同じ理由で、ズーム操作
を行うことも非常に困難である。すなわち、その
ような直列メモリは同期回転期間に固定され、増
速または減速を行うことができないからである。
先に説明したように、直視型表示装置はRMEM
と表示スクリーンを有するが、その２つは実際に
は同一のものである。従つて、この種型式の装置
によるズームは不可能である。しかし、本発明
は、たとえば、表示距離にして画像を２倍に表示
−すなわち２対１のズーミング−するのに必要と
する走査線とドツトのそれぞれの数の半分の走査
線とドツトでズーミング走査を行う回路を有す
る。この結果、全ての距離が２倍に拡大されてい
るから、はるかに容易な処理操作で表示スクリー
ン上に画像を描くことが可能となる。RMEMか
ら各データビツトを読出すのに要する時間を変え
るかまたは各ドツトを２回またはそれ以上繰り返
し読出し、且つ次の走査線へ移る前に各走査線を
２回またはそれ以上繰り返すことによつて、走査
速度を低下させることができる。本発明によれ
ば、希望する任意のズーム操作を行うことができ
る。たとえば、本発明の一実施例では、1.5倍、
２倍、３倍および４倍のズームが選択されてい
る。 再び第１０ａ図を参照する。この図では、蓄積
領域３２２は参照数字３２４で示されるように
CRT１８のスクリーン上１対１の尺度で示さ
れ、、或は小さな蓄積領域３２８は４倍に拡大し
て表示されている。その他のズーム比を採用でき
ることも明らかである。 分割スクリーン 多くの用途ではRMEMの種々の場所からのデ
ータを同時に表示したり、手近の操作を容易にす
るように同じ場所の部分を異なる拡大率で表示す
ることが望ましいことがある。本発明は分割スク
リーン特徴を用いてそのような同時表示を行うこ
とを可能にするものであつて、この分割スクリー
ン技術では、RMEM２８の一部がCRS１８のス
クリーンの一部に拡大して、または拡大しないで
表示でき、RMEM２８の他の部分をスクリーン
の他の部分に表示できる。 たとえば、第１０ａ図において、ブロツク３２
２で示されているRMEM領域の表示３２４は１
倍の拡大率で行われ、隅の小さな部分３３０が、
ブロツク３２８で示されているRMEM２８の小
さな領域の２倍ズームでのクローズアツプを示す
ために、割当てられる。この種の表示装置を利用
する際には、いくつかの理由から、オペレータは
表示されている領域の１つを選択的に走査するこ
とを希望できる。データ領域の１つを走査して
も、表示されている他の領域に何の影響も及ぼさ
ないことに注意することは重要である。星印で示
されているカーソルが拡大率が１の領域３２４
と、２の領域３３０に現われており、それらのカ
ーソルの位置はRMEM２８内の１個の仮想カー
ソル位置３３２に一致する。これらのカーソルに
よつてオペレータは図の中のデータを指すことが
でき、図に対する向きを維持する助けとなる。第
１０ａ図に示すような分割技術の応用は、広い領
域３２２内での位置を保ちつつ、図形の細部を観
察するのに極めて有用である。 本発明のパン技術と、分割スクリーン技術とに
よつて、RMEM２８があたかも完全に独立した
データ図形をいくつか含んでいるかのように
RMEM２８を取扱うことができ、スクリーンの
各分割部分を、あたかも別々のカメラがそれぞれ
のデータ画像上にピントが合わされているかのよ
うに取り扱うことができる。たとえば、第１０ｂ
図に示すように、RMEM２８は次のような４つ
の領域に分割できる。すなわち、(1)１倍画像コピ
ー３６０、(2)独立して描かれた1/2倍画像コピー
３６１、(3)短いMCUメツセージまたはオペレー
タあての短いコンピユータメツセージのための文
学数字領域３６３、(4)画像コピーを消すことなし
に表示すべき長いメツセージを含む完全な文字数
字ページ３６２がそれである。スクリーン３６８
は、1/2倍のコピー３６１の大部分を位置３６５
に、１倍コピー３６７の一倍を狭いクローズアツ
プ部３６４に、そして文字数字メツセージ３６３
の一部を帯状にしてスクリーンの最下部に３６６
で、それぞれ同時に示す３つの部分に分割されて
いる。 MCU２２は第１０ｂ図に示されているような
表示を行うのに要する複雑な「カメラ操作」を行
うのに必要な速度と性能を有する。第１０ｂ図に
示すようなレイアウトは本発明の好適な実施例で
実際に利用される。しかし、たとえば「カメラ」
を１倍コピー３６０の頂縁部近くにパンした時に
複雑な問題が生じ、この問題を処理するために、
文字数字メツセージ領域３６３が常に「カメラか
ら離れている」ようにするようにMCUがプログ
ラムされる。このようにするのは、１倍のコピー
部分を横切つてメツセージ領域まで行われるパン
操作は、スクリーンの下部３６６で同じメツセー
ジを見ているオペレータを非常に当惑させるから
である。 本発明の一実施例では、パン操作はCPUメモ
リ８４（第４図）に含まれている一連のマイクロ
コードを用いて行われ、CPU７６で実行される
が、加算器、レジスタ、比較器などを用いる第１
１図に示されているような回路を用いることもで
きる。以下の説明では可能なパン操作の一例を示
すものとして第１０ｂ図も参照する。 データはホストコンピユータ１０のような制御
ソースからEXT CPUデータバス３２に与えら
れ、X′₀、Y′₀保持レジスタ４００に入れられる。
動く速さを制御するデルタサイズレジスタ４０２
へもデータバス３２からデータが入れられる。デ
ータバス３２からデータが入れられる分割選択レ
ジスタ４０４はスクリーン寸法メモリ４１４と、
RMEM境界メモリ４１６と、外縁部メモリ４１
８とをアドレスする。これらの回路は分割割込み
ロジツク１８２（第６図）によつて表示フレーム
ごとに１回作動させられる。通知を受けると、現
在の位置X₀、Y₀が、使用する分割に応じてV1メ
モリ１７２またはV2メモリ１７４へ、バス３２
を介して送られる。それと同時に、位置X₀、Y₀
はデルタ動き比較器４０８へ送られ、そこでX₀、
Y₀、X′₀、Y′₀の値とデルタの寸法とに決定が行
われる。本質的には、その決定は、(1)分割選択レ
ジスタ４０４により選択されたRMEM領域３６
０の境界の外側にX′₀、Y′₀がある場合には動きは
行われず、(2)X′₀、Y′₀＝X₀、Y₀の時に動きは行
われず、(3)それ以外の時にはデルタサイズレジス
タ４０２の動きは＋または−の向きに行われて、
X₀、Y₀をX′₀、Y′₀に近づける。デルタの寸法は
通常は1RMEMユニツトである。 加算器４１０は４０６からのX₀、Y₀に、デル
タ動き比較器４０８により発生された符号つきの
デルタを加える。その結果は境界比較器および調
節器４１２によつて調節される。この調節はスク
リーン寸法メモリ４１４から供給されるスクリー
ン３６４の寸法と、RMEM境界メモリ４１６に
より供給される境界RMEM領域３６０と、外縁
部メモリ４１８からの縁部情報とに基づいて行わ
れる。本質的には、スクリーン領域３６４により
要求される寸法である長方形３６７は新しい位置
X′₀、Y′₀へ動かすことができるが、長方形全体は
RMEMの副領域３６０の境界内に留まつていな
ければらない。長方形３６７の任意の辺を
RMEM領域３６０の任意の境界に重ねあわせる
ことを許す任意の位置座標X₀、Y₀が加算器４１
０から与えられると、境界調節器４１２はその
X₀、Y₀を、長方形３６７をRMEM３６０の内部
に完全に入れることを許す最も近い値に修正す
る。外縁部メモリ４１８は境界調節器４１２に
RMEM３６０の「外縁部」３７０について知ら
せる。 「カメラ」は外縁部を通り越して1/2幅（長方
形３６７の高さ）だけ更にパンを行うことができ
る。このようにする理由は、外縁を通りすぎる定
められていないメモリは常に背景の色だからであ
る。RMEM領域３６０は外縁部として左、右お
よび底の３つの縁部を有するが、領域３６１は外
縁部として左と頂部の２つの縁部しか持たない。
調節された新たなX₀、Y₀は現在のX₀、Y₀位置４
０６へ戻され、次のフレーム割込みの時に割込み
ロジツク１８２からV1／V2メモリ１７２，１７
４へ送られる。このように、各表示フレームは次
の進んだ映像を示し、画像はX₀、Y₀からX′₀、
Y′₀まで円滑に動く。 RMEM２８は更に多く分割でき、その分割に
よつてて、(1)ホストコンピユータはRMEMの中
にズームの任意の組合わせを描くことができ、そ
れによりハードウエアで可能であるもの以上の広
い範囲のズームを行うことができる。たとえば、
第１０ｂ図に示されている配置で1/2倍から４倍
（これは１倍から８倍に等しい）までのズームを
行うことができ（これに対してハードウエアによ
るズームは１倍から４倍までである）、(2)文字数
字（メツセージ、プロンプト、XY表示、状態表
示等）とグラフイツクスとの多くの組合わせを使
用でき、(3)RMEMをいくつか（おそらく12また
はそれ以上）の領域に分割して、動画からの別々
の静止画を各領域に配置して、それらがあたかも
動いているように見えるのに十分な速さで領域か
う領域へMCUの制御の下にそれらの静止画を動
かすなどの手法で、多くのアニメーシヨン技術を
使用できる、ことになる。そのようなアニメーシ
ヨンは機械的なリンク機構の解析、患者の歩行状
態の医学的研究などに有用である。新しいデータ
フレームを消去し、ホストコンピユータ１０で再
び描くことをできるだけ迅速に行うことにより、
動きを長く行わせることもできる。 ここまでの説明は白（０）または黒(1)のデータ
を指定するために特定のＸ−Ｙメモリ場所に
RMEM２８が１ビツトだけ与えるという、白／
黒表示装置についてのものであつた。しかし、第
１２図に一部示されているように、本発明は
RMEMのＸ−Ｙビツト場所にＮビツトを割当て
ることによつて2^N色のカラー表示を行うようにす
ることもできる。たとえば、第１２図に示されて
いるように、RMEMに２枚の同一のメモリボー
ド５００，５０２を用いることができる。これら
のメモリボードは２進データを含む対応するビツ
ト場所を有し、それらの２進データは２つの並列
−直列変換器５０６によつて直列の形に変えられ
てから、２進デコーダ５０８により復号される。 復号された情報は2^N（第１２図では４）色メモ
リユニツト５１０から色信号を出力させせるため
に用いられる。ユニツト５１０の色レベルは
MCU２２により選択される。その色信号出力は
適当な多色表示器の駆動に使用するために、適当
なカラービデオ混合器５１２に与えられる。たと
えば、単一の表示においては、１つの分割部分に
使用するために１組の色がMCUにより選択され、
他の組の色が他の分割部分に使用するために
MCUにより選択される。各分割部分における変
更は割込みロジツク１８２からの信号により同期
させられる。たとえば、赤、緑、青、白（背景）
を表示器のグラフイツクス部分（第１０ｂ図の３
６４，３６５）のために選択するものとすると、
異なる背景色を含む別の４色の組合わせを用い
て、文字数字メツセージ３６６を強調させること
ができる。また、種々の文字数字メツセージが生
ずるにつれて、緊急メツセージや優先度の高いメ
ツセージを区別するために、MCUは更に異なる
色を指定することもできる。この最後の技術は本
発明の前記した１ビツトRMEM実施例でも有効
である。 前記した実施例とこの実施例との大きな違いの
１つは、FIFO語長が16ビツトから32ビツトに長
くなつたことと、RMEMビツト修正ロジツクが
１ビツトから２ビツトにふやされたことである。 例 Ｎ＝２ 色＝Ａ、Ｂ、Ｃ、Ｄ Ｘ−Ｙビツト割当（第１ビツト＝メモリボード５
００、第２ビツト＝メモリボード５０４） 色Ａ＝00（たとえば白−背景） 色Ｂ＝01（たとえば赤） 色Ｃ＝10（たとえば緑） 色Ｄ＝11（たとえば青） 第４表は選択された色コードの下に（XOR）
の等べき元（XOR操作を２回行い、元の色へ戻
る）を示すものである。 第４表 ＡＢ＝Ｂ ＢＢ＝Ａ ＡＣ＝Ｃ Ｃ＝Ａ ＡＤ＝Ｄ ＤＤ＝Ａ ＢＣ＝Ｄ ＤＢ＝Ｂ ＢＤ＝Ｃ ＣＢ＝Ｂ ＣＤ＝Ｂ ＢＣ＝Ｃ あるいは、本発明は任意の直列データ蓄積装置
を用いて実施することもできる。この場合の唯一
の制限は、ランダムにアクセスできない走査線時
間のあらゆる倍数に対して、その倍数に等しい
RAM走査線蓄積装置がＹ分割のために必要とな
る。たとえば、最悪の場合における直列メモリ中
の任意のビツトの遅れを200μsとすると、走査線
１本の走査に要する時間が50μsであるから、Ｙ分
割を行うためには４走査線RAM蓄積セルが必要
となる。Ｘ分割も同様に行うものとすると、２つ
の４走査線RAM蓄積を必要とする。

【図面の簡単な説明】

第１図は本発明のコンピユータグラフイツクス
装置の主な部品を示すブロツク図、第２ａ，２ｂ
図は第１図に示すラスターメモリの構成を示す
図、第２ｃ，２ｄ図はそれぞれラスター走査線と
本発明の背景ハツシユ走査線を示し、第２ｅ，２
ｆ図は本発明のスキツプパターンメモリ特徴を示
し、第３図は第１図に示すコンピユータチヤンネ
ルアダプタの主な部品を示すブロツク図、第４図
は第１図に示すマイクロ制御ユニツトの主な部品
を示すブロツク図、第５ａ図は第１図に示すラス
ターメモリ制御ユニツトの主な部品を示すブロツ
ク図、第５ｂ図は第５ａ図に示すスキツプパター
ン制御ユニツトの主な部品を示すブロツク図、第
６図は第１図に示すビデオ制御ユニツトの主な部
品を示すブロツク図、第７ａ図と第７ｂ図、第８
ａ図と第８ｂ図は本発明のXOR操作を持つたグ
ラフイツクスの変更と、XOR操作を持つたグラ
フイツクスの変更をそれぞれ示し、第９図は本発
明のXOR操作と偶数／奇数スキツプ特徴を示し、
第１０ａ図および第１０ｂ図は本発明に従つて可
能であるラスターメモリデータ場所と表示との間
の可能な関係を示し、第１１図は本発明のハード
ワイヤされたパン制御回路の主な部品のブロツク
図、第１２図はカラービデオ信号を発生するビデ
オ制御ユニツトで使用する別の部品を全体的に示
すブロツク図である。 １６……表示装置、２２……マイクロ制御ユニ
ツト、２４……ラスターメモリ制御ユニツト、２
６……ビデオ制御ユニツト、２８……ラスターメ
モリ、５０……直接メモリ呼出しアドレスレジス
タ、５２……コンピユータチヤンネル制御モジユ
ール、５８，９０，１１８……三状態データバツ
フア、６０……装置デコードモジユール、７６…
…CPU、８０……CPUメモリ読出し／書込みお
よびリフレツシユユニツト、８４……CPUメモ
リ、１１２……アドレスレジスタ、１３８……ス
キツプパターン制御ユニツト、１７０……ズーム
制御ROM。

Claims (1)

1. 【特許請求の範囲】 １ ホストコンピユータに組合わせて用いて、そ
   のホストコンピユータに含まれているグラフイツ
   クス情報の視覚的表示を行うコンピユータグラフ
   イツクス表示装置であつて、 データバスと、 アドレスバスと、 与えられたビデオ信号入力に対応する可視映像
   を発生するための表示装置と、 グラフイツクスデータのビツトを含む情報をホ
   ストコンピユータと前記データバスおよび前記ア
   ドレスバスとの間でやりとりさせるためのインタ
   ーフエースを構成するチヤンネルアダプタと、 前記データバスと前記アドレスバスに交信する
   ように結合されて第１と第２の制御信号を発生す
   るマイクロ制御ユニツトと、 前記表示装置によつて表示されるグラフイツク
   ス映像の画素に対応するグラフイツクスデータの
   ビツトをそれぞれ貯えることができるＮ行Ｍ列の
   蓄積場所のアレイを含むラスターメモリと、 前記アドレスバスと、前記データバスと、前記
   ラスターメモリと、前記マイクロ制御ユニツトと
   に交信できるようにして結合され、前記第１の制
   御信号に応答して、ホストコンピユータからのグ
   ラフイツクスデータを前記ラスターメモリに貯え
   させるラスターメモリ制御ユニツトと、 前記アドレスバスと、前記データバスと、前記
   ラスターメモリと、前記表示装置と、前記マイク
   ロ制御ユニツトとに交信できるようにして結合さ
   れ、前記第２の制御信号に応答し、前記蓄積場所
   の選択されたｎ行ｍ列（ｎはＮより小の整数、ｍ
   はＭより小の整数）のブロツクに貯えられている
   データをラスター状に読出すとともに、そのデー
   タを用いて前記表示装置へ入力させるためのビデ
   オ信号を発生するためのビデオ制御ユニツトとを
   備え、 前記ビデオ信号を受けた前記表示装置は蓄積場
   所の選択されたブロツク中に含まれているデータ
   に対応する画素より成る映像を表示し、 前記ビデオ制御ユニツトは、 前記マイクロ制御ユニツトから受けた第１の読
   出し制御命令を貯えるための第１の制御メモリ
   と、 前記マイクロ制御ユニツトから受けた第２の読
   出し制御命令を貯えるための第２の制御メモリ
   と、 前記ラスターメモリに貯えられているグラフイ
   ツクスデータのビツトを読出すための読出し器
   と、 前記ラスターメモリの蓄積場所の選択された第
   １ブロツクおよび第２ブロツクのそれぞれに貯え
   られているデータを、前記第１の読出し制御命令
   および第２の読出し制御命令の制御の下に、前記
   読出し器に読出させるための論理装置とを含み、 蓄積場所の前記第１と第２ブロツクから読出さ
   れたデータは前記ビデオ信号に含まれ、前記表示
   装置は前記第１ブロツクからのデータに対応する
   第１の映像と、前記第２ブロツクからのデータに
   対応する第２の映像とを同時に表示することを特
   徴とするコンピユータグラフイツクス表示装置。